CN111478302B - 一种带接反保护的输出驱动电路 - Google Patents

Abstract

本发明公开了一种带接反保护的输出驱动电路，包括反接可切换模块、源栅钳位模块、栅驱动输出模块、输出驱动模块，反接可切换模块由电源电压信号VDD控制，正常工作时保持输出驱动模块导通，当电源电压信号VDD与电源地信号GND接反时，断开输出驱动模块，避免产生大电流损坏芯片；源栅钳位模块用于钳位输出驱动模块中部分场效应管的源栅电压。本发明具有结构简单、电路面积小、电路实现复杂度低、可防止电源与地反接造成芯片损伤等优点。本发明电路不受制造工艺的限制，可以广泛地应用于模拟集成电路的各种工艺中。

Description

一种带接反保护的输出驱动电路

技术领域

本发明涉及电子电路技术领域，具体是涉及一种带接反保护的输出驱动电路。

背景技术

随着半导体工艺的发展，半导体器件的尺寸逐渐减小，为了防止晶体管由于电压过高而被击穿，晶体管的工作电压也同时按比例逐渐变小。这使得在要求宽输出电压摆幅的场合，晶体管栅极在被施加较高的接口电压时，会造成晶体管的可靠性下降、静态功耗增加、器件损坏等等问题。因此需要输出驱动电路来解决上述问题。

图1示出了一种传统输出驱动电路的示意图。如图1所示，电路包含上拉PMOS晶体管MP11、下拉NMOS晶体管MN11以及前级的NMOS、PMOS预驱动电路。PMOS预驱动电路的输出N11接到PMOS晶体管MP11的栅极，NMOS预驱动电路的输出N21接到NMOS晶体管MN11的栅极。

当N11与N21都为低电平时，PMOS晶体管MP11导通，NMOS晶体管MN11关断，负载电容充电至电源电压VDD；当N11与N21都为高电平时，PMOS晶体管MP11关断，NMOS晶体管MN11导通，负载电容放电至电源电压GND。

虽然现有的输出驱动电路可以有效解决电路输出电压摆幅的问题，但是如果该电路使用时操作不当导致电源与芯片地反接，会产生大电流对芯片造成损伤。

发明内容

针对现有技术存在的不足，本发明实施例的目的在于提供一种带接反保护的输出驱动电路，以解决上述背景技术中的问题。

为实现上述目的，本发明提供如下技术方案：

一种带接反保护的输出驱动电路，包括：

反接可切换模块、源栅钳位模块、栅驱动输出模块和输出驱动模块；

所述反接可切换模块与输出驱动模块连接，用于在误操作导致电路电源、地反接时为输出驱动模块提供保护；

所述源栅钳位模块与输出驱动模块连接，用于提供源栅电压钳位保护；

所述栅驱动输出模块与输出驱动模块连接，用于提供栅驱动电压。

作为本发明进一步的方案，所述反接可切换模块包括PMOS晶体管PM2和电阻R1；

所述PMOS晶体管PM2的源极连接至芯片电源VDD，栅极连接至芯片地GND，漏极分别与电阻R1的一端、源栅钳位模块中二极管D1的正端、输出驱动模块中的反接结构控制管的栅极连接；

所述电阻R1的另一端连接至所述输出驱动模块的输出引脚，同时连接至输出驱动模块中的反接结构控制管的源极。

作为本发明进一步的方案，所述源栅钳位模块包括两个钳位二极管D1、D2；

所述两个钳位二极管D1、D2正反连接，D2正端连接至NMOS晶体管NM2的栅极；

所述NMOS晶体管NM2的源极与衬底连接至所述钳位二极管D1的正端，同时连接至所述输出驱动模块的输出引脚。

作为本发明进一步的方案，所述栅驱动输出模块包括栅驱动输出信号PGATE和NGATE；

所述栅驱动输出信号PGATE和NGATE由前级预驱动电路控制信号控制，分别与所述输出驱动模块中的上拉PMOS管PM1和下拉NMOS管NM1的栅极连接，控制输出驱动模块的输出电压大小。

作为本发明进一步的方案，所述输出驱动模块工作在芯片电源电压VDD下，包括两个NMOS晶体管NM1、NM2和一个PMOS晶体管PM1；

所述NMOS晶体管NM1与所述PMOS晶体管PM1共同提供所述输出驱动模块的上拉和下拉驱动能力；所述NMOS晶体管NM2受所述反接可切换模块的控制，当芯片电源VDD与地GND反接时断开，以确保电路不会产生大电流而损坏芯片。

作为本发明进一步的方案，所述PMOS晶体管PM1的衬底、源极连接至芯片电源VDD，漏极连接至所述NMOS晶体管NM2的源极，同时连接至所述反接可切换模块中电阻R1的另一端。

当所述栅驱动输出信号PGATE为低电平时所述PMOS晶体管PM1导通，提供了上拉驱动能力，对输出端电容充电，输出高电平。

作为本发明进一步的方案，所述NMOS晶体管NM2的衬底、源极连接至所述PMOS晶体管PM1的漏极，同时连接到所述二极管D1的正端，栅极连接至所述二极管D2的正端，同时连接至所述反接可切换模块中PMOS晶体管PM2的漏极，漏极连接至所述NMOS晶体管NM1的漏极；

当所述NMOS晶体管NM2源栅电压过大时，所述二极管D2反向击穿，钳位电压，从而保护NM2不被击穿；

当芯片电源VDD与地GND反接时，所述反接可切换模块断开，所述NMOS晶体管NM2的栅极电压与源极电压相等，从而使得所述输出驱动模块断开，保证电路不产生大电流而损坏芯片。

作为本发明进一步的方案，所述NMOS晶体管NM1的衬底、源极连接至芯片地GND，栅极连接至所述栅驱动输出信号NGATE，漏极连接至所述NMOS晶体管NM2的漏极；

当所述栅驱动输出信号NGATE为高电平时所述NMOS晶体管NM1导通，提供了下拉驱动能力，输出端电容放电，输出低电平；

当芯片电源VDD与地GND反接时，所述NMOS晶体管NM1衬底寄生二极管处于反向断开状态。

本发明的有益效果：

1.本发明的提供的一种带有接反保护模块的输出驱动给电路，可以减少电路面积，提高输出级的效率，降低电路实现的复杂度，并且可防止电源、地反接时产生的大电流，避免芯片损伤。

2.本发明与现有技术相比增加了一个反接可切换模块，使得电路能在芯片电源、地接反的误操作时关键路径断开，避免产生大电流损坏芯片，还具有可以减少电路面积，提高输出级的效率，同时降低电路实现的复杂度等优点。

为更清楚地阐述本发明的结构特征和功效，下面结合附图与具体实施例来对本发明进行详细说明。

附图说明：

图1为传统输出驱动电路电路图。

图2为本发明的系统框图。

图3为本发明在一个实施例中的电路原理图。

具体实施方式：

下面将结合附图和有关知识对本发明作出进一步的说明，进行清楚、完整地描述，显然，所描述的电路图应用仅仅是本发明的一部分实施例，而不是全部的实施例。

参见图2所示，一种带接反保护的输出驱动电路，可以减少电路面积，提高输出级的效率，降低电路实现的复杂度，并且可防止电源、地反接时产生的大电流，避免芯片损伤。

具体采用如下技术方案：

一种带接反保护的输出驱动电路，包括反接可切换模块、源栅钳位模块、栅驱动输出模块、输出驱动模块；

其中，反接可切换模块与输出驱动模块中的反接保护NMOS晶体管NM2连接，用于防止芯片电源、地反接时产生大电流损坏芯片；该模块工作于电源电压VDD下；源栅钳位模块用于防止反接保护NMOS晶体管NM2的源栅电压过大；其原理为二极管反向击穿钳位；栅驱动输出模块用于产生上拉PMOS管PM1与下拉NMOS管NM1的栅极输入电压；该模块由由前级预驱动电路控制信号控制；输出驱动模块用于实现输出驱动；其原理为PMOS管PM1提供上拉驱动能力，NMOS管NM1提供下拉驱动能力，NMOS管NM2用于保护电路，在芯片电源、地反接时断开，避免产生大电流损坏芯片；同时当芯片地反接时，NM1衬底寄生二极管处于反向断开状态。

优选，反接可切换模块包括一个PMOS晶体管PM2和一个电阻R1；其中，PM2的源极连接至芯片电源VDD，其栅极连接至芯片地GND，其漏极连接至电阻R1的一端，同时连接至源栅钳位模块中钳位二极管的正端，同时连接至输出驱动模块中NM2的栅极；电阻R1的另一端连接至系统的输出引脚，同时连接至输出驱动模块中NM2的源极。

优选，源栅钳位模块包括两个个钳位二极管D1、D2和一个NMOS晶体管NM2；两个钳位二极管D1、D2正反连接，D1正端连接以钳位NMOS晶体管NM2的源电压及反接可切换模块中PMOS晶体管的漏极，D2正端连接NM2的栅电压及输出驱动模块的输出引脚；

优选，栅驱动输出模块包括栅驱动输出信号PGATE和NGATE，栅驱动输出信号PGATE和NGATE由前级预驱动电路控制信号控制，与输出驱动模块中的上拉PMOS管PM1和下拉NMOS管NM1的栅极连接，控制输出驱动模块的输出电压大小。

优选，参照图3所示，输出驱动模块工作在芯片电源电压VDD下，包括两个NMOS晶体管NM1、NM2和一个PMOS晶体管PM1；NMOS晶体管NM1与PMOS晶体管PM1共同提供输出驱动模块的上拉和下拉驱动能力；NMOS晶体管NM2受反接可切换模块的控制，当芯片电源VDD与地GND反接时断开，以确保电路不会产生大电流而损坏芯片。PMOS晶体管PM1的衬底、源极连接至芯片电源VDD，栅极连接至栅驱动输出信号PGATE，漏极连接至NMOS晶体管NM2的源极，同时连接至反接可切换模块中电阻R1的另一端。NMOS晶体管NM2的衬底、源极连接至PMOS晶体管PM1的漏极，同时连接到二极管D1的正端，栅极连接至二极管D2的正端，同时连接至反接可切换模块中PMOS晶体管PM2的漏极，其漏极连接至NMOS晶体管NM1的漏极。NMOS晶体管NM1的衬底、源极连接至芯片地GND，栅极连接至栅驱动输出信号NGATE，漏极连接至NMOS晶体管NM2的漏极。当芯片电源VDD与地GND反接时，NMOS晶体管NM1衬底寄生二极管处于反向断开状态。

本发明与现有技术相比增加了一个反接可切换模块，使得电路能在芯片电源、地接反的误操作时关键路径断开，避免产生大电流损坏芯片，还具有可以减少电路面积，提高输出级的效率，同时降低电路实现的复杂度等优点。

以下提供本发明的具体的实施方式

实施例1

参照图3，本发明的输出驱动电路包括反接可切换模块、源栅钳位模块、栅驱动输出模块、输出驱动模块：其中输出驱动模块是电路的主模块，用于实现

输出驱动的功能；反接可切换模块为输出驱动模块提供反接保护；源栅钳位模块用于防止输出驱动模块中的NMOS管NM2的源栅电压过大；栅驱动输出模块控制输出驱动模块中上拉管和下拉管的栅极，调节输出电平。

反接可切换模块包括PMOS管PM2与电阻R1，PMOS管PM2栅极连接至芯片地GND，源极连接至电源电压VDD，漏极连接至电阻R1的一端与NMOS管NM2的栅极；电阻R1的另一端连接至NMOS管NM2源极。电路正常工作时，PM2导通，电流通过PM2作用与R1上，R1两端的电压等于NM2的栅源电压，合理选择R1的大小使得此时R1两端的电压可以保证NM2导通，同时，可调节NM2处于饱和导通状态，这样可以减少NM2的面积同时提高输出级的效率，此时电路正常工作；当误操作导致芯片电源、地反接时，PM2的栅极接电源电压VDD，此时PM2关断，NM2栅电压等于NM2源端电压，使得NM2处于反向关端状态，整个输出驱动断开，防止电源、地反接时产生的大电流，避免芯片损坏。

源栅钳位模块包括正反接二极管D1、D2与NMOS晶体管NM2。D2的正端连接至NM2的栅极，D1的正端连接至NM2的源极。当NM2的源栅电压过大时，反接的二极管D1反向击穿，使得NM2的源栅电压保持在一个较低水平，避免NM2被击穿；二极管D1、D2可选用场效应管栅源极短接的形式，可以节省芯片面积。

栅驱动输出模块包括栅驱动输出信号PGATE和NGATE。栅驱动输出信号PGATE和NGATE由前级预驱动电路控制信号控制，与输出驱动模块中的上拉PMOS管PM1和下拉NMOS管NM1的栅极连接，通过控制PM1与NM1的导通与关断调节输出电压的大小。

输出驱动模块包括包括两个NMOS晶体管NM1、NM2和PMOS晶体管PM1。PM1的源极和衬底连接至电源电压VDD，栅极连接至栅驱动输出信号PGATE，漏极连接至输出端和NM2的源极；NM2的栅极连接至PM2的漏极，漏极连接至NM1的漏极；NM1的栅极连接至栅驱动输出信号NGATE，源极和衬底连接至芯片地GND。PM1由PGATE驱动，用于提供上拉驱动能力，NM1由NGATE驱动，用于提供下拉驱动能力；当PGATE与NGATE为低电平时，PM1导通，NM1关断，PM1对输出端电容充电，输出高电平。当PGATE与NGATE为高电平时NM1导通，PM1关断，NM1

对输出端电容放电，输出低电平；当芯片电源、地反接时NM2断开，输出驱动模块没有电流。实现了带接反保护的输出驱动电路。

综上所述，本发明提供的一种带接反保护的输出驱动电路，可以减少电路面积，提高输出级的效率，同时降低电路实现的复杂度，可防止电源、地反接时产生的大电流，避免芯片损伤；其中，反接可切换模块由电源电压信号VDD控制，正常工作时保持输出驱动模块导通，当电源电压信号VDD与电源地信号GND接反时，断开输出驱动模块，避免产生大电流损坏芯片；源栅钳位模块用于钳位输出驱动模块中部分场效应管的源栅电压，从而保护电路；栅驱动输出模块由前级电路控制信号控制，输出输出驱动模块中上拉、下拉场效应管的栅驱动电压来控制输出驱动模块的正常工作；输出驱动模块由栅驱动输出模块控制，输出高摆幅、高效率输出电压，并且具有反接保护功能。本发明具有结构简单、电路面积小、电路实现复杂度低、可防止电源与地反接造成芯片损伤等优点。本发明电路不受制造工艺的限制，可以广泛地应用于模拟集成电路的各种工艺中。

以上结合具体实施例描述了本发明的技术原理，仅是本发明的优选实施方式。本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (8)

1.一种带接反保护的输出驱动电路，其特征在于，包括：

反接可切换模块、源栅钳位模块、栅驱动输出模块和输出驱动模块；

所述反接可切换模块与输出驱动模块连接，用于在误操作导致电路电源、地反接时为输出驱动模块提供保护；

所述源栅钳位模块与输出驱动模块连接，用于提供源栅电压钳位保护；

所述栅驱动输出模块与输出驱动模块连接，用于提供栅驱动电压，所述反接可切换模块包括PMOS晶体管PM2和电阻R1；所述PMOS晶体管PM2的源极连接至芯片电源VDD，栅极连接至芯片地GND，漏极分别与电阻R1的一端、源栅钳位模块中二极管D1的正端、输出驱动模块中的反接结构控制管的栅极连接；

所述电阻R1的另一端连接至所述输出驱动模块的输出引脚，同时连接至输出驱动模块中的反接结构控制管的源极。

2.如权利要求1所述的一种带接反保护的输出驱动电路，其特征在于，所述源栅钳位模块包括两个钳位二极管D1、D2；

所述两个钳位二极管D1、D2正反连接，D2正端连接至NMOS晶体管NM2的栅极；所述NMOS晶体管NM2的源极与衬底连接至所述钳位二极管D1的正端，同时连接至所述输出驱动模块的输出引脚。

3.如权利要求2所述的一种带接反保护的输出驱动电路，其特征在于，所述栅驱动输出模块包括栅驱动输出信号PGATE和NGATE；

所述栅驱动输出信号PGATE和NGATE由前级预驱动电路控制信号控制，分别与所述输出驱动模块中的上拉PMOS管PM1和下拉NMOS管NM1的栅极连接，控制输出驱动模块的输出电压大小。

4.如权利要求3所述的一种带接反保护的输出驱动电路，其特征在于，所述输出驱动模块工作在芯片电源电压VDD下，包括两个NMOS晶体管NM1、NM2和一个PMOS晶体管PM1；

所述NMOS晶体管NM1与所述PMOS晶体管PM1共同提供所述输出驱动模块的上拉和下拉驱动能力；所述NMOS晶体管NM2受所述反接可切换模块的控制，当芯片电源VDD与地GND反接时断开，以确保电路不会产生大电流而损坏芯片。

5.如权利要求4所述的一种带接反保护的输出驱动电路，其特征在于，所述PMOS晶体管PM1的衬底、源极连接至芯片电源VDD，漏极连接至所述NMOS晶体管NM2的源极，同时连接至所述反接可切换模块中电阻R1的另一端。

6.如权利要求5所述的一种带接反保护的输出驱动电路，其特征在于，当所述栅驱动输出信号PGATE为低电平时所述PMOS晶体管PM1导通，提供了上拉驱动能力，对输出端电容充电，输出高电平。

7.如权利要求6所述的一种带接反保护的输出驱动电路，其特征在于，所述NMOS晶体管NM2的衬底、源极连接至所述PMOS晶体管PM1的漏极，同时连接到所述二极管D1的正端，栅极连接至所述二极管D2的正端，同时连接至所述反接可切换模块中PMOS晶体管PM2的漏极，漏极连接至所述NMOS晶体管NM1的漏极；当所述NMOS晶体管NM2源栅电压过大时，所述二极管D2反向击穿，钳位电压，从而保护NM2不被击穿；

当芯片电源VDD与地GND反接时，所述反接可切换模块断开，所述NMOS晶体管NM2的栅极电压与源极电压相等，从而使得所述输出驱动模块断开，保证电路不产生大电流而损坏芯片。

8.如权利要求7所述的一种带接反保护的输出驱动电路，其特征在于，所述NMOS晶体管NM1的衬底、源极连接至芯片地GND，栅极连接至所述栅驱动输出信号NGATE，漏极连接至所述NMOS晶体管NM2的漏极；

当所述栅驱动输出信号NGATE为高电平时所述NMOS晶体管NM1导通，提供了下拉驱动能力，输出端电容放电，输出低电平；

当芯片电源VDD与地GND反接时，所述NMOS晶体管NM1衬底寄生二极管处于反向断开状态。

Images