CN111244089B - Esd保护结构 - Google Patents

Esd保护结构 Download PDF

Info

Publication number
CN111244089B
CN111244089B CN202010122153.9A CN202010122153A CN111244089B CN 111244089 B CN111244089 B CN 111244089B CN 202010122153 A CN202010122153 A CN 202010122153A CN 111244089 B CN111244089 B CN 111244089B
Authority
CN
China
Prior art keywords
circuit
effect transistor
field effect
resistor
protection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010122153.9A
Other languages
English (en)
Other versions
CN111244089A (zh
Inventor
陈国利
黄俊维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nano Microelectronics Chengdu Co ltd
Original Assignee
Chengdu Naneng Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Naneng Microelectronics Co ltd filed Critical Chengdu Naneng Microelectronics Co ltd
Priority to CN202010122153.9A priority Critical patent/CN111244089B/zh
Publication of CN111244089A publication Critical patent/CN111244089A/zh
Application granted granted Critical
Publication of CN111244089B publication Critical patent/CN111244089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种ESD保护结构，包括输入电压端、与所述输入电压端相连的RC触发电路、与所述RC触发电路相连的正反馈电路、与所述RC触发电路和所述正反馈电路相连的反相器电路、与所述正反馈电路和所述反相器电路相连的钳位电路及与所述RC触发电路和所述钳位电路相连的接地端，所述RC触发电路控制所述反相器电路的输入端电压的上升时间，所述ESD保护结构通过所述正反馈电路加快所述反相器电路的输入端电压的上升时间，所述钳位电路泄放ESD电流。

Description

ESD保护结构
技术领域
本发明涉及集成电路领域，尤其涉及一种支持超速上电的ESD保护结构。
背景技术
在现有的ESD保护电路结构中，如果想要增强ESD能力，需要通过增大RC触发电路的RC时间常数来实现，但是过大的RC时间常数则会增加ESD电路结构的上电电流，过大的上电电流则会导致系统无法完成上电，因此，现有的ESD保护电路结构必须在ESD能力和上电电流之间进行折中。
综上所述，有必要提供一种ESD能力强且上电电流小的支持超速上电的ESD保护结构。
发明内容
本发明提供一种ESD保护结构，其主要目的在于可以实现超速上电，在保证ESD能力的同时，大大降低了上电电流。
为实现上述目的，本发明提供一种ESD保护结构，包括输入电压端、与所述输入电压端相连的RC触发电路、与所述RC触发电路相连的正反馈电路、与所述RC触发电路和所述正反馈电路相连的反相器电路、与所述正反馈电路和所述反相器电路相连的钳位电路及与所述RC触发电路和所述钳位电路相连的接地端，所述RC触发电路控制所述反相器电路的输入端电压的上升时间，所述ESD保护结构通过所述正反馈电路加快所述反相器电路的输入端电压的上升时间，所述钳位电路泄放ESD电流。
可选地，所述RC触发电路包括与所述输入电压端相连的第一电阻及与所述第一电阻相连的第一场效应管；所述正反馈电路包括与所述输入电压端相连的第二电阻、与所述第二电阻相连的第二场效应管及与所述第二场效应管相连的延时器。
可选地，所述反相器电路包括与所述第一电阻、所述第一场效应管、所述第二场效应管及所述延时器相连的反相器；所述钳位电路包括与所述延时器及所述反相器相连的第三场效应管。
可选地，所述输入电压端与所述第一电阻的一端、所述第二电阻的一端及所述第三场效应管的漏极相连；所述第一电阻的另一端与所述第一场效应管的栅极、所述第二场效应管的漏极及所述反相器的输入端相连，所述第一场效应管的源极和漏极与所述第三场效应管的源极共同连接所述接地端。
可选地，所述第二电阻的另一端与所述第二场效应管的源极相连，所述第二场效应管的栅极与所述延时器的输出端相连，所述第三场效应管的栅极与所述延时器的输入端及所述反相器的输出端相连。
可选地，所述第二场效应管为P型场效应管，所述第一场效应管及所述第三场效应管为N型场效应管。
本发明提供的ESD保护结构，可以实现超速上电，在保证ESD能力的同时，大大降低了上电电流。
附图说明
图1为本发明一实施例提供的ESD保护结构的结构框图；
图2为本发明一实施例提供的ESD保护结构的具体电路结构图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。
本发明提供一种ESD保护结构。参照图1所示，为本发明一实施例提供的ESD保护结构的结构框图。
如图1所示，本发明ESD保护结构包括输入电压端VIN、与所述输入电压端VIN相连的RC触发电路、与所述RC触发电路相连的正反馈电路、与所述RC触发电路和所述正反馈电路相连的反相器电路、与所述正反馈电路和所述反相器电路相连的钳位电路及与所述RC触发电路和所述钳位电路相连的接地端VSS，所述RC触发电路控制所述反相器电路的输入端电压的上升时间，所述ESD保护结构通过所述正反馈电路加快所述反相器电路的输入端电压的上升时间，所述钳位电路泄放ESD电流。
请同时参阅图2，图2为本发明一实施例提供的ESD保护结构的具体电路结构图。在本实施例中，所述RC触发电路包括与所述输入电压端VIN相连的第一电阻R1及与所述第一电阻R1相连的第一场效应管M1；所述正反馈电路包括与所述输入电压端VIN相连的第二电阻R2、与所述第二电阻R2相连的第二场效应管M2及与所述第二场效应管M2相连的延时器buffer；所述反相器电路包括与所述第一电阻R1、所述第一场效应管M1、所述第二场效应管M2及所述延时器buffer相连的反相器INV；所述钳位电路包括与所述延时器buffer及所述反相器INV相连的第三场效应管M3；所述第一场效应管M1为所述RC触发电路中的电容，所述第二场效应管M2为开关管，所述延时器buffer用于提供延时并调节所述正反馈电路的开启时间，所述第三场效应管M3用于ESD泄放。
本发明一实施例提供的ESD保护结构的具体电路连接关系如下：所述输入电压端VIN与所述第一电阻R1的一端、所述第二电阻R2的一端及所述第三场效应管M3的漏极相连；所述第一电阻R1的另一端与所述第一场效应管M1的栅极、所述第二场效应管M2的漏极及所述反相器INV的输入端相连，所述第一场效应管M1的源极和漏极与所述第三场效应管M3的源极共同连接所述接地端VSS；所述第二电阻R2的另一端与所述第二场效应管M2的源极相连，所述第二场效应管M2的栅极与所述延时器buffer的输出端相连，所述第三场效应管M3的栅极与所述延时器buffer的输入端及所述反相器INV的输出端相连。
其中，在本实施例中，所述第二场效应管为P型场效应管，所述第一场效应管及所述第三场效应管为N型场效应管，在其他实施例中，上述场效应管可以为其他结构可以实现相同功能的元器件，并不限于此。
本发明ESD保护结构改善了传统的ESD需要在ESD能力和上电电流进行折中的缺陷，ESD能力和上电电流可以进行单独调节控制，且能够支持超速上电。
本发明ESD保护结构的工作原理如下：
所述ESD保护结构主要由所述RC触发电路、所述正反馈电路、所述反相器电路以及所述钳位电路四个电路模块共同组成，所述ESD保护结构通过所述RC触发电路控制所述反相器电路中的反相器INV的输入端电压的上升时间；所述反相器电路输入为0时输出为1，输入为1时输出为0；所述正反馈电路通过控制所述第二场效应管M2的开启来加快所述反相器电路中的反相器INV的输入端电压的上升时间；所述输入电压端VIN的ESD通过所述钳位电路中的第三场效应管M3泄放到所述接地端VSS。
ESD泄放分析：
当ESD出现在所述输入电压VIN端时，由于ESD具有很快的上升速度(t＜10n左右)，而所述RC触发电路中的第一电阻R1和第一场效应管M1构成的RC延时，会导致所述反相器电路中的反相器INV无法快速跟上所述输入电压端VIN的电压变化，在此阶段，所述钳位电路中的第三场效应管M3的栅极电压将为高电平，所述第三场效应管M3将会导通，将所述输入电压端VIN的高电压快速泄放到所述接地端VSS，从而有效压制住所述输入电压端VIN输入电压时的突然高电压；由于所述第一场效应管M1的栅极初始电压为0，ESD泄放发生后，通过所述第一电阻R1开始对所述第一场效应管M1充电，所述反相器INV的输入端电压慢慢升高，让所述反相器INV的输出电压发生翻转，此时，所述第三场效应管M3的栅极由高电平变为低电平，所述第三场效应管M3截止，最终ESD泄放完成；
上电分析：
当ESD保护结构处于上电阶段时，则需要通过减小所述第一电阻R1的阻抗来减小RC时间常数，从而减小上电电流。由于ESD的放电时间一般在100ns附近，通过控制所述正反馈电路中的延时器buffer的延迟时间，使其大于放电时间，保证所述正反馈电路在ESD泄放时不会开启，从而不影响其ESD能力。一般的上电时间都大于1us，因此可以设置直到所述正反馈电路中的延时器buffer的延迟时间为0.5us，当ESD结构上电时，所述正反馈电路中的第二场效应管M2会在所述反相器INV的输入端电压达到翻转点后快速开启，使得所述第一电阻R1和所述第二电阻R2并联，即R总＝R2//R1，设置所述第二电阻R2的阻值远远小于所述第一电阻R1的阻值，即R总＝R2，此时RC时间常数大大减小，可以快速将所述反相器INV的输入端电压拉为高电平，将所述第三场效应管M2关闭，从而减小了上电时的电流。
本发明ESD保护结构，实现了超速上电，在保证ESD能力的同时，大大降低了上电电流。
以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (5)

1.一种ESD保护结构，其特征在于：所述ESD保护结构包括输入电压端、与所述输入电压端相连的RC触发电路、与所述RC触发电路相连的正反馈电路、与所述RC触发电路和所述正反馈电路相连的反相器电路、与所述正反馈电路和所述反相器电路相连的钳位电路及与所述RC触发电路和所述钳位电路相连的接地端，所述RC触发电路控制所述反相器电路的输入端电压的上升时间，所述ESD保护结构通过所述正反馈电路加快所述反相器电路的输入端电压的上升时间，所述钳位电路泄放ESD电流，所述RC触发电路包括与所述输入电压端相连的第一电阻及与所述第一电阻相连的第一场效应管；所述正反馈电路包括与所述输入电压端相连的第二电阻、与所述第二电阻相连的第二场效应管及与所述第二场效应管相连的延时器。
2.如权利要求1所述的ESD保护结构，其特征在于，所述反相器电路包括与所述第一电阻、所述第一场效应管、所述第二场效应管及所述延时器相连的反相器；所述钳位电路包括与所述延时器及所述反相器相连的第三场效应管。
3.如权利要求2所述的ESD保护结构，其特征在于，所述输入电压端与所述第一电阻的一端、所述第二电阻的一端及所述第三场效应管的漏极相连；所述第一电阻的另一端与所述第一场效应管的栅极、所述第二场效应管的漏极及所述反相器的输入端相连，所述第一场效应管的源极和漏极与所述第三场效应管的源极共同连接所述接地端。
4.如权利要求3所述的ESD保护结构，其特征在于，所述第二电阻的另一端与所述第二场效应管的源极相连，所述第二场效应管的栅极与所述延时器的输出端相连，所述第三场效应管的栅极与所述延时器的输入端及所述反相器的输出端相连。
5.如权利要求4所述的ESD保护结构，其特征在于，所述第二场效应管为P型场效应管，所述第一场效应管及所述第三场效应管为N型场效应管。
CN202010122153.9A 2020-02-27 2020-02-27 Esd保护结构 Active CN111244089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010122153.9A CN111244089B (zh) 2020-02-27 2020-02-27 Esd保护结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010122153.9A CN111244089B (zh) 2020-02-27 2020-02-27 Esd保护结构

Publications (2)

Publication Number Publication Date
CN111244089A CN111244089A (zh) 2020-06-05
CN111244089B true CN111244089B (zh) 2022-10-14

Family

ID=70864988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010122153.9A Active CN111244089B (zh) 2020-02-27 2020-02-27 Esd保护结构

Country Status (1)

Country Link
CN (1) CN111244089B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114597881B (zh) * 2022-03-17 2024-03-15 中国人民解放军96901部队23分队 一种晶圆级降低漏电的esd结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098743A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 动态静电放电钳位电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583972B2 (en) * 2000-06-15 2003-06-24 Sarnoff Corporation Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits
JP3719242B2 (ja) * 2002-09-11 2005-11-24 セイコーエプソン株式会社 半導体装置及び発振回路
US8339756B2 (en) * 2009-12-17 2012-12-25 Intel Corporation Control circuit having a delay-reduced inverter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098743A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 动态静电放电钳位电路

Also Published As

Publication number Publication date
CN111244089A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
US7586721B2 (en) ESD detection circuit
EP2164155B1 (en) Electronic element driving circuit
US10790811B2 (en) Cascaded bootstrapping GaN power switch and driver
CN113228511B (zh) 高电流驱动器的基于GaN的故障安全关闭
JPH0282714A (ja) 低雑音出力バツフア回路
US8975931B2 (en) Circuit configuration and method for limiting current intensity and/or edge slope of electrical signals
US9669427B2 (en) Methods and systems for ultrasound control with bi-directional transistor
CN112993953A (zh) 一种高压浪涌抑制电路
US20230376060A1 (en) Supply voltage regulator
CN111244089B (zh) Esd保护结构
US5467047A (en) Power transistor rapid turn off circuit for saving power
CN111478302B (zh) 一种带接反保护的输出驱动电路
CN212457333U (zh) 一种钳位保护电路、驱动系统以及空调器
CN112311228B (zh) 开关电源及其控制电路和控制方法
US10381826B2 (en) Integrated circuit electrostatic discharge protection
US5952870A (en) Circuit with hysteresis and method using same
CN115314038A (zh) 基于SiC功率器件的门级缓冲电路
US5898327A (en) Low-power reset signal generating circuit improved in voltage rising characteristic
CN110798187B (zh) 一种上电复位电路
CN112018725A (zh) 过压防护装置
CN113258913A (zh) 具有esd保护电路的半导体开关
US11139811B2 (en) Driver circuit, corresponding device and system
CN215990187U (zh) 过压保护电路、过压保护系统和电子设备
JP3278205B2 (ja) ドライバ回路及び駆動方法
JP4991336B2 (ja) 調整回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 610000, 5th Floor, Building 4, No. 1858 Yizhou Avenue Middle Section, Chengdu High tech Zone, China (Sichuan) Pilot Free Trade Zone, Chengdu, Sichuan Province

Patentee after: Nano Microelectronics (Chengdu) Co.,Ltd.

Country or region after: China

Address before: 610000 708, building G5, software park, 1858 Yizhou Avenue, high tech Zone, Chengdu, Sichuan

Patentee before: Chengdu Naneng Microelectronics Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address