CN111477632A - 一种3d nand存储器件的制造方法 - Google Patents

Abstract

本申请实施例提供了一种3D NAND存储器件的制造方法，在衬底第一表面可以形成第一堆叠层，第一堆叠层中形成有第一沟道孔，衬底的第二表面形成缓冲层，沉积填充材料，并去除第一堆叠层上表面和缓冲层表面的填充材料，以形成第一沟道孔中的第一填充层，第一填充层和缓冲层之间具有高刻蚀选择比，沉积堆叠材料并去除缓冲层表面的堆叠材料，以在第一堆叠层上形成第二堆叠层，这样在去除缓冲层表面的填充材料时，缓冲层可以保护衬底不受损伤，而在去除堆叠材料时，堆叠材料本身和衬底具有高选择比，因此不会对衬底造成损伤，从而提高器件完整性。

Description

一种3D NAND存储器件的制造方法

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件的制造方法。

背景技术

NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。在3D NAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成存储单元串，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3D NAND存储器件。

通常来说，可以先在衬底上形成堆叠层，而后对堆叠层进行刻蚀形成沟道孔，而后进行沟道孔的填充形成存储单元串。然而随着3D NAND器件逐渐多层化，例如包括140层的存储单元串，此时若在完全形成140层堆叠层后一次性刻蚀，刻蚀深宽比较大，影响刻蚀性能，因此可以分多次进行堆叠层的形成以及沟道孔的填充，以降低刻蚀深宽比。例如对于140层的堆叠层，可以先形成70层堆叠层，刻蚀形成下沟道孔并进行填充，在其上继续形成70层的堆叠层，刻蚀形成和下沟道孔对准的上沟道孔。

然而，这种方式中，下沟道孔的填充以及第二次形成堆叠层的过程中，会有多余材料覆盖到衬底背面(Back side，BS)，即覆盖到晶背，而去除这些材料容易形成对衬底造成损伤，不利于器件完整性。

发明内容

有鉴于此，本发明的目的在于提供一种3D NAND存储器件的制造方法，有效控制工艺质量。

为实现上述目的，本发明有如下技术方案：

一种3D NAND存储器件的制造方法，包括：

提供衬底，所述衬底第一表面形成有第一堆叠层，所述第一堆叠层中形成有第一沟道孔；所述衬底的第二表面形成缓冲层；

沉积填充材料，并去除在所述第一堆叠层上表面和所述缓冲层表面的填充材料，以形成所述第一沟道孔中的第一填充层；所述第一填充层和所述缓冲层之间具有高刻蚀选择比；

沉积堆叠材料并去除所述缓冲层表面形成的堆叠材料，以在所述第一堆叠层上形成第二堆叠层。

可选的，所述去除在所述第一堆叠层上表面和所述缓冲层表面的填充材料，包括：

利用化学机械研磨工艺去除所述第一堆叠层上表面的填充材料；

刻蚀去除所述缓冲层表面的填充材料。

可选的，所述缓冲层为氮化硅，所述填充材料为多晶硅。

可选的，所述第一堆叠层由牺牲层和绝缘层交替层叠而成，所述牺牲层为氮化硅层，则所述去除缓冲层表面形成的堆叠材料后，去除所述缓冲层。

可选的，所述第一堆叠层包括台阶区和中心存储区，所述沟道孔形成于所述中心存储区，在所述第一堆叠层的台阶区还形成有台阶结构，所述台阶结构上覆盖有第一介质层；所述第一介质层与所述第一堆叠层的中心存储区齐平。

可选的，所述沉积堆叠材料之前，还包括：

在所述台阶区进行刻蚀形成贯穿所述第一介质层和所述第一堆叠层的伪接触孔；

沉积所述填充材料，并去除在所述第一堆叠层和所述第一介质层上表面，以及所述缓冲层表面的填充材料，以形成所述伪接触孔中的第三填充层；

和/或，

对所述第一介质层进行刻蚀形成第一台阶接触孔；

沉积所述填充材料，并去除在所述第一堆叠层和所述第一介质层上表面，以及所述缓冲层表面的填充材料，以形成所述第一台阶接触孔中的第二填充层。

可选的，所述去除在所述第一堆叠层和所述第一介质层上表面，以及所述缓冲层表面的填充材料，包括：

利用化学机械研磨工艺去除所述第一堆叠层和所述第一介质层上表面的填充材料；

刻蚀去除所述缓冲层表面的填充材料。

可选的，所述第一介质层为氧化硅。

本申请实施例还提供了另一种3D NAND存储器件的制造方法，包括：

提供衬底，所述衬底第一表面形成有第一堆叠层，所述第一堆叠层中形成有台阶结构，所述台阶结构上覆盖有第一介质层，所述第一介质层中形成有第一台阶接触孔；所述衬底的第二表面形成缓冲层；

沉积填充材料，并去除在所述第一堆叠层和所述第一介质层上表面，以及所述缓冲层表面的填充材料，以形成所述第一台阶接触孔中的第二填充层；所述第一填充层和所述缓冲层之间具有高刻蚀选择比；

沉积堆叠材料并去除所述缓冲层表面形成的堆叠材料，以在所述第一堆叠层上形成第二堆叠层。

可选的，所述去除在所述第一堆叠层和所述第一介质层上表面，以及所述缓冲层表面的填充材料，包括：

利用化学机械研磨工艺去除所述第一堆叠层和所述第一介质层上表面的填充材料；

刻蚀去除所述缓冲层表面的填充材料。

本申请实施例提供了一种3D NAND存储器件的制造方法，在衬底第一表面可以形成第一堆叠层，第一堆叠层中形成有第一沟道孔，衬底的第二表面形成缓冲层，沉积填充材料，并去除第一堆叠层上表面和缓冲层表面的填充材料，以形成第一沟道孔中的第一填充层，第一填充层和缓冲层之间具有高刻蚀选择比，沉积堆叠材料并去除缓冲层表面的堆叠材料，以在第一堆叠层上形成第二堆叠层，这样在去除缓冲层表面的填充材料时，缓冲层可以保护衬底不受损伤，而在去除堆叠材料时，堆叠材料本身和衬底具有高选择比，因此不会对衬底造成损伤，从而提高器件完整性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1-图4示出了根据现有技术中的制造方法中3D NAND存储器件的结构示意图；

图5示出了根据本发明实施例3D NAND存储器件的制造方法的流程示意图；

图6-17示出了根据本发明实施例的制造方法形成存储器件过程中的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术中的描述，现有技术中，可以在衬底上先形成下堆叠层，堆叠层的中心存储区可以形成有下沟道孔。之后，可以在下沟道孔中填充多晶硅，在填充工艺中，可以利用炉管(Furnace，FUR)沉积多晶硅材料，多晶硅材料形成于下堆叠层的上表面、下沟道孔内部、下堆叠层的侧壁、衬底的侧壁，事实上，多晶硅材料还会少量存在于衬底的背面，即存在于晶背上，这些存在于晶背上的多晶硅材料可以覆盖于衬底的表面上，在衬底的下表面预先形成氮化硅的缓冲层时，这些多晶硅也可以覆盖于缓冲层的表面上。

之后，可以利用化学机械研磨工艺去除下堆叠层上表面的多晶硅材料，以暴露下堆叠层的上表面。然后，可以在下堆叠层上形成上堆叠层，进而形成与下沟道孔对准的上沟道孔。下堆叠层和上堆叠层共同构成存储器件中的堆叠层，这样将较多层的堆叠层分为多次刻蚀，可以通过增加刻蚀次数的方式来减小每次刻蚀的深宽比，避免深度过大带来的刻蚀性能受影响的问题。

然而，实际操作中，有部分多晶硅材料覆盖于衬底的背面，在形成上堆叠层时，也会有堆叠材料覆盖于衬底的背面，后续依次堆叠材料和多晶硅材料时，可以将多晶硅材料作为去除堆叠材料的阻挡层，然而，实际操作中，衬底依然出现了损伤，参考图4所示，为现有技术中一种NAND存储器的示意图，衬底100出现了凹陷1001。

发明人经过研究发现，这是因为在利用化学机械平坦化工艺去除下堆叠层上表面的多晶硅材料时，该工艺中使用的研磨液(包括NH₄OH等)会对衬底背面的多晶硅层造成损伤，在其中形成孔洞，参考图1所示，为现有技术中一种NAND存储器的示意图，多晶硅层1061中的孔洞1062甚至会贯穿多晶硅层1061而暴露其内部的氮化硅层103。

而在后续形成上堆叠层的过程中，有部分堆叠材料2101覆盖于多晶硅层之外，参考图2所示，为现有技术中一种NAND存储器的示意图。在进行堆叠材料2101的去除时，通常使用酸法刻蚀，酸液(HF等)会沿着多晶硅层中的孔洞渗入，并对其中的氮化硅层造成损伤，在氮化硅层中形成孔洞以及侧掏氮化硅层，这些孔洞甚至贯穿氮化硅层，暴露内部的衬底表面，参考图3所示，为现有技术中另一种NAND存储器的示意图，在氮化硅层103中形成了开口1031，暴露内部的衬底100。

之后，去除晶背的多晶硅材料时，酸液会通过氮化硅层中的孔洞损伤衬底，参考图4所示，为现有技术中又一种NAND存储器的示意图，其中，在衬底100的背面形成凹陷1001。

因此，基于以上技术问题，本申请实施例提供了一种3D NAND存储器件的制造方法，在衬底第一表面可以形成第一堆叠层，第一堆叠层中形成有第一沟道孔，衬底的第二表面形成缓冲层，沉积填充材料，并去除第一堆叠层上表面和缓冲层表面的填充材料，以形成第一沟道孔中的第一填充层，第一填充层和缓冲层之间具有高刻蚀选择比，沉积堆叠材料并去除缓冲层表面的堆叠材料，以在第一堆叠层上形成第二堆叠层，这样在去除缓冲层表面的填充材料时，缓冲层可以保护衬底不受损伤，而在去除堆叠材料时，堆叠材料本身和衬底具有高选择比，因此不会对衬底造成损伤，从而提高器件完整性。

当然，本申请实施例中，除了沟道孔的填充，也适用于暴露台阶区的台阶结构的台阶接触孔的填充，具体的，在衬底的第一表面形成第一堆叠层，第一堆叠层中形成有台阶结构，台阶结构上覆盖有第一介质层，第一介质层中形成有第一台阶接触孔，衬底的第二表面形成缓冲层，沉积填充材料并去除在第一堆叠层和第一介质层上表面的填充材料，以及缓冲层表面的填充材料，以形成第一台阶接触孔中的第二填充层，沉积堆叠材料并去除缓冲层表面形成的堆叠材料，以在第一堆叠层上形成第二堆叠层，这样在去除缓冲层表面的填充材料时，缓冲层可以保护衬底不受损伤，而在去除堆叠材料时，堆叠材料本身和衬底具有高选择比，因此不会对衬底造成损伤，从而提高器件完整性。其中，可以利用化学机械研磨工艺去除第一堆叠层和第一介质层上表面的填充材料；刻蚀去除缓冲层表面的填充材料。

为了更好地理解本申请的技术方案和技术效果，以下将结合流程图5和附图6-17对具体的实施例进行详细的描述。

S101，提供衬底100，衬底100第一表面形成有第一堆叠层110，第一堆叠层110中形成有第一沟道孔105，衬底的第二表面形成缓冲层103，参考图6-图9所示。

在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底。

衬底100的第一表面可以形成第一堆叠层110，该第一堆叠层110可以形成在阱区(图未示出)上，阱区形成于衬底100中，阱区为核心存储区1101中存储器件的阵列共源区(Array Common Source)，可以通过P型或N型重掺杂来形成，在本实施例中，该阱区为P型重掺杂阱区(HVPW)，在P型重掺杂阱区外围还形成有相反掺杂的外围阱区，N型重掺杂阱区(HVNW)，该外围阱区形成在核心存储区1101及台阶区1102之外的区域。

第一堆叠层110包括交替层叠的绝缘层104和牺牲层102，参考图6所示，具体的，在垂直于衬底方向的沟道孔的通孔刻蚀时，牺牲层102和绝缘层104具有几乎1:1的干法刻蚀选择比，在本实施例中，牺牲层102例如可以为氮化硅(Si₃N₄)，绝缘层104例如可以为氧化硅(SiO₂)。第一堆叠层可以通过依次沉积堆叠材料而形成，堆叠材料可以为氧化硅和氮化硅材料，从而形成依次层叠的氧化硅层氮化硅层。在本申请实施例中，参考图6所示，在第一堆叠层110中靠近衬底100的首个牺牲层102为底层牺牲层，被栅极层替代后，形成一个源极选择栅，其具体个数由器件操作需求决定。

在第一堆叠层110包括核心存储区1101以及台阶区1102，核心存储区1101通常在堆叠层110的中部区域，将用于形成存储单元串，台阶区1102通常在核心存储区1101的四周，台阶区1102用于形成台阶结构120，台阶结构120将用于栅极层的接触(Contact)，其中一个方向上核心存储区1101两侧的台阶结构120可以用于形成栅极接触，另外一个方向上的台阶结构120可以并不用于形成接触，为伪台阶。需要说明的是，在本申请实施例的后续附图中，仅图示出堆叠层一侧的台阶结构1220，以及与该侧台阶结构120相接的部分核心存储区1101。

衬底的第二表面可以形成有缓冲层103，用于平衡衬底100的应力，同时对衬底形成保护作用，缓冲层103的材料可以为氮化硅。

参考图7所示，可以对第一堆叠层110进行刻蚀，得到台阶结构120。台阶结构120可以为沿衬底所在平面内一个方向依次递增的单台阶结构，单台阶结构可以通过交替的光刻胶的修剪(Trim)及堆叠层刻蚀工艺来形成；台阶结构120也可以为分区台阶(StaircaseDivide Scheme，SDS)，分区台阶在沿衬底所在平面内两个正交的方向上都形成有台阶，分区台阶可以具有不同的分区，例如3分区、4分区或者更多分区等，例如可以采用不同的分区板，通过在两个正交方向上光刻胶的多次修剪，每一次修剪后紧跟一次堆叠层的刻蚀，从而形成分区台阶。

参考图8所示，还可以在台阶结构120上填充第一介质层130，该第一介质层130可以为叠层结构，在填充第一介质层130之后，使得台阶结构120与核心存储区1101的上表面基本齐平。本实施例中，第一介质层130为叠层结构，可以先形成具有较好阶梯覆盖性的第一子膜层，该第一子膜层例如可以HDP(High Density Plasma，高密度等离子体)氧化硅(SiO₂)或ALD(原子层沉积)的氧化硅等，而后，可以继续形成具有高填充效率的第二子膜层，第二子膜层例如可以为基于TEOS的氧化硅(TESO-based SiO₂)等，并进行平坦化，从而形成该第一介质层130。

本申请实施例中，参考图9所示，在核心存储区1101，在第一堆叠层110中可以形成第一沟道孔105，第一沟道孔105的侧壁上形成有存储功能层1051，起到电荷存储的作用，包括依次层叠的阻挡层、电荷存储层以及隧穿(Tunneling)层存储功能层，本实施例中，阻挡层、电荷存储层以及隧穿层具体可以为ONO叠层，ONO(Oxide-Nitride-Oxide)叠层即氧化物、氮化物和氧化物的叠层。具体的，可以在核心存储区1101刻蚀形成贯穿第一堆叠层110的第一沟道孔105，并在第一沟道孔105的底部形成外延结构140，而后在第一沟道孔105侧壁形成存储功能层1051，形成第一沟道孔105侧壁的存储功能层1051的方式可以是，沉积存储功能层材料，去除第一沟道孔105外部及底部的存储功能层材料，从而形成位于第一沟道孔105侧壁的存储功能层1051。

在具体的应用中，可以采用合适的材料并通过合适的方式、步骤获得上述的结构。

S102，沉积填充材料，并去除在第一堆叠层110上表面和缓冲层103表面的填充材料，以形成第一沟道孔105中的第一填充层1052，参考图10-图13所示。

为了在第一沟道孔105中形成第一填充层1052，可以参考图10所示，沉积填充材料，并去除在第一堆叠层110上表面和缓冲层103表面的填充材料，从而形成在第一沟道孔105中的第一填充层1052，参考图11所示。这里的第一填充层105可以是沟道层，与沟道孔底部的外延结构140接触，沟道层可以为多晶硅层。具体的，沉积填充材料后，在第一堆叠层110的侧壁上也会有填充材料的形成，该部分的材料可以不进行去除，从而保护第一堆叠层110的完整性。

其中，去除第一堆叠层110上表面的填充材料可以利用化学机械研磨工艺，其中研磨液可以包括NH₄OH等，由于研磨液对填充材料有一定的腐蚀作用，因此会损伤位于缓冲层103表面的填充材料，在其中形成孔洞，甚至会贯穿填充材料而暴露其内部的缓冲层103，参考图1所示。

因此，本申请实施例中，可以去除在缓冲层103表面的填充材料，即去除晶背的填充材料，去除晶背的填充材料的方式可以是湿法刻蚀或干法刻蚀，而填充材料和缓冲层103之间具有较高的刻蚀选择比，因此对填充材料的去除不会影响缓冲层103的完整性，具体实施中，在去除缓冲层103表面的填充材料的过程中，并未产生缓冲层103被损伤或侧掏的现象。因此，在此过程中，缓冲层103可以作为衬底100的保护层，保护衬底100不受损伤。

在本申请实施例中，参考图12所示，还可以对第一介质层130进行刻蚀得到第一台阶接触孔108，沉积填充材料，并去除在第一堆叠层110和第一介质层130上表面，以及缓冲层103表面的填充材料，以形成在第一台阶接触孔108中的第二填充层1081，参考图13所示。第二填充层1081的材料可以是多晶硅，用于后续栅极层的引出。具体的，可以利用化学机械研磨工艺去除第一堆叠层110上表面和第一介质层130上表面的填充材料，刻蚀去除缓冲层103表面的填充材料。

由于研磨液对填充材料有一定的腐蚀作用，同样会损伤位于缓冲层103表面的填充材料，在其中形成孔洞，甚至会贯穿填充材料而暴露其内部的缓冲层。因此，本申请实施例中，可以去除在缓冲层103表面的填充材料，即去除晶背的填充材料，对填充材料的去除不会影响缓冲层103的完整性，缓冲层103可以作为衬底100的保护层，保护衬底100不受损伤。

本申请实施例中，在S103之前，可以只进行沟道孔105的刻蚀和填充，也可以只进行第一台阶接触孔108的刻蚀和填充，当然也可以进行沟道孔105的刻蚀和填充，以及第一台阶接触孔108的刻蚀和填充，沟道孔105的刻蚀和填充，可以先于第一台阶接触孔108的刻蚀和填充，也可以后于第一台阶接触孔108的刻蚀和填充。需要说明的是，沟道孔105的填充以及第一台阶接触孔108的填充之后，均需要去除晶背的填充材料，以防止现有技术中由于晶背的填充材料的存在导致的衬底的损伤。

类似的，还可以在台阶区1102刻蚀得到贯穿第一介质层和第一堆叠层的伪接触孔，并在伪接触孔中形成填充层，以形成伪接触孔中的第三填充层，从而利用第三填充层提高器件结构的稳定性。则在沉积填充材料后，去除第一介质层和第一堆叠层上表面以及晶背的填充材料，防止现有技术中由于晶背的填充材料的存储导致的衬底的损伤。伪接触孔的刻蚀和填充可以在形成第一沟道孔105之前进行。

S103，沉积堆叠材料并去除缓冲层103表面形成的堆叠材料，以在第一堆叠层110上形成第二堆叠层，参考图14-图17所示。

在此之前，已经形成中心存储区1101的第一沟道孔105以及第一沟道孔105中的填充层1052，以及台阶区1102的第一台阶接触孔108以及第一台阶接触孔108中的第二填充层1081，之后，可以在第一堆叠层110上形成第二堆叠层210，以形成堆叠层的分步形成。

第二堆叠层210可以包括交替层叠的绝缘层104和牺牲层102，绝缘层104可以为氧化硅，牺牲层102可以为氮化硅。第二堆叠层210可以通过沉积堆叠材料形成，堆叠材料可以为氧化硅材料和氮化硅材料。在沉积形成第二堆叠层210时，第二堆叠层210会同时形成于缓冲层103表面，即生长到晶背，参考图14所示，因此可以去除缓冲层103表面的堆叠材料2101。

去除缓冲层103表面的堆叠材料2101的方式可以是酸法腐蚀，例如可以用HF等去除缓冲层103表面的堆叠材料。由于缓冲层103可以为氮化硅，此时其与牺牲层102的材料一致，因此在去除缓冲层103表面的堆叠层材料2101时，也可以一并去除缓冲层103，由于衬底100对堆叠材料2101具有刻蚀选择性，因此该过程中不会对衬底100造成损伤，参考图15所示。

此时，衬底100的第二表面已经完全暴露出来，由于填充材料已经被去除，不存在后续对前述的填充材料的去除过程，因此不会由于填充材料的去除而对衬底100造成损伤。

本申请实施例中，还可以对第二堆叠层210进行刻蚀，以在台阶区形成第二台阶结构220，参考图16所示，以及在第二台阶结构220上方填充第二介质层230，以使形成的第二介质材料230与第二堆叠层210齐平，参考图17所示，在填充第二介质层230时，可以同时在衬底100的侧壁上形成第二介质材料，以对衬底100的侧壁表面进行保护。

本申请实施例中，还可以对第二堆叠层进行刻蚀得到第二沟道孔，第二沟道孔可以和第一沟道孔对齐，二者连通构成纵向的一个较深的沟道孔。之后，可以沉积填充材料，并去除在第二堆叠层上表面的填充材料(图未示出)，第二填充层的材料与第一填充层的材料一致。本申请实施例中，还可以利用化学机械研磨工艺去除第二堆叠层上表面的填充材料。

之后，可以对第二介质层230进行刻蚀得到第二台阶接触孔，以及进行第二台阶接触孔的填充(图未示出)。

由于晶背的缓冲层103已经去除，因此不需要额外在缓冲层103上沉积氧化层来保护缓冲层103，降低了器件的制造成本。

之后，可以完成器件的其他加工工艺，进一步形成栅线缝隙、栅极层等。

以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种3D NAND存储器件的制造方法，其特征在于，包括：

提供衬底，所述衬底第一表面形成有第一堆叠层，所述第一堆叠层中形成有第一沟道孔；所述衬底的第二表面形成缓冲层；

沉积填充材料，并去除在所述第一堆叠层上表面和所述缓冲层表面的填充材料，以形成所述第一沟道孔中的第一填充层；所述第一填充层和所述缓冲层之间具有高刻蚀选择比；

沉积堆叠材料并去除所述缓冲层表面形成的堆叠材料，以在所述第一堆叠层上形成第二堆叠层。

2.根据权利要求1所述的方法，其特征在于，所述去除在所述第一堆叠层上表面和所述缓冲层表面的填充材料，包括：

利用化学机械研磨工艺去除所述第一堆叠层上表面的填充材料；

刻蚀去除所述缓冲层表面的填充材料。

3.根据权利要求1所述的方法，其特征在于，所述缓冲层为氮化硅，所述填充材料为多晶硅。

4.根据权利要求3所述的方法，其特征在于，所述第一堆叠层由牺牲层和绝缘层交替层叠而成，所述牺牲层为氮化硅层，则所述去除缓冲层表面形成的堆叠材料后，去除所述缓冲层。

5.根据权利要求1所述的方法，其特征在于，所述第一堆叠层包括台阶区和中心存储区，所述沟道孔形成于所述中心存储区，在所述第一堆叠层的台阶区还形成有台阶结构，所述台阶结构上覆盖有第一介质层；所述第一介质层与所述第一堆叠层的中心存储区齐平。

6.根据权利要求5所述的方法，其特征在于，所述沉积堆叠材料之前，还包括：

在所述台阶区进行刻蚀形成贯穿所述第一介质层和所述第一堆叠层的伪接触孔；

沉积所述填充材料，并去除在所述第一堆叠层和所述第一介质层上表面，以及所述缓冲层表面的填充材料，以形成所述伪接触孔中的第三填充层；

和/或，

对所述第一介质层进行刻蚀形成第一台阶接触孔；

沉积所述填充材料，并去除在所述第一堆叠层和所述第一介质层上表面，以及所述缓冲层表面的填充材料，以形成所述第一台阶接触孔中的第二填充层。

7.根据权利要求6所述的方法，其特征在于，所述去除在所述第一堆叠层和所述第一介质层上表面，以及所述缓冲层表面的填充材料，包括：

利用化学机械研磨工艺去除所述第一堆叠层和所述第一介质层上表面的填充材料；

刻蚀去除所述缓冲层表面的填充材料。

8.根据权利要求6所述的方法，其特征在于，所述第一介质层为氧化硅。

9.一种3D NAND存储器件的制造方法，其特征在于，包括：

提供衬底，所述衬底第一表面形成有第一堆叠层，所述第一堆叠层中形成有台阶结构，所述台阶结构上覆盖有第一介质层，所述第一介质层中形成有第一台阶接触孔；所述衬底的第二表面形成缓冲层；

沉积填充材料，并去除在所述第一堆叠层和所述第一介质层上表面，以及所述缓冲层表面的填充材料，以形成所述第一台阶接触孔中的第二填充层；所述第一填充层和所述缓冲层之间具有高刻蚀选择比；

沉积堆叠材料并去除所述缓冲层表面形成的堆叠材料，以在所述第一堆叠层上形成第二堆叠层。

10.根据权利要求9所述的方法，其特征在于，所述去除在所述第一堆叠层和所述第一介质层上表面，以及所述缓冲层表面的填充材料，包括：

利用化学机械研磨工艺去除所述第一堆叠层和所述第一介质层上表面的填充材料；

刻蚀去除所述缓冲层表面的填充材料。

Images