CN111384214A - 一种量子阱结构的制备方法和量子阱结构 - Google Patents

一种量子阱结构的制备方法和量子阱结构 Download PDF

Info

Publication number
CN111384214A
CN111384214A CN201811632413.6A CN201811632413A CN111384214A CN 111384214 A CN111384214 A CN 111384214A CN 201811632413 A CN201811632413 A CN 201811632413A CN 111384214 A CN111384214 A CN 111384214A
Authority
CN
China
Prior art keywords
barrier layer
precursor
quantum
quantum dot
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811632413.6A
Other languages
English (en)
Other versions
CN111384214B (zh
Inventor
叶炜浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Corp
TCL Research America Inc
Original Assignee
TCL Research America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Research America Inc filed Critical TCL Research America Inc
Priority to CN201811632413.6A priority Critical patent/CN111384214B/zh
Priority to PCT/CN2019/107881 priority patent/WO2020134243A1/zh
Publication of CN111384214A publication Critical patent/CN111384214A/zh
Application granted granted Critical
Publication of CN111384214B publication Critical patent/CN111384214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/347—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIBVI compounds, e.g. ZnCdSe- laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明属于发光材料制备技术领域，具体涉及一种量子阱结构的制备方法和量子阱结构。本发明所提供的制备方法，包括：注入掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体，在衬底的表面进行沉积，制备势垒层；先后注入量子点阴离子前驱体和量子点阳离子前驱体，在势垒层的表面进行沉积，制备半导体量子点；其中，掺杂金属原子缺电子，且掺杂金属的半径与势垒层阳离子的半径之差的绝对值为0.1～0.3埃。通过引入掺杂金属在势垒层表面形成均匀分布的成核点，改善了量子点在势垒层表面生长的均匀性，提高了量子阱的量子效率。

Description

一种量子阱结构的制备方法和量子阱结构
技术领域
本发明属于发光材料制备技术领域，具体涉及一种量子阱结构的制备方法和量子阱结构。
背景技术
随着半导体超晶格、半导体量子点的研制成功，光电材料的范围得到了极大的拓展，半导体材料的设计和制造从“杂质工程”发展到“能带工程”，由此产生了量子阱器件，其优越的发光性能使得量子阱器件在光致发光材料领域中得到了极为广泛的应用。
量子阱器件，指采用半导体材料作为有源区的光电子器件，是由交替生长的两种半导体材料(包括势垒和势阱)组成的周期性结构。这类器件的特点在于量子阱有源区具有准二维特性和量子尺寸效应，二维电子空穴的态密度是台阶状分布，量子尺寸效应使电子空穴的能级不再连续，而是集中占据着量子化第一子能级，半峰宽缩窄且价带上轻重空穴的简并被解除，价带间的吸收降低。如果量子阱的势垒的宽度较大，使得两个相邻势阱中的电子波函数互不重叠，那么就此形成的量子阱将是相互独立的，这就是多量子阱。多量子阱的光学性质与单量子阱的相同，而强度则是单量子阱的线性迭加。因而，量子阱器件的优越性使它得以不断的被应用于各种新的领域。
量子阱器件的势阱可表现为多种结构形态，如阱层结构、量子线和量子点。阱层结构呈层状结构，其与层状的势垒层叠设置，其电子的一个方向的自由度被限制，而其在其它两个维度上可自由或准自由的运动。量子线呈线状分布于势垒材料中，其电子只能在一个维度上自由运动，其他两个维度被限制。量子点呈点状分布于势垒材料中，其电子在三个维度上的运动受限。在施加一定的电场或光压下，量子点发出的光波长会随其尺寸的改变而改变，通过调节量子点的尺寸可以控制其发出的光的颜色。近年来，在势垒中生长量子点的技术已经成为本领域技术人员的研究焦点。
目前，量子点的制备主要通过在二维电子气系统上加调制电极、分子束外延进行自组织生长以及用胶体化学方法制备等三种方法。分子束外延技术(MBE)，是在超高真空下利用局域化的原子束或分子束在衬底晶体上外延生长薄膜的技术。当原子束流轰击到外延薄膜表面上时，加热到设定温度的衬底为这些原子提供足够的热能，使它们在表面扩散、迁移，最终到达相应格点上。采用MBE法制备半导体量子点，具有尺寸可控、操作简便、污染少、界面有原子级平整度的等优点。
然而，在采用分子束外延进行自组织生长量子点的过程中，由于量子点的成核点是在应变层生长过程中应力不均匀的地方产生的，同时岛的长大也是随机的。因而，量子点在势垒层中的分布不均匀，导致量子阱的整体量子效率降低。
发明内容
本发明的目的在于提供一种量子阱结构的制备方法和量子阱结构，旨在解决现有量子阱整体量子效率较低的技术问题。
为实现上述发明目的，一方面，本发明提供了一种量子阱结构的制备方法，包括：
注入掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体，在衬底的表面进行沉积，制备势垒层；
先后注入量子点阴离子前驱体和量子点阳离子前驱体，在所述势垒层的表面进行沉积，制备半导体量子点；
其中，所述掺杂金属原子缺电子，且所述掺杂金属的半径与势垒层阳离子的半径之差的绝对值为0.1～0.3埃。
另一方面，本发明还提供了一种量子阱结构，包括：势垒层和半导体量子点；
所述半导体量子点多个，且均匀布置于所述势垒层上；
所述势垒层为含掺杂金属的半导体材料，所述掺杂金属原子缺电子，且所述掺杂金属的半径与所述势垒层的阳离子的半径之差的绝对值为0.1～0.3埃。
本发明制备方法在势垒层的生长过程中引入了掺杂金属，使得掺杂金属能够均匀分布在势垒层中，掺杂金属原子缺电子，其与量子点阴离子之间存在非共价键，产生电荷诱导效应，使得在注入量子点阴离子前驱体时，能够诱导量子点阴离子趋向于掺杂金属，从而在势垒层的表面形成均匀分布的成核点；之后，注入量子点阳离子前驱体，诱导量子点阳离子向该成核点移动并与量子点阴离子形成量子点。在制备势垒层之后，先后注入量子点阴离子前驱体和量子点阳离子前驱体，量子点阴离子和量子点阳离子的迁移速率不同，如果同时注入量子点阴离子前驱体和量子点阳离子前驱体，会使量子点阴离子和量子点阳离子在势垒层上分布不均匀，导致能级差异大，形成缺陷。先注入量子点阴离子前驱体，可以有效地诱导量子点阳离子均匀地沉积在量子点阴离子上，形成较为光滑的表面，避免量子点阳离子、量子点阴离子不定向地沉积而形成表面缺陷。
与现有技术相比，本发明通过在势垒层的生长过程中引入掺杂金属，为量子点的生长提供了成核点，使得量子点能够均匀地生长在势垒层的表面，提高了晶体质量，进而提高量子阱的量子效率。采用本发明制备方法得到的量子阱结构，其发光性能优异，可应用于制备如LED、显示屏和激光器件等发光器件。
附图说明
图1为本发明实施例提供的半导体量子点的制备方法流程图；
图2为本发明实施例1制备的量子阱结构的局部结构简图；
图3为本发明对比例1制备的量子阱结构的局部结构简图；
图4为本发明测试例2中本发明实施例量子阱结构的发光波长扫描图。
具体实施方式
为了解决现有半导体量子点的整体量子效率较低的技术问题，本发明实施例提供了一种半导体量子点的制备方法，在提高晶体质量的同时，提高了量子阱的量子效率。
请参阅图1，本发明实施例提供的一种半导体量子点的制备方法，包括：
S01、注入掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体，在衬底的表面进行沉积，制备势垒层；
S02、先后注入量子点阴离子前驱体和量子点阳离子前驱体，在所述势垒层的表面进行沉积，制备半导体量子点；
其中，所述掺杂金属原子缺电子，且所述掺杂金属的半径与势垒层阳离子的半径之差的绝对值为0.1～0.3埃。
在上述技术方案中，基于分子束外延技术，在势垒层的生长过程中引入掺杂金属，使得掺杂金属能够均匀分布在势垒层中，部分掺杂金属位于势垒层表面。掺杂金属原子缺电子，其与量子点阴离子之间存在非共价键，产生电荷诱导效应，使得在注入量子点阴离子前驱体时诱导量子点阴离子趋向于该掺杂金属，从而在势垒层的表面形成均匀分布的成核点；之后，注入量子点阳离子前驱体，量子点阳离子向该成核点移动并与量子点阴离子形成量子点，使得量子点能够均匀地生长在势垒层的表面，提高了晶体质量，进而提高量子阱的量子效率。
以在ZnSe势垒层上形成量子点CdSe为例，说明本发明实施例量子点合成的具体过程。在合成过程中，Be原子缺电子，其与Se之间存在电荷诱导效应，Be键吸引Se，形成BeSe成核点，即使在掺杂量很低的情况下，也能形成人工成核位点。BeSe具有很高的带隙，能量为5.6eV，与量子点CdSe相比，BeSe具有更强的键强和更低的表面流动性，因而势垒层表面的成核点位置相对固定。然后，成核点BeSe中的Se诱导Cd向其移动，使得Cd与Se形成CdSe量子点。
具体的，在步骤S01中，注入掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体，这一步骤参考本领域技术人员在进行分子束外延技术中的常规操作，本发明实施例不作具体限定。
理论上，具有缺电子结构、且半径与势垒层阳离子的半径之差的绝对值为0.1～0.3埃的金属均可作为掺杂金属，应用于本发明实施例中。掺杂金属原子缺电子，其与量子点阴离子之间存在非共价键，可通过电荷诱导效应诱导量子点阴离子趋向于该掺杂金属，进而定向形成量子点。掺杂金属的半径与势垒层阳离子的半径之差的绝对值为0.1～0.3埃，也就是，当掺杂金属的半径与势垒层阳离子的半径相近时，可使得在沉积过程中部分势垒层阳离子能够被掺杂金属取代，使得掺杂金属能够均匀分布在势垒层中。
进一步的，掺杂金属选为Be、Mn、Mg、Ca、Sr、Ba或Ra。在一优选实施例中，掺杂金属为Be、Mn或Mg；在其他发明实施例中，掺杂金属还可以为Ca、Sr、Ba或Ra。
在一发明实施例中，势垒层阳离子前驱体为IIB族原子，势垒层阴离子前驱体为VIA族原子；在另一发明实施例中，势垒层阳离子前驱体为IIIA族原子，势垒层阴离子前驱体为VA族原子。
作为优选，掺杂金属与所述势垒层阳离子的摩尔比为(0.01～0.1):1。
当摩尔比低于0.01:1时，掺杂金属的量过少，势垒层的表面没有分布掺杂金属，其在势阱层的生长过程中无法起到位点的作用；当摩尔比高于0.1:1时，掺杂金属的量过多，掺杂金属已成为基质材料的一部分，会改变整个势垒层的晶体结构，对势垒层的能级有较大影响，还可能失去势阱层电子的限制，导致本发明半导体量子点不发光。
进一步的，通过调节摩尔比大小可调节势垒层的量子点分布密度，进而达到调节发光强度的目的，提高了半导体量子点的发光质量。同时，通过调整摩尔比的大小还可调节量子点的尺寸，如8～15nm，进而调整半导体量子点的发光波长。一个量子阱单元包括一层势垒层，以及生长在该势垒层上的半导体量子点。通过在量子阱结构中的不同量子阱单元中生长不同尺寸的量子点，也可实现由多种半导体量子点发射多种波长的光，满足消费者的使用需求。
作为优选，在步骤S01中，沉积时间为35～60s，以形成相应厚度的势垒层。
作为优选，势垒层的厚度为6～10nm。当势垒层的厚度小于6nm时，由于势垒层薄，对量子点的束缚能力降低，量子点中的电子穿透势垒层而与相邻层的量子点相互作用导致发光减弱；当势垒层的厚度超过10nm，本发明半导体量子点不具量子限制效应，不再是量子阱，也不会发光。
作为本发明的优选实施方式，制备势垒层的具体过程包括：
S011、在晶体转化临界温度以下，注入掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体，在衬底的表面上进行沉积，制备势垒层前驱体；
S012、在晶体转化临界温度以上，继续注入势垒层阳离子前驱体和势垒层阴离子前驱体，在势垒层前驱体上进行沉积，制备势垒层。
具体的，量子阱这类半导体材料的晶体转化临界温度为200℃左右。
步骤S011中，在注入掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体的过程中，衬底的温度在晶体转化临界温度以下。在晶体转化临界温度以下注入原料，掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体在衬底上外延生长薄薄的一层势垒层前驱体，在沉积过程中发生初步结晶，此时，掺杂金属仍为游离状态。
进一步的，在步骤S011中，衬底的温度优选为150～180℃。在一定的相对较低的温度下注入掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体，使掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体能有足够时间在衬底上分布均匀，在150～180℃这一温度范围下可初步结晶。当温度低于150℃时，初步结晶不好；当温度高于180℃时，晶体开始生长并形成具有一定结构的稳定晶体，不利于掺杂金属在后续生长的势垒层中进行再次分布。
进一步的，势垒层前驱体的厚度优选为0.04～0.14nm。其中，一个原子层厚度约为2nm，故势垒层前驱体仅为0.02～0.07个原子层(ML)。在该厚度范围下，可使得掺杂金属预沉积在衬底上，使其在后续升温过程中自发地均匀分布在势垒层中。
在步骤S012中，在注入势垒层阳离子前驱体和势垒层阴离子前驱体的过程中，衬底的温度在晶体转化临界温度以上。在晶体转化临界温度以上，掺杂于势垒层前驱体中的掺杂金属发生热动力学过程，掺杂金属重新分布，并均匀分布于势垒层中，部分掺杂金属位于势垒层表面，使得势垒层表面粗糙化；同时，掺杂金属与势垒层阳离子和势垒层阴离子之间发生进行转变，由初步结晶的四方晶系转变至六方晶系，部分初步结晶晶型中的势垒层阳离子被掺杂金属取代。
进一步的，在步骤S012中，衬底的温度优选为250～300℃。在该温度范围下，可促进势垒层形成稳定的晶系。当温度低于250℃，势垒层半导体材料的结晶性差或者反映速率慢；当温度高于300℃，势垒层半导体材料开始向体相材料生长，失去势垒层的性能，例如，形成连续能级，失去对量子点电子的束缚能力。
在步骤S02中，先后注入量子点阴离子前驱体和量子点阳离子前驱体，其目的在于，使得量子点阴离子能先与势垒层表面的掺杂金属结合形成成核位点，通过利用量子点阴离子对量子点阳离子的诱导作用，诱导后期注入的量子点阳离子向该成核点移动，进而在该成核位点形成量子点。
作为优选，量子点阴离子前驱体原子束比量子点阳离子前驱体原子束早注入10～15s。具体的，量子点阴离子前驱体原子束比量子点阳离子前驱体原子束早注入10、11、12、13、14或15s。
当量子点阴离子前驱体原子束比量子点阳离子前驱体原子束早注入的时间少于10s时，可导致在成核点富集的量子点阴离子不够多，量子点阳离子可能在成核点以外的地方结晶成核，使得发光中心呈块状或片状不规则分布，影响晶体质量；当量子点阴离子前驱体原子束比量子点阳离子前驱体原子束早注入的时间大于15s时，过量的量子点阴离子由于电荷作用，可能会外延到成核点以外的位置，与势垒层表面的阳离子结合来平衡电荷。
在一发明实施例中，量子点阳离子前驱体为IIB族原子，量子点阴离子前驱体为VIA族原子；在另一发明实施例中，量子点阳离子前驱体为IIIA族原子，量子点阴离子前驱体为VA族原子。
在本发明实施例中，势垒层阴离子前驱体与量子点阴离子前驱体可以相同或互不相同，当势垒层阴离子前驱体与量子点阴离子前驱体相同时，制备的势垒层的势垒层阴离子与量子点阴离子相同；当势垒层阴离子前驱体与量子点阴离子前驱体互不相同时，制备的势垒层的势垒层阴离子与量子点阴离子互不相同。
在一优选实施例中，势垒层阴离子前驱体与量子点阴离子前驱体相同。
沉积时间较慢可以让反应原料充分反应，使得晶体具有更好的结晶度，有利于量子点颗粒尺寸、形貌较为均一，发光强度好。值得注意的是，因为沉积的时间很快，本发明实施例的沉积时间和原子束的注入时间基本相等。
作为优选，在制备所述半导体量子点的过程中，沉积时间为25～30s。具体的，沉积时间为25、26、27、28、29或30s。如此，可促进量子点阴离子与量子点阳离子充分反应，并促进半导体量子点形成规定的尺寸，不同尺寸的量子点发光波长不一样。
半导体量子点厚度小于势垒层，较厚的势垒层才能有效地抑制量子点的电子向外跃迁，进而促进发光。在一优选实施例中，所述半导体量子点的厚度为4～6nm。
作为本发明的优选实施方式，在制备势垒层之前，还包括：在衬底的表面制备缓冲层，且缓冲层位于衬底与势垒层之间。
衬底如果存在不平整或其它缺陷，在反应过程中衬底缺陷将沿生长方向延伸，最终达到有源区形成有害的多复合中心，降低了量子效率，提高了阈值电流。在衬底的表面制备缓冲层，能够平滑修复衬底表面的不平整或其它缺陷。
进一步的，在衬底上制备缓冲层的具体过程包括：将衬底加热至500～550℃，注入缓冲层原料原子束，在衬底上沉积缓冲层；
其中，缓冲层原料原子束包括Ga、As和Al中的两种或多种。
更进一步的，缓冲层的厚度为200～300nm；沉积时间为5～6h。
如果缓冲层的厚度小于200nm，衬底表面不够平滑，可能会影响与缓冲层相接的量子阱单元的发光性能；如果缓冲层过厚，对材料的发光性能影响不大，但是会造成材料资源的浪费。
作为本发明的优选实施方式，量子阱结构中的量子阱单元不止一个，其发光强度为多个量子阱单元的叠加。
进一步的，其制备包括：在生长有所述半导体量子点的势垒层上，循环重复步骤S01和步骤S02，进而形成多量子阱结构。多量子阱的发光强度和结构均为多个单量子阱的叠加。
基于上述制备方法，本发明还提供了一种量子阱结构，包括：势垒层和半导体量子点；
所述半导体量子点多个，且均匀布置于所述势垒层上；
所述势垒层为含掺杂金属的半导体材料，所述掺杂金属原子缺电子，且所述掺杂金属的半径与所述势垒层的阳离子的半径之差的绝对值为0.1～0.3埃。
作为优选，势垒层至少一层；
沿所述势垒层的层数递增方向，所述半导体量子点均匀布置于所述势垒层面向所述下一层势垒层的一侧。
具体的，当本发明实施例量子阱结构中的势垒层数量为一个时，半导体量子点均匀布置于势垒层的其中一个侧面。当本发明实施例量子阱结构中的势垒层数量为两个以上时，沿势垒层的层数递增方向，半导体量子点布置于势垒层面向下一层势垒层的一侧，部分半导体量子点设置于相邻的势垒层之间。
作为优选，掺杂金属为Be、Mn、Mg、Ca、Sr、Ba或Ra。
作为优选，所述势垒层为IIB-VIA族化合物半导体材料或IIIA-VA族化合物半导体材料。
作为优选，所述半导体量子点为IIB-VIA族化合物半导体材料或IIIA-VA族化合物半导体材料。
作为进一步优选的，势垒层为IIB-VIA族化合物半导体材料时，势垒层为ZnSe、ZnS或ZnTe；势垒层为IIIA-VA族化合物半导体材料时，势垒层为GaAs、AlGaAs、GaN、GaP或InSb。
半导体量子点为IIB-VIA族化合物半导体材料时，半导体量子点为CdSe、CdS、CdTe或CdZnSe；半导体量子点为IIIA-VA族化合物半导体材料时，半导体量子点为InGaAs、GaAs、InGaN、InP或InAsSb。
作为本发明的优选实施方式，势垒层与半导体量子点同为IIB-VIA族化合物半导体材料或IIIA-VA族化合物半导体材料。
在一优选实施例中，势垒层和量子点均为IIB-VIA族化合物半导体材料时，势垒层为ZnSe、ZnS或ZnTe；势阱层为CdSe、CdS、CdTe或CdZnSe。优选为CdSe/ZnSe、CdSe/ZnS、CdS/ZnS、CdTe/ZnTe或CdZnSe/ZnSe(量子点/势垒层)。
这类量子阱的优点在于势垒层有较大的电子能级，可以更好地限制量子点的电子向外跃迁，避免相邻两个量子点之间的电子相互作用而降低发光强度。而且，在上述这几种量子阱中形成的量子点容易调控发光波长和得到较纯的单一波长的光(半峰宽较窄)。
在另一优选实施例中，势垒层和量子点均为IIIA-VA族化合物半导体材料时，势垒层为GaAs、AlGaAs、GaN、GaP或InSb；势阱层为InGaAs、GaAs、InGaN、InP或InAsSb。优选为InGaAs/GaAs、GaAs/AlGaAs、InGaN/GaN、InP/GaP或InAsSb/InSb(量子点/势垒层)。
这类量子阱不含重金属Cd，较前一种(IIB-VIA族化合物半导体材料)的应用领域更为广泛；但是，这类量子阱的发光效果比不上前者。
作为本发明的优选实施方式，量子阱结构还包括由下至上依次设置的衬底和缓冲层，势垒层设于缓冲层背离衬底的一侧，势垒层与缓冲层相接。
在一优选实施例中，缓冲层为GaAs、AlGaAs或GaAs/AlGaAs超晶格。
这类缓冲层材料与衬底的晶格匹配度很高、热膨胀系数相差小。当选用的缓冲层材料与衬底晶格配合度低时，缓冲层不容易附着在衬底上，容易掉落。
在另一优选实施例中，衬底优选为ZrN/MgO、TiN/MgO、玻璃、单晶硅、SiC、蓝宝石或GaAs；更优选为蓝宝石、GaAs或单晶硅，这类衬底的晶体结构与缓冲层、量子阱相近，即晶格匹配度很高。
经过实验检测，发现通过在势垒层的形成过程中引入掺杂金属形成量子点的成核点，使得本发明实施例的量子阱结构的发光效率高达70％～80％；然而，在没有引入掺杂金属且没有形成量子阱的量子阱结构的发光效率仅为40％～50％。而且，本发明还可实现通过调整掺杂金属的添加量，进而控制的量子点分布密度及其发光波长，提高了量子阱的发光强度和发光质量。
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1
本实施例提供了一种量子阱结构，其结构如图2所示，包括25层势垒层，势垒层上布置有若干半导体量子点，且部分势垒层上的半导体量子点设置于相邻势垒层之间；
势垒层为含掺杂金属的半导体材料，掺杂金属具有缺电子结构，且掺杂金属的半径与势垒层的阳离子的半径之差的绝对值为0.3埃。
其中，掺杂金属选为Be；量子点和势垒层均选为IIB-VIA族化合物半导体材料，具体为CdSe/ZnSe(量子点/势垒层)；缓冲层优选为GaAs；衬底优选为GaAs。
本实施例的量子阱结构的具体制备过程如下：
(1)衬底的预处理
选择GaAs作为衬底，进行物理抛光；然后，采用丙酮清洗15min后，转移至无水乙醇中清洗10min；接着，采用氮气吹干后置于真空生长室中；之后，于180℃除气8h，再升温至600℃加热15min，以除去衬底表面的氧化层。
(2)在衬底上生长缓冲层
将步骤(1)经过预处理的衬底从600℃降温至500℃，注入缓冲层原料原子束(包括Ga原子束和As原子束)，沉积5h，在衬底表面生成GaAs缓冲层，缓冲层厚度约为200nm。
(3)制备势垒层和半导体量子点
1)将步骤(2)生长有缓冲层的衬底从500℃降温至170℃，注入Se原子、Zn原子束和掺杂金属Be原子束，在缓冲层表面沉积势垒层前驱体，沉积厚度为0.1nm；然后，从170℃升温至250℃；接着，注入Se原子束和Zn原子束，沉积势垒层。
其中，Be与Zn的摩尔比约为0.03:0.97，势垒层的分子组成为Zn0.97Be0.03Se；势垒层的厚度为6nm；势垒层前驱体的厚度为0.1nm。
2)先后注入量子点阴离子前驱体(Se原子束)和量子点阳离子前驱体(Cd原子束)，Se原子束比Cd原子束先注入10s，沉积25s，在步骤1)的势垒层表面生长分布均匀的半导体量子点CdSe，量子点的厚度为4nm。
(4)重复步骤1)和步骤2)，在循环25次，在含缓冲层衬底表面生长势垒层和量子点。
实施例2
本实施例的量子阱结构，包括28层势垒层；掺杂金属选为Mn；
量子点和势垒层均选为IIB-VIA族化合物半导体材料，具体为CdZnSe/ZnSe(量子点/势垒层)；缓冲层为GaAs/AlGaAs超晶格；衬底为蓝宝石。
本实施例的量子阱结构的具体制备过程如下：
(1)衬底的预处理
选择蓝宝石作为衬底，进行物理抛光；然后，采用丙酮清洗18min后，转移至无水乙醇中清洗15min；接着，采用氮气吹干后置于真空生长室中；之后，于190℃除气10h，再升温至650℃加热11min，以除去衬底表面的氧化层。
(2)在衬底上生长缓冲层
将步骤(1)经过预处理的衬底从650℃降温至530℃，注入缓冲层原料原子束(包括Al原子束、Ga原子束和As原子束，先注入Ga原子束和As原子束5s，然后注入Al原子束、Ga原子束和As原子束5s，交替循环，共沉积5h)，在衬底表面生成GaAs/AlGaAs超晶格缓冲层，缓冲层厚度约为260nm。
(3)制备势垒层和半导体量子点
1)将步骤(2)生长有缓冲层的衬底从530℃降温至160℃，注入Se原子束、Zn原子束和掺杂金属Mn原子束，在缓冲层表面沉积势垒层前驱体，沉积厚度为0.12nm；然后，从160℃升温至280℃；接着，注入Se原子束和Zn原子束，沉积势垒层。
其中，Mn与Zn的摩尔比约为0.08:0.92，势垒层的分子组成为Zn0.92Mn0.08Se；势垒层前驱体和势垒层的总厚度为10nm；势垒层前驱体的厚度为0.12nm。
2)依次先后注入量子点阴离子前驱体(Se原子束)和量子点阳离子前驱体(包括Cd原子束和Zn原子束)，Se原子束比Cd原子束、Zn原子束先注入11s，沉积28s，在步骤1)的势垒层表面生长分布均匀的半导体量子点CdZnSe，量子点的厚度为5nm。
(4)重复步骤1)和步骤2)，循环28次，在含缓冲层衬底表面生长势垒层和量子点。
实施例3
本实施例的量子阱结构，包括20层势垒层；掺杂金属选为Mg；
量子点和势垒层均选为IIIA-VA族化合物半导体材料，具体为InP/GaP(量子点/势垒层)；缓冲层为AlGaAs超晶格；衬底为单晶硅。
本实施例的量子阱结构的具体制备过程如下：
(1)衬底的预处理
选择单晶硅作为衬底，进行物理抛光；然后，采用丙酮清洗10min后，转移至无水乙醇中清洗20min；接着，采用氮气吹干后置于真空生长室中；之后，于200℃除气10h，再升温至550℃加热12min，以除去衬底表面的氧化层。
(2)在衬底上生长缓冲层
将步骤(1)经过预处理的衬底从550℃降温至510℃，注入缓冲层原料原子束(包括Al原子束、Ga原子束和As原子束)，沉积6h，在衬底表面生成AlGaAs缓冲层，缓冲层厚度约为250nm。
(3)制备势垒层和半导体量子点
1)将步骤(2)生长有缓冲层的衬底从510℃降温至180℃，注入Ga原子束、P原子束和掺杂金属Mg原子束，在缓冲层表面沉积势垒层前驱体；然后，从180℃升温至280℃；接着，注入P原子束和Ga原子束，继续沉积势垒层。
其中，掺杂金属Mg与Ga的摩尔比约为0.05:0.95，势垒层的分子组成为Ga0.95Mg0.05P；势垒层前驱体的厚度为0.06nm。
2)依次先后注入量子点阴离子前驱体(P原子束)和量子点阳离子前驱体(In原子束)，P原子束比In原子束先注入15s，沉积30s，在步骤1)的势垒层表面生长分布均匀的半导体量子点，半导体量子点的厚度为6nm。
(4)重复步骤1)和步骤2)，共循环20次，在含缓冲层衬底表面生长势垒层和量子点。
对比例1
本对比例提供了一种量子阱结构，如图3所示，其与实施例1区别在于：在制备时不引入掺杂金属，势垒层中不含掺杂金属。
本对比例的半导体量子点包括由下至上依次设置的衬底、缓冲层和依次连接的若干个量子阱单元，每个量子阱单元包括依次设置的势垒层和势阱层，势垒层与缓冲层相接；其中，量子阱单元选为IIB-VIA族化合物半导体材料，具体为CdSe/ZnSe(势阱层/势垒层)；缓冲层优选为GaAs；衬底优选为GaAs。
其具体制备过程如下：
(1)衬底的预处理
此步骤与实施例1相同。
(2)在衬底上生长缓冲层
此步骤与实施例1相同。
(3)在缓冲层上生长量子阱单元
1)将步骤(2)生长有缓冲层的衬底从500℃降温至250℃，注入Se原子束和Zn原子束，在缓冲层表面沉积势垒层，沉积厚度为6nm，势垒层的分子组成为ZnSe。
2)注入Se原子束和Cd原子束，沉积25s，在步骤1)的势垒层表面沉积4nm厚的CdSe势阱层。
3)循环重复步骤1)和步骤2)，共循环25次。
测试例1
取实施例1～3和对比例1的量子阱结构，采用荧光分光光度计检测其发光效率，表1为检测结果。如结果所示，本发明实施例的量子阱结构的发光效率高达80％，明显优于对比例1的发光效率，说明在势垒层的生长过程中引入掺杂金属可有效提高本发明实施例量子阱结构的发光效率。
表1
实施例1 实施例2 实施例3 对比例1
发光效率(％) 80.57 85.69 78.54 47.78
测试例2
取实施例1～3的量子阱结构，采用荧光分光光度计扫描其发光波长，图4为检测结果，说明通过调节掺杂金属的添加量，可调节量子点的尺寸，进而调节本发明实施例量子阱结构的发光波长。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种量子阱结构的制备方法，其特征在于，包括：
注入掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体，在衬底的表面进行沉积，制备势垒层；
先后注入量子点阴离子前驱体和量子点阳离子前驱体，在所述势垒层的表面进行沉积，制备半导体量子点；
其中，所述掺杂金属原子缺电子，且所述掺杂金属的半径与势垒层阳离子的半径之差的绝对值为0.1～0.3埃。
2.根据权利要求1所述的制备方法，其特征在于，所述制备方法还包括：多次循环制备所述势垒层与所述半导体量子点。
3.根据权利要求1所述的制备方法，其特征在于，制备所述势垒层具体包括如下步骤：
在晶体转化临界温度以下，注入掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体，在衬底的表面上进行沉积，制备势垒层前驱体；
在晶体转化临界温度以上，继续注入所述势垒层阳离子前驱体和所述势垒层阴离子前驱体，在所述势垒层前驱体上进行沉积，制备势垒层。
4.根据权利要求3所述的制备方法，其特征在于，控制衬底的温度在晶体转化临界温度以下，注入掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体，在衬底的表面上进行沉积，制备势垒层前驱体，其中，所述衬底的温度为150～180℃；和/或
控制所述衬底的温度在晶体转化临界温度以上，继续注入所述势垒层阳离子前驱体和所述势垒层阴离子前驱体，在所述势垒层前驱体上进行沉积，制备势垒层，其中，所述衬底温度为250～300℃。
5.根据权利要求1所述的制备方法，其特征在于，所述掺杂金属为Be、Mn、Mg、Ca、Sr、Ba或Ra；和/或
所述掺杂金属与所述势垒层阳离子的摩尔比为(0.01～0.1):1。
6.根据权利要求1所述的制备方法，其特征在于，所述势垒层阳离子前驱体为IIB族原子，所述势垒层阴离子前驱体为VIA族原子；
或，所述势垒层阳离子前驱体为IIIA族原子，所述势垒层阴离子前驱体为VA族原子。
7.根据权利要求1所述的制备方法，其特征在于，所述量子点阳离子前驱体为IIB族原子，所述量子点阴离子前驱体为VIA族原子；
或，所述量子点阳离子前驱体为IIIA族原子，所述量子点阴离子前驱体为VA族原子。
8.根据权利要求1所述的制备方法，其特征在于，所述势垒层阴离子前驱体与所述量子点阴离子前驱体相同。
9.根据权利要求1至8任一项所述的制备方法，其特征在于，在制备所述半导体量子点的过程中，沉积时间为25～30s；和/或
所述量子点阴离子前驱体比所述量子点阳离子前驱体早注入10～15s；和/或
所述半导体量子点的厚度为4～6nm。
10.根据权利要求1至8任一项所述的制备方法，其特征在于，在制备所述势垒层的过程中，沉积时间为35～60s；和/或
所述势垒层的厚度为6～10nm。
11.根据权利要求1至8任一项所述的制备方法，其特征在于，在制备所述势垒层之前，还包括：在所述衬底的表面制备缓冲层，且所述缓冲层位于所述衬底与所述势垒层之间。
12.一种量子阱结构，其特征在于，包括：势垒层和半导体量子点；
所述半导体量子点多个，且均匀布置于所述势垒层上；
所述势垒层为含掺杂金属的半导体材料，所述掺杂金属原子缺电子，且所述掺杂金属的半径与所述势垒层的阳离子的半径之差的绝对值为0.1～0.3埃。
13.根据权利要求12所述的量子阱结构，其特征在于，所述势垒层至少一层；
沿所述势垒层的层数递增方向，所述半导体量子点均匀布置于所述势垒层面向所述下一层势垒层的一侧。
14.根据权利要求12所述的量子阱结构，其特征在于，所述掺杂金属为Be、Mn、Mg、Ca、Sr、Ba或Ra。
15.根据权利要求12所述的量子阱结构，其特征在于，所述势垒层为IIB-VIA族化合物半导体材料或IIIA-VA族化合物半导体材料；和/或
所述半导体量子点为IIB-VIA族化合物半导体材料或IIIA-VA族化合物半导体材料。
16.根据权利要求15所述的量子阱结构，其特征在于，所述势垒层与所述半导体量子点同为IIB-VIA族化合物半导体材料或IIIA-VA族化合物半导体材料。
17.根据权利要求15所述的量子阱结构，其特征在于，所述势垒层为IIB-VIA族化合物半导体材料时，所述势垒层为ZnSe、ZnS或ZnTe；
所述势垒层为IIIA-VA族化合物半导体材料时，所述势垒层为GaAs、AlGaAs、GaN、GaP或InSb。
18.根据权利要求15所述的量子阱结构，其特征在于，所述半导体量子点为IIB-VIA族化合物半导体材料时，所述半导体量子点为CdSe、CdS、CdTe或CdZnSe；
所述半导体量子点为IIIA-VA族化合物半导体材料时，所述半导体量子点为InGaAs、GaAs、InGaN、InP或InAsSb。
19.根据权利要求12至18任一项所述的量子阱结构，其特征在于，还包括衬底和缓冲层，所述缓冲层设于所述衬底和所述势垒层之间。
20.根据权利要求19所述的量子阱结构，其特征在于，所述缓冲层为GaAs、AlGaAs或GaAs/AlGaAs超晶格；和/或
所述衬底为ZrN/MgO、TiN/MgO、玻璃、单晶硅、SiC、蓝宝石或GaAs。
CN201811632413.6A 2018-12-28 2018-12-28 一种量子阱结构的制备方法和量子阱结构 Active CN111384214B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811632413.6A CN111384214B (zh) 2018-12-28 2018-12-28 一种量子阱结构的制备方法和量子阱结构
PCT/CN2019/107881 WO2020134243A1 (zh) 2018-12-28 2019-09-25 一种量子阱结构的制备方法和量子阱结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811632413.6A CN111384214B (zh) 2018-12-28 2018-12-28 一种量子阱结构的制备方法和量子阱结构

Publications (2)

Publication Number Publication Date
CN111384214A true CN111384214A (zh) 2020-07-07
CN111384214B CN111384214B (zh) 2021-07-23

Family

ID=71126122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811632413.6A Active CN111384214B (zh) 2018-12-28 2018-12-28 一种量子阱结构的制备方法和量子阱结构

Country Status (2)

Country Link
CN (1) CN111384214B (zh)
WO (1) WO2020134243A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471341A (zh) * 2021-05-26 2021-10-01 厦门大学 一种基于红光AlInGaAs量子点的Micro-LED结构及其制备方法
CN115725297A (zh) * 2022-12-10 2023-03-03 福州大学 一种纳米板异质结构的CdS-CdTe-CdS量子阱材料及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227323A (ja) * 2007-03-15 2008-09-25 Fujitsu Ltd 光検知器およびその製造方法
CN103187498A (zh) * 2011-12-29 2013-07-03 比亚迪股份有限公司 一种半导体结构及其形成方法
CN103441181A (zh) * 2013-08-30 2013-12-11 中国科学院半导体研究所 InSb/GaSb量子点结构器件及生长方法
CN103928578A (zh) * 2014-04-22 2014-07-16 湘能华磊光电股份有限公司 Led外延层及其生长方法和led芯片

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326906A (ja) * 1997-05-26 1998-12-08 Hamamatsu Photonics Kk 光検出素子及び撮像素子
CN101752444B (zh) * 2008-12-17 2012-01-18 中国科学院半导体研究所 p-i-n型InGaN量子点太阳能电池结构及其制作方法
CN105981149B (zh) * 2014-02-06 2019-11-29 丰田自动车欧洲股份有限公司 量子点阵列和量子点超晶格的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227323A (ja) * 2007-03-15 2008-09-25 Fujitsu Ltd 光検知器およびその製造方法
CN103187498A (zh) * 2011-12-29 2013-07-03 比亚迪股份有限公司 一种半导体结构及其形成方法
CN103441181A (zh) * 2013-08-30 2013-12-11 中国科学院半导体研究所 InSb/GaSb量子点结构器件及生长方法
CN103928578A (zh) * 2014-04-22 2014-07-16 湘能华磊光电股份有限公司 Led外延层及其生长方法和led芯片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471341A (zh) * 2021-05-26 2021-10-01 厦门大学 一种基于红光AlInGaAs量子点的Micro-LED结构及其制备方法
CN115725297A (zh) * 2022-12-10 2023-03-03 福州大学 一种纳米板异质结构的CdS-CdTe-CdS量子阱材料及其制备方法
CN115725297B (zh) * 2022-12-10 2023-09-08 福州大学 一种纳米板异质结构的CdS-CdTe-CdS量子阱材料及其制备方法

Also Published As

Publication number Publication date
CN111384214B (zh) 2021-07-23
WO2020134243A1 (zh) 2020-07-02

Similar Documents

Publication Publication Date Title
CN102842660B (zh) 一种氮化镓基发光二极管外延片结构及其制备方法
KR100482511B1 (ko) Ⅲ-질화물계 반도체 발광소자
CN107170862B (zh) 一种非极性面量子点发光二极管及其制备方法
TWI766403B (zh) 一種微發光二極體外延結構及其製備方法
CN111384214B (zh) 一种量子阱结构的制备方法和量子阱结构
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN103730554A (zh) 一种氮化镓基led外延片的生长方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN115101639A (zh) InGaN基光电子器件的复合衬底及其制备方法和应用
US20100048002A1 (en) Silicon nitride layer for light emitting device, light emitting device using the same, and method of forming silicon nitride layer for light emitting device
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN116845164B (zh) 发光二极管外延片及其制备方法、led
JP2011040459A (ja) 多積層量子ドット構造体および製造方法、それを用いた太陽電池素子および発光素子
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN103151710B (zh) GaAs基含B高应变量子阱及其制备方法、半导体激光器
CN111261757A (zh) 一种紫外led及其制备方法
CN115101633A (zh) InGaN基光电子器件及其制备方法
CN1825722A (zh) 无铝1.3μm铟砷/镓砷量子点激光器
CN114284409A (zh) 一种发光二极管及其制备方法
CN113990990A (zh) 微型发光二极管外延片及其制造方法
KR101089585B1 (ko) 산화아연 박막 및 산화아연 기반 발광소자의 제조방법
CN113284992B (zh) 发光二极管外延片的制备方法
WO2011158451A1 (ja) 発光素子及びその製造方法
CN112786743B (zh) 基于v坑调控的橙黄光led器件及其制备方法
CN113493927B (zh) 一种制备InGaN外延层的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 516006 TCL science and technology building, No. 17, Huifeng Third Road, Zhongkai high tech Zone, Huizhou City, Guangdong Province

Applicant after: TCL Technology Group Co.,Ltd.

Address before: 516006 Guangdong province Huizhou Zhongkai hi tech Development Zone No. nineteen District

Applicant before: TCL RESEARCH AMERICA Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant