CN111370046A - 一种三维存储器的编程方法及编程系统 - Google Patents

Abstract

本申请公开了一种三维存储器的编程方法及编程系统，该方法对待编程存储结构的第一预设字线提供第一导通波形，对预设存储结构的第三预设字线和第四预设字线分别提供第二导通波形和第三导通波形，在第一阶段，由于第二导通波形的第五预设值大于第一导通波形的第二预设值，此时三维存储器沟道中的残余电子被预设存储结构吸引，到达预设存储结构的沟道中；为了避免残余电子返回待编程存储结构，第三导通波形在第五阶段时，导通电压从第七预设值降低为第八预设值，配合第二预设字线中通过的电压在预设存储结构中形成一个电压势垒，从而避免了残余电子对待编程存储结构的编程过程产生串扰，实现了避免残余电子对编程抑制操作产生不良影响的目的。

Description

一种三维存储器的编程方法及编程系统

技术领域

本申请涉及存储器技术领域，更具体地说，涉及一种三维存储器的编程方法及编程系统。

背景技术

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器很难做到进一步提高其集成度和数据存储密度，因此，三维(3D)存储器应运而生。

对于三维NAND存储器的编程过程而言，其一般的编程顺序为从离底部选择管最近的字线开始编程，自下而上至离顶部选择管最近的字线结束，这个编程顺序可以称为典型编程顺序(Normal Program Sequence)或正向编程顺序。但是最近的仿真结果显示，采用自上而下的反向编程顺序(Reverse Program Sequence)有利于改善三维NAND存储器的存储单元之间的耦合特性(Cell-to-Cell Interference)，参考图1，图1为以正向编程顺序编程和以反向编程顺序编程后存储单元之间耦合造成的阈值电压漂移的仿真结果图。图1中，Normal Program Sequence表示正向编程顺序，Reverse Program Sequence表示反向编程顺序，BL表示位线，TSG表示顶部选择栅，BSG表示底部选择栅，CSL表示共用源线。BetterCoupling指反向编程顺序相较于正向编程顺序有着更好的耦合结果，箭头N表示正向编程顺序的编程方向，箭头R表示反向编程顺序的编程方向。

在对三维NAND存储器进行反向编程之前，进行编程预充操作可以将沟道中的电子抽离，有利于提高编程抑制串在编程抑制操作过程中的沟道电势，减少编程串扰的发生。参考图2，对三维NAND存储器进行反向编程时，需要从共用源线一端进行预充操作，图2示出了在预充操作时，沟道电子的行为示意，共用源线的高电压使得沟道中残余电子从该端口流出，从而改善编程串扰。

在实际的应用过程中，通常通过将多个存储结构进行堆叠的方式实现提高三维NAND存储器的存储容量的目的，但在某些情况下，对这种包括多个堆叠的存储结构的三维NAND存储器进行预充操作时，可能会出现残余电子滞留在相邻两个存储结构的最外层存储单元所在区域的情况。这部分电子会在接下来的编程操作中降低编程抑制串的沟道电势，从而加剧编程串扰。

发明内容

为解决上述技术问题，本申请提供了一种三维存储器的编程方法及编程系统，以实现避免预充操作无法抽出的残余电子对编程抑制操作产生不良影响的目的。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种三维存储器的编程方法，用于对三维存储器中的存储结构进行编程，所述三维存储器的编程顺序为自距离衬底最远的字线开始编程，逐次向距离衬底最近的字线编程，当待编程结构为距离衬底最远的存储结构时，使用正常的导通波形进行编程，在完成距离衬底最远的存储结构的编程后，对接下来的待编程存储结构进行编程时，使用所述三维存储器的编程方法进行编程，所述三维存储器包括堆叠设置的多个所述存储结构，所述存储结构包括多层存储单元和多条字线，所述字线与所述存储单元一一对应，所述三维存储器的编程方法包括：

对待编程存储结构的第一预设字线提供第一导通波形，所述第一预设字线为所述待编程存储结构中除第二预设字线外的未选中字线，所述第二预设字线为所述待编程存储结构中与预设存储结构相邻的至少一层存储单元对应的未选中字线；所述预设存储结构为与所述待编程存储结构相邻，且位于所述待编程存储结构远离共用源线一侧的存储结构；

对所述预设存储结构的第三预设字线提供第二导通波形，所述第三预设字线为所述预设存储结构中除第四预设字线外的未选中字线，所述第四预设字线为所述预设存储结构中与所述待编程存储结构相邻的至少一层存储单元对应的未选中字线；

对所述第四预设字线提供第三导通波形；

所述第一导通波形包括：第一阶段和第二阶段；

在所述第一阶段，所述第一导通波形的导通电压以第一预设斜率从第一预设值增长为第二预设值；

在所述第二阶段，所述第一导通波形的导通电压以第二预设斜率从第二预设值增长为第三预设值；

所述第二导通波形包括：与所述第一阶段对应的第三阶段；

在所述第三阶段，所述第二导通波形的导通电压以第三预设斜率从第四预设值增长为第五预设值，所述第五预设值大于所述第二预设值；

所述第三导通波形包括：与所述第一阶段对应的第四阶段和在所述第四阶段之后的第五阶段；

在所述第四阶段，所述第三导通波形的导通电压以第四预设斜率从第六预设值增长为第七预设值；

在所述第五阶段，所述第三导通波形的导通电压以第五预设斜率从所述第七预设值降低为第八预设值，所述第八预设值小于所述第三预设值。

可选的，所述第一导通波形还包括：位于所述第一阶段和第二阶段之间的第一保持阶段；

在所述第一保持阶段，所述第一导通波形的导通电压保持为第二预设值。

可选的，所述第三导通波形还包括：位于所述第四阶段和第五阶段之间的第二保持阶段，以及位于所述第五阶段之后的第三保持阶段；

在所述第二保持阶段，所述第三导通波形的导通电压保持为所述第七预设值；所述第二保持阶段和所述第四阶段的持续时间与所述第三保持阶段的持续时间对应；

在所述第三保持阶段，所述第三导通波形的导通电压保持为所述第八预设值。

可选的，所述第一预设值、第四预设值和第六预设值的取值相同；

所述第七预设值、第三预设值和第五预设值的取值相同或不同。

一种三维存储器的编程系统，用于对三维存储器中的存储结构进行编程，所述三维存储器的编程顺序为自距离衬底最远的字线开始编程，逐次向距离衬底最近的字线编程，当待编程结构为距离衬底最远的存储结构时，使用正常的导通波形进行编程，在完成距离衬底最远的存储结构的编程后，对接下来的待编程存储结构进行编程时，使用所述三维存储器的编程系统进行编程，所述三维存储器包括堆叠设置的多个所述存储结构，所述存储结构包括多层存储单元和多条字线，所述字线与所述存储单元一一对应，所述三维存储器的编程系统包括：

第一导通单元，用于对待编程存储结构的第一预设字线提供第一导通波形，所述第一预设字线为所述待编程存储结构中除第二预设字线外的未选中字线，所述第二预设字线为所述待编程存储结构中与预设存储结构相邻的至少一层存储单元对应的未选中字线；所述预设存储结构为与所述待编程存储结构相邻，且位于所述待编程存储结构远离共用源线一侧的存储结构；

第二导通单元，用于对所述预设存储结构的第三预设字线提供第二导通波形，所述第三预设字线为所述预设存储结构中除第四预设字线外的未选中字线，所述第四预设字线为所述预设存储结构中与所述待编程存储结构相邻的至少一层存储单元对应的未选中字线；

第三导通单元，用于对所述第四预设字线提供第三导通波形；

所述第一导通波形包括：第一阶段和第二阶段；

在所述第一阶段，所述第一导通波形的导通电压以第一预设斜率从第一预设值增长为第二预设值；

在所述第二阶段，所述第一导通波形的导通电压以第二预设斜率从第二预设值增长为第三预设值；

所述第二导通波形包括：与所述第一阶段对应的第三阶段；

在所述第三阶段，所述第二导通波形的导通电压以第三预设斜率从第四预设值增长为第五预设值，所述第五预设值大于所述第二预设值；

所述第三导通波形包括：与所述第一阶段对应的第四阶段和在所述第四阶段之后的第五阶段；

在所述第四阶段，所述第三导通波形的导通电压以第四预设斜率从第六预设值增长为第七预设值；

在所述第五阶段，所述第三导通波形的导通电压以第五预设斜率从所述第七预设值降低为第八预设值，所述第八预设值小于所述第三预设值。

可选的，所述第一导通波形还包括：位于所述第一阶段和第二阶段之间的第一保持阶段；

在所述第一保持阶段，所述第一导通波形的导通电压保持为第二预设值。

可选的，所述第三导通波形还包括：位于所述第四阶段和第五阶段之间的第二保持阶段，以及位于所述第五阶段之后的第三保持阶段；

在所述第二保持阶段，所述第三导通波形的导通电压保持为所述第七预设值；所述第二保持阶段和所述第四阶段的持续时间与所述第三保持阶段的持续时间对应；

在所述第三保持阶段，所述第三导通波形的导通电压保持为所述第八预设值。

可选的，所述第一预设值、第四预设值和第六预设值的取值相同；

所述第七预设值、第三预设值和第五预设值的取值相同或不同。

从上述技术方案可以看出，本申请实施例提供了一种三维存储器的编程方法及编程系统，其中，所述三维存储器的编程方法对待编程存储结构的第一预设字线提供第一导通波形，对预设存储结构的第三预设字线提供第二导通波形，对预设存储结构的第四预设字线提供第三导通波形，在所述第一导通波形的第一阶段和所述第二导通波形的第三阶段，由于第二导通波形的第五预设值大于第一导通波形的第二预设值，此时三维存储器沟道中的残余电子被电压值较高的预设存储结构吸引，到达所述预设存储结构的沟道中；为了避免到达所述预设存储结构的沟道中的残余电子返回所述待编程存储结构，所述第三导通波形在第五阶段时，导通电压从第七预设值降低为第八预设值，配合所述第二预设字线中通过的电压在所述预设存储结构中形成一个电压势垒，这个电压势垒可以有效避免残余电子重新回到待编程存储结构中，从而避免了残余电子对待编程存储结构的编程过程产生串扰，实现了避免残余电子对编程抑制操作产生不良影响的目的。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为以正向编程顺序编程和以反向编程顺序编程后存储单元之间耦合造成的阈值电压漂移的仿真结果图；

图2为在预充操作时，沟道电子的行为示意图；

图3为残余电子滞留在三维存储器中的原理示意图；

图4为本申请的一个实施例提供的一种三维存储器的编程方法的流程示意图；

图5为本申请的一个实施例提供的第一导通波形、第二导通波形和第三导通波形的时序示意图。

具体实施方式

如背景技术中所述，在某些情况下，对这种包括多个堆叠的存储结构的三维NAND存储器进行预充操作时，可能会出现残余电子滞留在相邻两个存储结构的最外层存储单元所在区域的情况。

参考图3，图3以两个存储结构(分别用10和20表示)堆叠在一起的情况进行说明。当采取反向编程顺序对该三维存储器进行编程，且堆叠在上方的存储结构10已完成编程，堆叠在下方(即靠近共用源线(Common Source Line，CSL))一侧的存储结构20中的部分存储单元已被编程的情况下，在预充操作过程中，由于堆叠在下方的存储结构20中已被编程的存储单元的字线单元的阈值电压较高，两个存储结构中彼此相邻的两个存储单元与共用源线之间无法形成通路，此时残余电子被滞留在上述两个存储结构的沟道中，无法被预充操作抽出，这些滞留在沟道中的残余电子会对堆叠在下方的存储结构20的编程过程产生串扰。

有鉴于此，本申请实施例提供了一种三维存储器的编程方法，以解决这一问题，所述三维存储器的编程方法用于对三维存储器中的存储结构进行编程，所述三维存储器的编程顺序为自距离衬底最远的字线开始编程，逐次向距离衬底最近的字线编程，当待编程结构为距离衬底最远的存储结构时，使用正常的导通波形进行编程，在完成距离衬底最远的存储结构的编程后，对接下来的待编程存储结构进行编程时，使用所述三维存储器的编程方法进行编程，所述三维存储器包括堆叠设置的多个所述存储结构，所述存储结构包括多层存储单元和多条字线，所述字线与所述存储单元一一对应，所述三维存储器的编程方法包括：

对待编程存储结构的第一预设字线提供第一导通波形，所述第一预设字线为所述待编程存储结构中除第二预设字线外的未选中字线，所述第二预设字线为所述待编程存储结构中与预设存储结构相邻的至少一层存储单元对应的未选中字线；所述预设存储结构为与所述待编程存储结构相邻，且位于所述待编程存储结构远离共用源线一侧的存储结构；

对所述预设存储结构的第三预设字线提供第二导通波形，所述第三预设字线为所述预设存储结构中除第四预设字线外的未选中字线，所述第四预设字线为所述预设存储结构中与所述待编程存储结构相邻的至少一层存储单元对应的未选中字线；

对所述第四预设字线提供第三导通波形；

所述第一导通波形包括：第一阶段和第二阶段；

在所述第一阶段，所述第一导通波形的导通电压以第一预设斜率从第一预设值增长为第二预设值；

在所述第二阶段，所述第一导通波形的导通电压以第二预设斜率从第二预设值增长为第三预设值；

所述第二导通波形包括：与所述第一阶段对应的第三阶段；

在所述第三阶段，所述第二导通波形的导通电压以第三预设斜率从第四预设值增长为第五预设值，所述第五预设值大于所述第二预设值；

所述第三导通波形包括：与所述第一阶段对应的第四阶段和在所述第四阶段之后的第五阶段；

在所述第四阶段，所述第三导通波形的导通电压以第四预设斜率从第六预设值增长为第七预设值；

在所述第五阶段，所述第三导通波形的导通电压以第五预设斜率从所述第七预设值降低为第八预设值，所述第八预设值小于所述第三预设值。

所述三维存储器的编程方法对待编程存储结构的第一预设字线提供第一导通波形，对预设存储结构的第三预设字线提供第二导通波形，对预设存储结构的第四预设字线提供第三导通波形，在所述第一导通波形的第一阶段和所述第二导通波形的第三阶段，由于第二导通波形的第五预设值大于第一导通波形的第二预设值，此时三维存储器沟道中的残余电子被电压值较高的预设存储结构吸引，到达所述预设存储结构的沟道中；为了避免到达所述预设存储结构的沟道中的残余电子返回所述待编程存储结构，所述第三导通波形在第五阶段时，导通电压从第七预设值降低为第八预设值，配合所述第二预设字线中通过的电压在所述预设存储结构中形成一个电压势垒，这个电压势垒可以有效避免残余电子重新回到待编程存储结构中，从而避免了残余电子对待编程存储结构的编程过程产生串扰，实现了避免残余电子对编程抑制操作产生不良影响的目的。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供了一种三维存储器的编程方法，如图4所示，用于对三维存储器中的存储结构进行编程，所述三维存储器的编程顺序为自距离衬底最远的字线开始编程，逐次向距离衬底最近的字线编程，当待编程结构为距离衬底最远的存储结构时，使用正常的导通波形进行编程，在完成距离衬底最远的存储结构的编程后，对接下来的待编程存储结构进行编程时，使用所述三维存储器的编程方法进行编程，所述三维存储器包括堆叠设置的多个所述存储结构，所述存储结构包括多层存储单元和多条字线，所述字线与所述存储单元一一对应，所述三维存储器的编程方法包括：

S101：对待编程存储结构的第一预设字线提供第一导通波形，所述第一预设字线为所述待编程存储结构中除第二预设字线外的未选中字线，所述第二预设字线为所述待编程存储结构中与预设存储结构相邻的至少一层存储单元对应的未选中字线；所述预设存储结构为与所述待编程存储结构相邻，且位于所述待编程存储结构远离共用源线一侧的存储结构；

S102：对所述预设存储结构的第三预设字线提供第二导通波形，所述第三预设字线为所述预设存储结构中除第四预设字线外的未选中字线，所述第四预设字线为所述预设存储结构中与所述待编程存储结构相邻的至少一层存储单元对应的未选中字线；

S103：对所述第四预设字线提供第三导通波形；

参考图5，所述第一导通波形100包括：第一阶段和第二阶段；

在所述第一阶段，所述第一导通波形100的导通电压以第一预设斜率从第一预设值增长为第二预设值；

在所述第二阶段，所述第一导通波形100的导通电压以第二预设斜率从第二预设值增长为第三预设值；

所述第二导通波形200包括：与所述第一阶段对应的第三阶段；

在所述第三阶段，所述第二导通波形200的导通电压以第三预设斜率从第四预设值增长为第五预设值，所述第五预设值大于所述第二预设值；

所述第三导通波形300包括：与所述第一阶段对应的第四阶段和在所述第四阶段之后的第五阶段；

在所述第四阶段，所述第三导通波形300的导通电压以第四预设斜率从第六预设值增长为第七预设值；

在所述第五阶段，所述第三导通波形300的导通电压以第五预设斜率从所述第七预设值降低为第八预设值，所述第八预设值小于所述第三预设值。

本申请实施例提供的三维存储器的编程方法基于反向编程的思想实现，即对所述三维存储器按照“自上而下”的顺序进行编程。如前文所述，当所述三维存储器中上下相邻的两个存储结构中，上层的存储结构已经完成编程，且下层的存储结构中的某一或某些存储单元也已经完成编程后，就会存在预充操作无法将沟道中的残余电子完全抽出的问题，本申请实施例提供的三维存储器的编程方法可解决这一具体问题。

此外，为了简明扼要的说明本申请实施例提供的三维存储器的编程方法与现有技术中的编程方法的不同，本申请仅对待编程存储结构的第一预设字线施加的第一导通波形100，对所述预设存储结构的第三预设字线施加的第二导通波形200以及对所述预设存储结构的第四预设字线施加的第三导通波形300进行限定，而对所述三维存储器中的其他信号波形(诸如选定位线上施加的信号波形、未选中位线上施加的信号波形、未选中顶部选择栅(Top Selective Gate，TSG)上施加的信号波形、选中顶部选择栅上施加的信号波形和底部选择栅(Bottom Selective Gate，BSG)上施加的信号波形)并不做限定，这些信号波形可根据实际需求进行选择。

另外，在本申请实施例中，未选中字线是指在编程过程中未被外围电路选中的字线，未选中字线对应于无需进行编程抑制操作的存储单元。

仍然参考图5，在T0-T1阶段，即对应于第一导通波形100的第一阶段、第二导通波形200的第三阶段和第三导通波形300的第五阶段，在该阶段中，第二导通波形200最终稳定的第五预设值大于所述第一导通波形100最终稳定的第二预设值，即预设存储结构中的沟道电压大于待编程存储结构的沟道电压，此时沟道中残留电子被吸引到预设存储结构中去。

在T1A到T2阶段，即对应于所述第三导通波形300的第五阶段，此时第三导通波形300的导通电压从第七预设值降低为第八预设值，且所述第八预设值小于正常编程时所需的第三预设值，这样一来，仍然参考图5，由于第二预设字线上提供的波形的电压值(通常为所述第三预设值)高于所述第八预设值，此时在第二预设字线对应的存储单元与预设存储结构之间形成了一个电压势垒，这个电压势垒可以有效避免残余电子重新回到待编程存储结构中，从而避免了残余电子对待编程存储结构的编程过程产生串扰，实现了避免残余电子对编程抑制操作产生不良影响的目的。

另外，在T2到T2A阶段，即对应于所述第一导通波形100的第二阶段，所述第一导通波形100的导通电压以第二预设速率从第二预设值增长为第三预设值，以避免由于较低的第一导通波形100的导通电压对编程过程带来的串扰问题。

附图5中还示出了T2A到T3阶段，第一导通波形100、第二导通波形200以及第三导通波形300的导通电压波形，以及为所述第二预设字线提供的导通电压波形400。

需要说明的是，在本实施例中，所述第一预设斜率、第二预设斜率、第三预设斜率、第四预设斜率和第五预设斜率均可以根据需求设定，本申请对其具体取值并不做限定，具体视实际情况而定。

此外，所述第二预设字线可以仅包括所述待编程存储结构中与所述预设存储结构相邻的一层存储单元对应的字线，类似的，所述第四预设字线可以仅包括所述预设存储结构中与所述待编程存储结构相邻的一层存储单元对应的字线。

但在本申请的一些实施例中，为了提高对沟道中电子流动方向的限制，所述第二预设字线还可以包括所述待编程存储结构中与所述预设存储结构相邻的多层存储单元对应的字线，类似的，所述第四预设字线可以包括所述预设存储结构中与所述待编程存储结构相邻的多层存储单元对应的字线。

在上述实施例的基础上，在本申请的一个实施例中，仍然参考图5，所述第一导通波形100还包括：位于所述第一阶段和第二阶段之间的第一保持阶段；

在所述第一保持阶段(即附图5中第一导通波形100的T1到T2阶段)，所述第一导通波形100的导通电压保持为第二预设值。

所述第三导通波形300还包括：位于所述第四阶段和第五阶段之间的第二保持阶段(即附图5中第三导通波形的T1A到T2阶段)，以及位于所述第五阶段之后的第三保持阶段(即附图5中第三导通波形的T2到T2A阶段)；

在所述第二保持阶段，所述第三导通波形300的导通电压保持为所述第七预设值；第二保持阶段和第五阶段的时间和第一保持阶段的时间；第一保持阶段结束时间不应早于第五阶段结束时间；

在所述第三保持阶段，所述第三导通波形300的导通电压保持为所述第八预设值。

在本实施例中，增加的第一保持阶段和第二保持阶段有助于使得残余电子有足够的时间向所述预设存储结构移动。增加的第三保持阶段有助于在所述预设存储结构与所述第二预设字线对应的存储单元之间形成电压势垒。

当然地，在本申请的一些实施例中，为所述预设存储结构的第三预设字线和第四预设字线提供的导通电压可以比为所述待编程存储结构中的第一预设字线和第二预设字线提供的导通电压更早上升，或者所述待编程存储结构中的第一预设字线和第二预设字线提供的导通电压可以比为所述预设存储结构的第三预设字线和第四预设字线提供的导通电压晚一些上升，这样的话，所述第一导通波形100可以直接以某一斜率增长为第三预设值而不必保持在某一中间状态，即所述第一导通波形100可以不包括所述第一保持阶段。

在上述实施例的基础上，在本申请的一个可选实施例中，所述第一预设值、第四预设值和第六预设值的取值相同；

所述第七预设值、第三预设值和第五预设值的取值相同或不同。

可选的，所述第一预设值、第四预设值和第六预设值的取值均可以为零，以降低编程过程中消耗的能量。

所述第七预设值、第三预设值和第五预设值的取值可以相同，即均为编程所需的电压值。当然地，所述第七预设值、第三预设值和第五预设值的取值也可以不同，可以存在一定的电势差，从而提高所述预设存储结构和待编程存储结构的沟道的电势差。

下面对本申请实施例提供的三维存储器的编程系统进行描述，下文描述的三维存储器的编程系统可与上文描述的三维存储器的编程方法相互对应参照。

相应的，本申请实施例提供了一种三维存储器的编程系统，用于对三维存储器中的存储结构进行编程，所述三维存储器的编程顺序为自距离衬底最远的字线开始编程，逐次向距离衬底最近的字线编程，当待编程结构为距离衬底最远的存储结构时，使用正常的导通波形进行编程，在完成距离衬底最远的存储结构的编程后，对接下来的待编程存储结构进行编程时，使用所述三维存储器的编程系统进行编程，所述三维存储器包括堆叠设置的多个所述存储结构，所述存储结构包括多层存储单元和多条字线，所述字线与所述存储单元一一对应，所述三维存储器的编程系统包括：

第一导通单元，用于对待编程存储结构的第一预设字线提供第一导通波形，所述第一预设字线为所述待编程存储结构中除第二预设字线外的未选中字线，所述第二预设字线为所述待编程存储结构中与预设存储结构相邻的至少一层存储单元对应的未选中字线；所述预设存储结构为与所述待编程存储结构相邻，且位于所述待编程存储结构远离共用源线一侧的存储结构；

第二导通单元，用于对所述预设存储结构的第三预设字线提供第二导通波形，所述第三预设字线为所述预设存储结构中除第四预设字线外的未选中字线，所述第四预设字线为所述预设存储结构中与所述待编程存储结构相邻的至少一层存储单元对应的未选中字线；

第三导通单元，用于对所述第四预设字线提供第三导通波形；

所述第一导通波形包括：第一阶段和第二阶段；

在所述第一阶段，所述第一导通波形的导通电压以第一预设斜率从第一预设值增长为第二预设值；

在所述第二阶段，所述第一导通波形的导通电压以第二预设斜率从第二预设值增长为第三预设值；

所述第二导通波形包括：与所述第一阶段对应的第三阶段；

在所述第三阶段，所述第二导通波形的导通电压以第三预设斜率从第四预设值增长为第五预设值，所述第五预设值大于所述第二预设值；

所述第三导通波形包括：与所述第一阶段对应的第四阶段和在所述第四阶段之后的第五阶段；

在所述第四阶段，所述第三导通波形的导通电压以第四预设斜率从第六预设值增长为第七预设值；

在所述第五阶段，所述第三导通波形的导通电压以第五预设斜率从所述第七预设值降低为第八预设值，所述第八预设值小于所述第三预设值。

可选的，所述第一导通波形还包括：位于所述第一阶段和第二阶段之间的第一保持阶段；

在所述第一保持阶段，所述第一导通波形的导通电压保持为第二预设值。

可选的，所述第三导通波形还包括：位于所述第四阶段和第五阶段之间的第二保持阶段，以及位于所述第五阶段之后的第三保持阶段；

在所述第二保持阶段，所述第三导通波形的导通电压保持为所述第七预设值；所述第二保持阶段和所述第四阶段的持续时间与所述第三保持阶段的持续时间对应；

在所述第三保持阶段，所述第三导通波形的导通电压保持为所述第八预设值。

可选的，所述第一预设值、第四预设值和第六预设值的取值相同；

所述第七预设值、第三预设值和第五预设值的取值相同或不同。

综上所述，本申请实施例提供了一种三维存储器的编程方法及编程系统，其中，所述三维存储器的编程方法对待编程存储结构的第一预设字线提供第一导通波形，对预设存储结构的第三预设字线提供第二导通波形，对预设存储结构的第四预设字线提供第三导通波形，在所述第一导通波形的第一阶段和所述第二导通波形的第三阶段，由于第二导通波形的第五预设值大于第一导通波形的第二预设值，此时三维存储器沟道中的残余电子被电压值较高的预设存储结构吸引，到达所述预设存储结构的沟道中；为了避免到达所述预设存储结构的沟道中的残余电子返回所述待编程存储结构，所述第三导通波形在第五阶段时，导通电压从第七预设值降低为第八预设值，配合所述第二预设字线中通过的电压在所述预设存储结构中形成一个电压势垒，这个电压势垒可以有效避免残余电子重新回到待编程存储结构中，从而避免了残余电子对待编程存储结构的编程抑制过程产生串扰，实现了避免残余电子对编程抑制操作产生不良影响的目的。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种三维存储器的编程方法，其特征在于，用于对三维存储器中的存储结构进行编程，所述三维存储器的编程顺序为自距离衬底最远的字线开始编程，逐次向距离衬底最近的字线编程，当待编程结构为距离衬底最远的存储结构时，使用正常的导通波形进行编程，在完成距离衬底最远的存储结构的编程后，对接下来的待编程存储结构进行编程时，使用所述三维存储器的编程方法进行编程，所述三维存储器包括堆叠设置的多个所述存储结构，所述存储结构包括多层存储单元和多条字线，所述字线与所述存储单元一一对应，所述三维存储器的编程方法包括：

对待编程存储结构的第一预设字线提供第一导通波形，所述第一预设字线为所述待编程存储结构中除第二预设字线外的未选中字线，所述第二预设字线为所述待编程存储结构中与预设存储结构相邻的至少一层存储单元对应的未选中字线；所述预设存储结构为与所述待编程存储结构相邻，且位于所述待编程存储结构远离共用源线一侧的存储结构；

对所述预设存储结构的第三预设字线提供第二导通波形，所述第三预设字线为所述预设存储结构中除第四预设字线外的未选中字线，所述第四预设字线为所述预设存储结构中与所述待编程存储结构相邻的至少一层存储单元对应的未选中字线；

对所述第四预设字线提供第三导通波形；

所述第一导通波形包括：第一阶段和第二阶段；

在所述第一阶段，所述第一导通波形的导通电压以第一预设斜率从第一预设值增长为第二预设值；

在所述第二阶段，所述第一导通波形的导通电压以第二预设斜率从第二预设值增长为第三预设值；

所述第二导通波形包括：与所述第一阶段对应的第三阶段；

在所述第三阶段，所述第二导通波形的导通电压以第三预设斜率从第四预设值增长为第五预设值，所述第五预设值大于所述第二预设值；

所述第三导通波形包括：与所述第一阶段对应的第四阶段和在所述第四阶段之后的第五阶段；

在所述第四阶段，所述第三导通波形的导通电压以第四预设斜率从第六预设值增长为第七预设值；

在所述第五阶段，所述第三导通波形的导通电压以第五预设斜率从所述第七预设值降低为第八预设值，所述第八预设值小于所述第三预设值。

2.根据权利要求1所述的三维存储器的编程方法，其特征在于，所述第一导通波形还包括：位于所述第一阶段和第二阶段之间的第一保持阶段；

在所述第一保持阶段，所述第一导通波形的导通电压保持为第二预设值。

3.根据权利要求2所述的三维存储器的编程方法，其特征在于，所述第三导通波形还包括：位于所述第四阶段和第五阶段之间的第二保持阶段，以及位于所述第五阶段之后的第三保持阶段；

在所述第二保持阶段，所述第三导通波形的导通电压保持为所述第七预设值；所述第二保持阶段和所述第四阶段的持续时间与所述第三保持阶段的持续时间对应；

在所述第三保持阶段，所述第三导通波形的导通电压保持为所述第八预设值。

4.根据权利要求1所述的三维存储器的编程方法，其特征在于，所述第一预设值、第四预设值和第六预设值的取值相同；

所述第七预设值、第三预设值和第五预设值的取值相同或不同。

5.一种三维存储器的编程系统，其特征在于，用于对三维存储器中的存储结构进行编程，所述三维存储器的编程顺序为自距离衬底最远的字线开始编程，逐次向距离衬底最近的字线编程，当待编程结构为距离衬底最远的存储结构时，使用正常的导通波形进行编程，在完成距离衬底最远的存储结构的编程后，对接下来的待编程存储结构进行编程时，使用所述三维存储器的编程系统进行编程，所述三维存储器包括堆叠设置的多个所述存储结构，所述存储结构包括多层存储单元和多条字线，所述字线与所述存储单元一一对应，所述三维存储器的编程系统包括：

第一导通单元，用于对待编程存储结构的第一预设字线提供第一导通波形，所述第一预设字线为所述待编程存储结构中除第二预设字线外的未选中字线，所述第二预设字线为所述待编程存储结构中与预设存储结构相邻的至少一层存储单元对应的未选中字线；所述预设存储结构为与所述待编程存储结构相邻，且位于所述待编程存储结构远离共用源线一侧的存储结构；

第二导通单元，用于对所述预设存储结构的第三预设字线提供第二导通波形，所述第三预设字线为所述预设存储结构中除第四预设字线外的未选中字线，所述第四预设字线为所述预设存储结构中与所述待编程存储结构相邻的至少一层存储单元对应的未选中字线；

第三导通单元，用于对所述第四预设字线提供第三导通波形；

所述第一导通波形包括：第一阶段和第二阶段；

在所述第一阶段，所述第一导通波形的导通电压以第一预设斜率从第一预设值增长为第二预设值；

在所述第二阶段，所述第一导通波形的导通电压以第二预设斜率从第二预设值增长为第三预设值；

所述第二导通波形包括：与所述第一阶段对应的第三阶段；

在所述第三阶段，所述第二导通波形的导通电压以第三预设斜率从第四预设值增长为第五预设值，所述第五预设值大于所述第二预设值；

所述第三导通波形包括：与所述第一阶段对应的第四阶段和在所述第四阶段之后的第五阶段；

在所述第四阶段，所述第三导通波形的导通电压以第四预设斜率从第六预设值增长为第七预设值；

在所述第五阶段，所述第三导通波形的导通电压以第五预设斜率从所述第七预设值降低为第八预设值，所述第八预设值小于所述第三预设值。

6.根据权利要求5所述的三维存储器的编程系统，其特征在于，所述第一导通波形还包括：位于所述第一阶段和第二阶段之间的第一保持阶段；

在所述第一保持阶段，所述第一导通波形的导通电压保持为第二预设值。

7.根据权利要求6所述的三维存储器的编程系统，其特征在于，所述第三导通波形还包括：位于所述第四阶段和第五阶段之间的第二保持阶段，以及位于所述第五阶段之后的第三保持阶段；

在所述第二保持阶段，所述第三导通波形的导通电压保持为所述第七预设值；所述第二保持阶段和所述第四阶段的持续时间与所述第三保持阶段的持续时间对应；

在所述第三保持阶段，所述第三导通波形的导通电压保持为所述第八预设值。

8.根据权利要求5所述的三维存储器的编程系统，其特征在于，所述第一预设值、第四预设值和第六预设值的取值相同；

所述第七预设值、第三预设值和第五预设值的取值相同或不同。

Images