CN111354705A - 电路板装置及其制备方法、电子设备 - Google Patents

电路板装置及其制备方法、电子设备 Download PDF

Info

Publication number
CN111354705A
CN111354705A CN202010205366.8A CN202010205366A CN111354705A CN 111354705 A CN111354705 A CN 111354705A CN 202010205366 A CN202010205366 A CN 202010205366A CN 111354705 A CN111354705 A CN 111354705A
Authority
CN
China
Prior art keywords
substrate
chip module
circuit board
support
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010205366.8A
Other languages
English (en)
Other versions
CN111354705B (zh
Inventor
杨望来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Chongqing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Chongqing Co Ltd filed Critical Vivo Mobile Communication Chongqing Co Ltd
Priority to CN202010205366.8A priority Critical patent/CN111354705B/zh
Publication of CN111354705A publication Critical patent/CN111354705A/zh
Application granted granted Critical
Publication of CN111354705B publication Critical patent/CN111354705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开一种电路板装置，所公开的电路板装置包括基板(100)，所述基板(100)设置有第一焊盘(110)；所述芯片模块(200)设置有第二焊盘(210)，且所述第一焊盘(110)与所述第二焊盘(210)电连接，所述芯片模块(200)与所述基板(100)之间形成填充空间(300)；所述支撑件(400)支撑于所述基板(100)与所述芯片模块(200)之间；所述填充部(500)填充于所述填充空间(300)。上述方案能够解决封装芯片在电路板上封装的过程中容易发生短路的问题。本发明还公开一种电路板装置的制备方法及电子设备。

Description

电路板装置及其制备方法、电子设备
技术领域
本发明涉及电路板技术领域，尤其涉及一种电路板装置及其制备方法、电子设备。
背景技术
目前，芯片按照封装类型一般有WLCSP(晶圆片级芯片规模封装，Wafer LevelChip Scale Packaging)封装芯片，BGA(Ball Grid Array Package，球栅阵列封装)封装芯片，LGA(Land Grid Array，栅格阵列封装)封装芯片和QFN(Quad Flat No-lead-Package，方形扁平无引脚封装)封装芯片等，其中LGA封装芯片的封装结构中上层为塑封材料，下层为封装载板，但是LGA封装芯片的底部只有焊盘，在板级焊接时需要在电路板上印刷锡膏来进行焊接。
在具体的板级焊接过程中，当把LGA封装芯片贴装至电路板上时，需先印刷锡膏来完成焊接。由于受印刷工艺的限制及锡融化后容易流动的特点，再加上LGA封装芯片的重力作用，焊接后锡的浮高非常有限，通常在30um～60um左右。而由于电路板上的焊盘以及LGA的焊盘上本身还盖有绿油，且焊盘通常比绿油要低，所以导致LGA封装芯片的绿油面到电路板之间的间隙非常小。用LGA封装芯片来做PiP(Package in Package，堆叠封装)或板级封装(Panel Level Package或Molding on Board)时，胶体较难填充至该间隙，导致LGA封装芯片与电路板之间存在空洞，焊盘之间的锡经过回流焊时，锡熔化后会顺着空洞流动，可能导致两个相邻的焊盘连接处之间发生短路。
发明内容
本发明公开一种电路板装置及其制备方法、电子设备，能够解决封装芯片在电路板上封装的过程中容易发生短路的问题。
为解决上述技术问题，本发明是这样实现的：
第一方面，本发明实施例公开一种电路板装置，包括：
基板，所述基板设置有第一焊盘；
芯片模块，所述芯片模块设置有第二焊盘，且所述第一焊盘与所述第二焊盘电连接，所述芯片模块与所述基板之间形成填充空间；
支撑件，所述支撑件支撑于所述基板与所述芯片模块之间；
填充部，所述填充部填充于所述填充空间。
第二方面，本发明实施例公开一种电子设备，包括上述电路板装置。
第三方面，本发明实施例公开一种电路板装置的制备方法，包括：
通过支撑件将芯片模块支撑于基板上，以使所述芯片模块与所述基板之间形成填充空间，所述基板设有第一焊盘，所述芯片模块设有第二焊盘；
对所述支撑件、所述芯片模块和所述基板形成的整体结构进行回流焊，以使所述第一焊盘与所述第二焊盘电连接；
在电连接所述第一焊盘与所述第二焊盘之后，向所述填充空间内填充填充物。
本发明实施例公开的电路板装置中，由于基板与芯片模块之间支撑有支撑件，在锡融化后，基板与芯片模块之间的距离不会因芯片模块的重力作用而减小，从而使得基板与芯片模块之间形成的填充空间较大，方便填充部填充满填充空间，防止基板与芯片模块之间出现空洞，进而使得填充部能够隔断相邻的焊盘，避免锡熔化后顺着空洞流动而导致相邻的焊盘短路，实现基板与芯片模块稳定可靠地连接，最终解决封装芯片在电路板上封装的过程中容易发生短路的问题。
附图说明
为了更清楚地说明本发明实施例或背景技术中的技术方案，下面将对实施例或背景技术描述中所需要使用的附图作简单的介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明第一种实施例公开的电路板装置的示意图；
图2为图1未经过回流焊之前的示意图；
图3为图2的部分结构示意图；
图4为图3的部分结构示意图；
图5为本发明第二种实施例公开的电路板装置的示意图；
图6为图5未经过回流焊之前的示意图；
图7为图6的部分结构示意图；
图8为图7的部分结构示意图；
图9为本发明第三种实施例公开的电路板装置的示意图；
图10为图9未经过回流焊之前的示意图；
图11为图10的部分结构示意图；
图12为图11的部分结构示意图；
图13为本发明实施例中公开的支撑组件的结构示意图。
附图标记说明：
100-基板、110-第一焊盘；
200-芯片模块、210-第二焊盘；
300-填充空间；
400-支撑件、410-弹性部、420-底座、421-导向杆、422-基座；
500-填充部；
600-焊料部；
700-塑封部；
800-易熔外壳。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下结合附图，详细说明本发明各个实施例公开的技术方案。
请参考图1至图13，本发明实施例公开一种电路板装置，所公开的电路板装置包括基板100、芯片模块200、支撑件400和填充部500。
其中，基板100为电路板装置的基础构件，基板100能够为电路板装置的其他部件提供安装基础，例如电子元器件、芯片模块200等。基板100一般为电路板，电路板可以是单面板、双面板和多层线路板中的任意一种，本发明实施例中对此不做限制。基板100设置有第一焊盘110，第一焊盘110用于与电路板装置的其他部件电连接。
芯片模块200设置有第二焊盘210，且第一焊盘110与第二焊盘210电连接。具体地，芯片模块200可以通过表面贴装工艺与基板100连接。芯片模块200的种类可以有多种，例如LGA封装芯片和QFN封装芯片等，本发明实施例中对芯片模块200的种类不做限制。在芯片模块200与基板100连接后，芯片模块200与基板100之间形成填充空间300。
支撑件400支撑于基板100与芯片模块200之间，以使基板100与芯片模块200之间形成较大的填充空间300。具体地，支撑件400的种类可以有多种，例如，支撑块或支撑柱等。进一步地，支撑块和支撑柱的材质可以有多种，例如，塑封材质、干膜和树脂等，本发明实施例中对支撑件400的形式及材质不做限制。
填充部500填充于填充空间300，由于支撑件400支撑于基板100与芯片模块200之间，所以较大的填充空间300能够方便工作人员进行填充作业，方便填充部500填充满填充空间300。
本发明实施例公开的电路板装置中，由于基板100与芯片模块200之间支撑有支撑件400，在锡融化后，基板100与芯片模块200之间的距离不会因芯片模块200的重力作用而减小，从而使得基板100与芯片模块200之间形成的填充空间300较大，方便填充部500填充满填充空间300，防止基板100与芯片模块200之间出现空洞，进而使得填充部500能够隔断相邻的焊盘，避免锡熔化后顺着空洞流动而导致相邻的焊盘短路，实现基板100与芯片模块200稳定可靠地连接，最终解决封装芯片在电路板上封装的过程中容易发生短路的问题。
如上文所述，第一焊盘110与第二焊盘210电连接，具体地，第一焊盘110与第二焊盘210可以通过焊料部600焊接相连。在具体的操作中，工作人员可以在第一焊盘110或第二焊盘210上印刷焊料，然后将基板100与芯片模块200贴装，再经过回流焊工艺，从而实现第一焊盘110与第二焊盘210焊接相连，以使第一焊盘110与第二焊盘210电连接。此种方式简单，易于操作，且第一焊盘110与第二焊盘210焊接后连接较为可靠。当然，其他方式也在本发明的保护范围内。
在本发明实施例中，支撑件400支撑于基板100与芯片模块200之间，基板100与芯片模块200之间可用于支撑件400支撑设置的位置较多，在第一种实施例中，支撑件400可以设置于焊料部600之内，也就是说，支撑件400支撑于第一焊盘110与第二焊盘210之间。在此实施例中，由于支撑件400可以设置在焊料部600之内，因此可以预先将支撑件400设置在焊料部600内，从而在生产现场装配的过程中，能够使得操作人员可以将支撑件400和焊料部600形成的整体以较少的操作步骤快速支撑在第一焊盘110与第二焊盘210之间，这无疑能够提高电路板装置的现场装配效率。与此同时，支撑件400设置在焊料部600之内，操作人员在设计的过程中可以以焊料部600的设计位置作为支撑件400的支撑位置，无需再单独设计支撑件400的位置，进而能够简化电路板装置的设计难度。
在第二种实施例中，支撑件400可以与焊料部600间隔设置，也就是说，支撑件400设置在填充空间300中。此种情况下，支撑件400的设置位置不会受限于焊料部600的位置，因此支撑件400可以设置在较多的位置，无疑能够提高支撑件400支撑位置的灵活性。与此同时，支撑件400与焊料部600间隔设置，从而使得基板100与芯片模块200之间具有更分散的连接，进而有利于提高基板100对芯片模块200支撑的均衡性及稳定性。
上述第二种实施方式相较于第一种实施方式，支撑件400与焊料部600之间的影响较小，方便设置，避免在焊接时支撑件400的位置因焊料部600熔化而变动，导致支撑件400对基板100与芯片模块200的支撑效果较差，从而提高支撑件400对基板100与芯片模块200的支撑稳定性与可靠性。
进一步地，工作人员在进行印刷焊料时，焊料的高度可以高于支撑件400的高度，以确保焊接质量，从而进一步提高第一焊盘110与第二焊盘210连接可靠性。具体地，工作人员在印刷焊料时，可以采用钢网或半蚀刻等方式来避开支撑件400，避免因支撑件400的存在而导致工作人员不方便印刷焊料，从而进一步提高基板100与芯片模块200连接的可操作性。焊料部600通常可以为焊锡。
在具体的操作过程中，工作人员可以依据填充空间300以及支撑件400的具体大小选择上述第一种实施方式或第二种实施方式。
当焊料较少时，由于基板100与芯片模块200之间支撑有支撑件400，使得基板100与芯片模块200之间的距离较难改变，可能导致第一焊盘110与第二焊盘210之间焊接不完全，或者较少的焊料较难连接第一焊盘110与第二焊盘210，从而导致第一焊盘110与第二焊盘210的连接可靠性较低。基于此，在一种可选的实施例中，支撑件400可以包括弹性部410，弹性部410支撑于基板100与芯片模块200之间。在具体的焊接过程中，弹性部410能够使得基板100与芯片模块200之间的距离可以改变，当焊料较少时，基板100与芯片模块200之间的距离变小，以使焊料能够在第一焊盘110与第二焊盘210之间较为充分地实现电连接，从而避免第一焊盘110与第二焊盘210之间焊接不完全，或者较少的焊料较难连接第一焊盘110与第二焊盘210，进而提高第一焊盘110与第二焊盘210的连接可靠性。
具体地，支撑件400还可以包括底座420，弹性部410的第一端与底座420相连，在基板100和芯片模块200中，一者可以与底座420相连，另一者与弹性部410的第二端相连。底座420能够稳定地放置于基板100或芯片模块200，从而使得弹性部410能够稳定地支撑于基板100与芯片模块200之间，避免工作人员在制备电路板装置时因不小心晃动而导致弹性部410的位置发生变化，或者导致弹性部410倾斜，从而提高支撑件400对基板100与芯片模块200的支撑效果，进而提高支撑的稳定性。
进一步地，底座420可以包括导向杆421和基座422，导向杆421一端与基座422相连，弹性部410套设于导向杆421。导向杆421能够使得弹性部410在预设的方向上伸缩变化，该预设的方向是指自基板100朝向芯片模块200的方向，或者自芯片模块200朝向基板100的方向。此方案能够避免因基板100与芯片模块200出现较小错位时，导致弹性部410弯折或倾斜，从而防止弹性部410的伸缩方向发生变化，进一步提高支撑件400对基板100与芯片模块200的支撑效果。与此同时，导向杆421还能够在弹性部410失效的情况下起到支撑基板100与芯片模块200的作用，进一步保证基板100与芯片模块200之间的间隙较大，方便填充。
具体地，弹性部410弹性支撑于基板100与芯片模块200之间，也就是说，在弹性部410的伸缩方向上，弹性部410的长度大于导向杆421的长度，避免导向杆421支撑于基板100与芯片模块200之间，致使弹性部410对基板100与芯片模块200较难有支撑作用，从而保证弹性部410的弹性支撑作用。
弹性部410的种类可以有多种，例如橡胶套筒或硅胶套筒等，本发明实施例中对弹性部410的种类不做限制。可选地，弹性部410可以为弹簧。弹簧较为普遍，且弹簧的成本较低，从而使得电路板装置的成本较低。同时，弹簧的弹力较强，可靠性较高。
为了进一步提高支撑件400对基板100与芯片模块200的支撑效果，在一种可选的实施例中，支撑件400的数量可以为多个，且多个支撑件400可以间隔支撑于基板100与芯片模块200之间。多个支撑件400同时支撑于基板100与芯片模块200之间无疑能够实现上述效果，从而提高电路板装置的可靠性及均衡性。
通常情况下，芯片模块200一般直接封装在基板100上，具体地，电路板装置还可以包括塑封部700，塑封部700包裹芯片模块200，且塑封部700包括填充部500。塑封部700能够防止芯片模块200与外界接触，从而能够避免杂质(例如水汽和灰尘等)进入芯片模块200内或者进入芯片模块200与基板100之间，防止因杂质而导致电路板装置出现短路或失效等问题，进而提高电路板装置的可靠性。同时实现芯片模块200做PiP或板级封装的效果。
具体地，填充部500的种类可以有多种，例如塑胶，本发明实施例中对此不做限制。可选地，填充部500可以为填充胶。因为填充胶在填充时为液态，方便填充进填充空间300，在填充完成后，填充胶为固态，能够起到一定的支撑基板100与芯片模块200的作用。与此同时，填充胶在填充完成后与其相邻的部件粘接，能够提高电路板装置的强度，避免因冲击或晃动而导致电路板装置失效，进而提高电路板装置的可靠性。
基于本发明实施例中公开的电路板装置，本发明还公开一种电子设备，所公开的电子设备包括上文任意实施例所述的电路板装置。
基于本发明实施例中公开的电路板装置，本发明还公开一种电路板装置的制备方法，所公开的制备方法包括：
步骤110、通过支撑件400将芯片模块200支撑于基板100上，以使芯片模块200与基板100之间形成填充空间300，基板100设有第一焊盘110，芯片模块200设有第二焊盘210；
步骤120、对支撑件400、芯片模块200和基板100形成的整体结构进行回流焊，以使第一焊盘110与第二焊盘210电连接；
步骤130、在电连接第一焊盘110与第二焊盘210之后，向填充空间300内填充填充物。
在具体的操作过程中，首先在基板100上放置支撑件400，然后在第一焊盘110或第二焊盘210上设置焊料，然后使基板100与芯片模块200贴合形成整体结构，接下来使该整体结构经过回流焊，此时，第一焊盘110与第二焊盘210电连接，最后将填充物填充满填充空间300，以形成填充部500。该方法操作简单可靠。
在一种可选的实施例中，支撑件400可以包括弹性部410，上述步骤110可以包括：
步骤111、在弹性部410上罩设易熔外壳800，以使弹性部410处于压缩状态，弹性部410与易熔外壳800形成支撑组件；
步骤112、将支撑组件设置于芯片模块200与基板100之间，以使支撑组件经过回流焊之后，易熔外壳800熔化，弹性部410弹性支撑于芯片模块200与基板100之间；其中，易熔外壳800的熔点小于回流焊的工艺温度。
具体地，在弹性部410与易熔外壳800形成的支撑组件经过回流焊时，易熔外壳800熔化，从而释放弹性部410，以使弹性部410支撑芯片模块200与基板100，保证芯片模块200与基板100之间的距离较大，进而使得填充空间300较大，方便后续填充操作，且填充效果较好，防止基板100与芯片模块200之间存在空洞，最终解决封装芯片在电路板上封装的过程中相邻焊盘之间容易发生短路的问题。
本发明实施例公开的电子设备可以是智能手机、平板电脑、电子书阅读器、可穿戴设备(例如智能手表)、电子游戏机等设备，本发明实施例不限制电子设备的具体种类。
本发明上文实施例中重点描述的是各个实施例之间的不同，各个实施例之间不同的优化特征只要不矛盾，均可以组合形成更优的实施例，考虑到行文简洁，在此则不再赘述。
以上所述仅为本发明的实施例而已，并不用于限制本发明。对于本领域技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (10)

1.一种电路板装置，其特征在于，包括：
基板(100)，所述基板(100)设置有第一焊盘(110)；
芯片模块(200)，所述芯片模块(200)设置有第二焊盘(210)，且所述第一焊盘(110)与所述第二焊盘(210)电连接，所述芯片模块(200)与所述基板(100)之间形成填充空间(300)；
支撑件(400)，所述支撑件(400)支撑于所述基板(100)与所述芯片模块(200)之间；
填充部(500)，所述填充部(500)填充于所述填充空间(300)。
2.根据权利要求1所述的电路板装置，其特征在于，所述第一焊盘(110)与所述第二焊盘(210)通过焊料部(600)焊接相连。
3.根据权利要求2所述的电路板装置，其特征在于，所述支撑件(400)设置于所述焊料部(600)之内，或者，所述支撑件(400)与所述焊料部(600)间隔设置。
4.根据权利要求1所述的电路板装置，其特征在于，所述支撑件(400)包括弹性部(410)，所述弹性部(410)支撑于所述基板(100)与所述芯片模块(200)之间。
5.根据权利要求4所述的电路板装置，其特征在于，所述支撑件(400)还包括底座(420)，所述弹性部(410)的第一端与所述底座(420)相连，在所述基板(100)和芯片模块(200)中，一者与所述底座(420)相连，另一者与所述弹性部(410)的第二端相连。
6.根据权利要求5所述的电路板装置，其特征在于，所述底座(420)包括导向杆(421)和基座(422)，所述导向杆(421)一端与所述基座(422)相连，所述弹性部(410)套设于所述导向杆(421)，且所述弹性部(410)弹性支撑于所述基板(100)与所述芯片模块(200)之间。
7.根据权利要求1所述的电路板装置，其特征在于，所述电路板装置还包括塑封部(700)，所述塑封部(700)包裹所述芯片模块(200)，且所述塑封部(700)包括所述填充部(500)。
8.一种电子设备，其特征在于，包括如权利要求1至7中任一项所述的电路板装置。
9.一种电路板装置的制备方法，其特征在于，包括：
通过支撑件(400)将芯片模块(200)支撑于基板(100)上，以使所述芯片模块(200)与所述基板(100)之间形成填充空间(300)，所述基板(100)设有第一焊盘(110)，所述芯片模块(200)设有第二焊盘(210)；
对所述支撑件(400)、所述芯片模块(200)和所述基板(100)形成的整体结构进行回流焊，以使所述第一焊盘(110)与所述第二焊盘(210)电连接；
在电连接所述第一焊盘(110)与所述第二焊盘(210)之后，向所述填充空间(300)内填充填充物。
10.根据权利要求9所述的制备方法，其特征在于，所述支撑件(400)包括弹性部(410)，所述通过所述支撑件(400)将芯片模块(200)支撑于基板(100)上，包括：
在所述弹性部(410)上罩设易熔外壳(800)，以使所述弹性部(410)处于压缩状态，所述弹性部(410)与所述易熔外壳(800)形成支撑组件；
将所述支撑组件设置于所述芯片模块(200)与所述基板(100)之间，以使所述支撑组件经过所述回流焊之后，所述易熔外壳(800)熔化，所述弹性部(410)弹性支撑于所述芯片模块(200)与所述基板(100)之间；其中，所述易熔外壳(800)的熔点小于所述回流焊的工艺温度。
CN202010205366.8A 2020-03-20 2020-03-20 电路板装置及其制备方法、电子设备 Active CN111354705B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010205366.8A CN111354705B (zh) 2020-03-20 2020-03-20 电路板装置及其制备方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010205366.8A CN111354705B (zh) 2020-03-20 2020-03-20 电路板装置及其制备方法、电子设备

Publications (2)

Publication Number Publication Date
CN111354705A true CN111354705A (zh) 2020-06-30
CN111354705B CN111354705B (zh) 2022-05-20

Family

ID=71197681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010205366.8A Active CN111354705B (zh) 2020-03-20 2020-03-20 电路板装置及其制备方法、电子设备

Country Status (1)

Country Link
CN (1) CN111354705B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035816A (zh) * 2021-03-08 2021-06-25 晨宸辰科技有限公司 封装结构和方法、半导体器件和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5968670A (en) * 1997-08-12 1999-10-19 International Business Machines Corporation Enhanced ceramic ball grid array using in-situ solder stretch with spring
CN101083238A (zh) * 2007-02-01 2007-12-05 上海交通大学 带有弹性导电凸块的微电子元件及其制造方法
CN102136453A (zh) * 2009-12-21 2011-07-27 英特尔公司 空腔互连技术中的焊料
CN109427755A (zh) * 2017-08-31 2019-03-05 美光科技公司 半导体装置组合件和其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5968670A (en) * 1997-08-12 1999-10-19 International Business Machines Corporation Enhanced ceramic ball grid array using in-situ solder stretch with spring
CN101083238A (zh) * 2007-02-01 2007-12-05 上海交通大学 带有弹性导电凸块的微电子元件及其制造方法
CN102136453A (zh) * 2009-12-21 2011-07-27 英特尔公司 空腔互连技术中的焊料
CN109427755A (zh) * 2017-08-31 2019-03-05 美光科技公司 半导体装置组合件和其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035816A (zh) * 2021-03-08 2021-06-25 晨宸辰科技有限公司 封装结构和方法、半导体器件和电子设备

Also Published As

Publication number Publication date
CN111354705B (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
US6657124B2 (en) Advanced electronic package
KR101562009B1 (ko) 보강 구조를 가진 다이 패키지 기판 및 그 제조 방법
US7671478B2 (en) Low height vertical sensor packaging
KR101332861B1 (ko) 아이씨 패키지 및 그 제조방법
CN101336042B (zh) 焊盘、具有该焊盘的电路板和电子装置
KR101678741B1 (ko) 반도체 소자 및 그 제조 방법
JP2008210993A (ja) プリント配線板及びその製造方法
CN111354705B (zh) 电路板装置及其制备方法、电子设备
CN101276768A (zh) 用于倒装芯片封装的组合倒置
TWI533425B (zh) 具有修改之覆蓋區之球狀格柵陣列及島狀格柵陣列
US7994428B2 (en) Electronic carrier board
KR100839075B1 (ko) 아이씨 패키지 및 그 제조방법
US6248951B1 (en) Dielectric decal for a substrate of an integrated circuit package
JP2008171992A (ja) 半導体部品の実装方法
CN104363698B (zh) 线路板的列引脚封装结构及封装设计方法和线路板
KR100665288B1 (ko) 플립칩 패키지 제조방법
KR101097812B1 (ko) 파인 피치 구조를 갖는 인쇄회로기판 및 이의 제조 방법
CN100362640C (zh) 防止半导体组件引脚焊接短路的方法
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
KR20120078817A (ko) 플립 칩 패키지 및 그의 제조 방법
CN218677122U (zh) 封装体
KR101476772B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
CN215345233U (zh) 一种用于插件光纤物料的pcb焊盘封装
CN219321343U (zh) 一种芯片的焊盘结构、芯片及电子设备
CN219718606U (zh) 一种pcb板及其电子产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230914

Address after: 523863 No. 1, Weiwo Road, Chang'an Town, Dongguan City, Guangdong Province

Patentee after: VIVO MOBILE COMMUNICATION Co.,Ltd.

Address before: No.58 Meijia Road, Chongqing Economic Development Zone, 401122

Patentee before: Vivo mobile communication (Chongqing) Co.,Ltd.