CN111313875B - 低温发送器 - Google Patents

低温发送器 Download PDF

Info

Publication number
CN111313875B
CN111313875B CN201911133891.7A CN201911133891A CN111313875B CN 111313875 B CN111313875 B CN 111313875B CN 201911133891 A CN201911133891 A CN 201911133891A CN 111313875 B CN111313875 B CN 111313875B
Authority
CN
China
Prior art keywords
voltage supply
data output
supply node
during
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911133891.7A
Other languages
English (en)
Other versions
CN111313875A (zh
Inventor
郭康燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111313875A publication Critical patent/CN111313875A/zh
Application granted granted Critical
Publication of CN111313875B publication Critical patent/CN111313875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/84—Switching means for devices switchable between superconducting and normal states
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/30—Devices switchable between superconducting and normal states
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

提供一种低温发送器。一种半导体器件，包括：发送电路，其耦接在第一电压供电节点和第二电压供电节点之间，并且适用于在数据输出使能时段期间将与数据值相对应的输出数据信号输出至输出端子；以及开关电路，其耦接在第一电压供电节点与第二电压供电节点之间，并且适用于在数据输出禁止时段期间提供在第一电压供电节点与第二电压供电节点之间的电流路径。

Description

低温发送器
相关申请的交叉引用
本申请要求2018年12月12日提交的申请号为10-2018-0159843的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
各种实施例涉及半导体设计技术，并且更具体地，涉及低温发送器。
背景技术
相关技术(即，美国专利公开号US 2017-0324019)包括使用约瑟夫森结(Josephson junction)的发送器。根据此相关技术的发送器通过利用Josephson结的磁滞特性而在低温环境中有效地发送信号。
然而，根据此相关技术的发送器具有以下问题。
在根据此相关技术的发送器中，改变供应至发送器的供电电压以调节在Josephson结中流动的电流。通常，为了稳定供电电压的电平，将去耦电容器耦接到电压供电端子。因此，当改变供电电压的电平时，由于阻容(RC)式延迟而需要大量的时间，并且由于去耦电容器的充电/放电操作而需要大量的功耗。
发明内容
本发明的各种实施例针对一种半导体器件，其包括低功率和高速低温发送器的。
根据一实施例，一种半导体器件包括：发送电路，其耦接在第一电压供电节点与第二电压供电节点之间，并且适用于在数据输出使能时段期间向输出端子输出与数据值相对应的输出数据信号；以及开关电路，其耦接在第一电压供电节点与第二电压供电节点之间，并且适用于在数据输出禁止时段期间提供在第一电压供电节点与第二电压供电节点之间的电流路径。
开关电路可以在数据输出使能时段期间将第一电压供电节点与第二电压供电节点电分离，而在数据输出禁止时段期间将第一电压供电节点电耦接至第二电压供电节点。
半导体器件还可以包括：第一可变电阻元件，其耦接在第一电压供电端子与第一电压供电节点之间；以及第二可变电阻元件，其耦接在第二电压供电端子与第二电压供电节点之间。
第一电压供电端子可以在数据输出使能时段和数据输出禁止时段期间供应具有恒定电压电平的高电压，并且第二电压供电端子可以在数据输出使能时段和数据输出禁止时段期间供应具有恒定电压电平的低电压，其中第一可变电阻元件和第二可变电阻元件中的至少一个可以在数据输出使能时段期间具有第一电阻值，而在数据输出禁止时段期间具有比第一电阻值大的第二电阻值。
发送电路可以包括：第一电流路径，其耦接在第一电压供电节点与第二电压供电节点之间；以及第二电流路径，其耦接在第一电压供电节点与第二电压供电节点之间。
在数据输出禁止时段期间，电流路径的电阻值可以比第一电流路径的电阻值和反映在第二电流路径中的电阻值小。
第一电流路径可以包括串联耦接在第一电压供电节点与第二电压供电节点之间的第一Josephson结和第一电阻元件，并且与数据值相对应的输入脉冲信号可以经由在第一Josephson结与第一电阻元件之间的输入节点被输入。
第二电流路径可包括串联耦接在第一电压供电节点与第二电压供电节点之间的第二Josephson结和第二电阻元件，并且其中该输出数据信号经由在第二Josephson结与第二电阻元件之间的输出节点被输出。
在第一电压供电节点与第二电压供电节点之间的电流路径可以被提供成将输出端子的电平提高以被稳定到复位电平。
半导体器件还可以包括：互补发送电路，其耦接在第三电压供电节点与第四电压供电节点之间，并且适用于在数据输出使能时段期间向输出端子输出与数据值相对应的互补输出数据信号；互补开关电路，其耦接在第三电压供电节点与第四电压供电节点之间，并且适用于在数据输出禁止时段期间提供在第三电压供电节点与第四电压供电节点之间的电流路径。
根据一实施例，一种发送器，包括：发送电路，其被配置为在数据输出使能时段期间，根据数据值而以超导状态或电压状态将输出数据信号输出至输出端子；以及可变电阻元件，其耦接到发送电路的第一电压供电端子和第二电压供电端子中的至少一个，并且被配置为：在数据输出使能时段期间具有第一电阻值，以允许至少一个具有恒定电压电平的供电电压被供应至发送电路，以及在数据输出禁止时段期间具有第二电阻值，以阻止向发送电路供应供电电压。
发送电路可以包括：第一电流路径，其包括串联耦接的第一Josephson结和第一电阻元件；以及第二电流路径，其包括串联耦接的第二Josephson结和第二电阻元件。
可变电阻元件可以包括：MOS晶体管，其被配置为响应于输出控制信号而被控制，所述输出控制信号在数据输出使能时段期间被激活，而在数据输出禁止时段期间被去激活。
根据一实施例，一种发送器，包括：发送电路，其被配置为：在数据输出使能时段期间，根据数据值而以超导状态或电压状态将输出数据信号输出至输出端子；以及可变电阻元件，其耦接到第一电压供电端子和第二电压供电端子中的至少一个，并且被配置为：在数据输出使能时段期间具有第一电阻值，以允许至少一个具有恒定电压电平的供电电压被供应至发送电路，以及在数据输出禁止期间具有第二电阻值，以阻止向发送电路供应供电电压；以及开关电路，其被配置为选择性地在数据输出禁止时段期间提供在发送电路两端之间的附加电流路径。
发送电路可以包括：第一电流路径，其包括串联耦接的第一Josephson结和第一电阻元件；以及第二电流路径，其包括串联耦接的第二Josephson结和第二电阻元件。
可变电阻元件可以包括：MOS晶体管，其被配置为响应于输出控制信号而被控制，所述输出控制信号在数据输出使能时段期间被激活，而在数据输出禁止时段期间被去激活。
开关电路可以包括：MOS晶体管，其被配置为响应于开关控制信号而被控制，所述开关控制信号在数据输出禁止时段期间被激活，而在数据输出使能时段期间被去激活。
附图说明
图1是示出根据本发明的一实施例的半导体器件的框图。
图2是图1所示的发送器的详图。
图3和图4是用于描述图1所示的半导体器件的操作的示例的时序图。
图5是用于描述图1中所示的半导体器件的操作的另一个示例的时序图。
图6是用于描述图1所示的半导体器件的操作的又一示例的时序图。
具体实施方式
下面参考附图更详细地描述本发明的各种实施例。然而，本发明可以以不同的形式来实施，而不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例是为了使本公开透彻和完整，并将本发明的范围充分传达给本领域技术人员。
贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记指代相同的部分。
注意，提及“一实施例”、或“另一实施例”等不必然意味着仅一实施例，并且对任何这样的短语的各种引用不必然指相同的实施例。
将理解，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，以下描述的第一元件也可以被称为第二元件或第三元件，而不脱离本发明的精神和范围。
还将理解的是，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和“包含有”指明存在所述元件，而不排除一个或更多个其他元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目的任意组合和全部组合。
如本文所使用的，单数形式也可以包括复数形式，反之亦然，除非上下文另外明确指出。在本申请和所附权利要求中使用的冠词“一”通常应解释为“一个或更多个”，除非另外说明、或者从上下文中可以明显看出是单数形式。
图1是示出根据本发明的一实施例的半导体器件的框图。
参考图1，半导体器件可以包括发送器100和控制器200。
发送器100可以通过第一焊盘TX+和第二焊盘TX-(即，输出端子)将与输入脉冲信号/TXD相对应的差分输出数据信号DOUT和DOUTB输出到外部设备(例如，保温域设备(warmer domain device)；未示出)。例如，响应于第一输出控制信号/VBP和第二输出控制信号VBN以及开关控制信号VEQ，发送器100可以输出与在比特位间隔AA之内的1比特位数据相对应的差分输出数据信号DOUT和DOUTB。此时，发送器100可以在比特位间隔AA的数据输出使能时段BB期间产生与输入脉冲信号/TXD相对应的差分输出数据信号DOUT和DOUTB。在数据输出使能时段BB期间，差分输出数据信号DOUT和DOUTB可以具有反相电平。在数据输出禁止时段CC期间，差分输出数据信号DOUT和DOUTB可以具有复位电平。
输入脉冲信号/TXD可以指示要发送的数据信号的值(即，数据值)。例如，当数据值为“0”时，输入脉冲信号/TXD在数据输出使能时段BB期间保持低电压电平(例如，接地电压GND电平)。另一方面，当数据值为“1”时，输入脉冲信号/TXD在数据输出使能时段BB内短时间脉跳。
控制器200可以基于发送使能信号RD_EN来产生第一输出控制信号/VBP和第二输出控制信号VBN以及开关控制信号VEQ。第一输出控制信号/VBP和第二输出控制信号VBN可以在数据输出使能时段BB期间被激活，而在数据输出禁止时段CC期间被去激活。可选地，第一输出控制信号/VBP可以在数据输出使能时段BB期间被激活，而在数据输出禁止时段CC期间被去激活，并且第二输出控制信号VBN可以在数据输出使能时段BB和数据输出禁止时段CC期间被去激活。可选地，第一输出控制信号/VBP可以在数据输出使能时段BB和数据输出禁止时段CC期间被去激活，并且第二输出控制信号VBN可以在数据输出使能时段BB期间被激活，而在数据输出禁止时段CC期间被去激活。
比特位间隔AA可以是用于发送1比特位数据信号所需的时间。比特位间隔AA可以包括数据输出使能时段BB和数据输出禁止时段CC。数据输出使能时段BB可以包括接收器(未示出)接收1比特位数据信号所需的最小时间量，即，接收窗口。数据输出禁止时段CC可以包括将Josephson结复位所需的时间，这将在下面描述。数据输出时段BB和数据非输出时段CC可以彼此连续。当连续出现多个比特位间隔AA时，数据输出使能时段BB和数据输出禁止时段CC可以重复出现(参考图3)。
图2是图1所示的发送器100的电路图。
参考图2，发送器100可以包括第一可变电阻元件RS1、第二可变电阻元件RS2、第一发送电路TC1、第一开关电路SW1、第三可变电阻元件RS3、第四可变电阻元件RS4、第二发送电路TC2以及第二开关电路SW2。第二发送电路TC2是第一发送电路TC1的互补发送电路。
第一可变电阻元件RS1可以耦接在高电压+Vs供电端子与第一高电压供电节点HN1之间。第一可变电阻元件RS1可以用作头电流源(header current source)(即，拉出电流源)。例如，第一可变电阻元件RS1可以包括第一PMOS晶体管。响应于第一输出控制信号/VBP，第一可变电阻元件RS1可以在数据输出使能时段BB期间具有第一电阻值，而在数据输出禁止时段CC期间可以具有比第一电阻值大的第二电阻值。例如，响应于第一输出控制信号/VBP，第一PMOS晶体管可以在数据输出使能时段BB期间被导通，而在数据输出禁止时段CC期间被关断。响应于第一输出控制信号/VBP，第一可变电阻元件RS1可以在数据输出使能时段BB和数据输出禁止时段CC期间具有第一电阻值。例如，响应于第一输出控制信号/VBP，第一PMOS晶体管可以在数据输出使能时段BB和数据输出禁止时段CC期间被导通。
第二可变电阻元件RS2可以耦接在低电压-Vs供电端子与第一低电压供电节点LN1之间。第二可变电阻元件RS2可以用作尾电流源(即，吸收电流源(sinking source))。例如，第二可变电阻元件RS2可以包括第一NMOS晶体管。响应于第二输出控制信号VBN，第二可变电阻元件RS2可以在数据输出使能时段BB期间具有第一电阻值，而在数据输出禁止时段CC期间具有第二电阻值。例如，响应于第二输出控制信号VBN，第一NMOS晶体管可以在数据输出使能时段BB期间被导通，而在数据输出禁止时段CC期间被关断。可选地，响应于第二输出控制信号VBN，第二可变电阻元件RS2可以在数据输出使能时段BB和数据输出禁止时段CC期间具有第一电阻值。例如，响应于第二输出控制信号VBN，第一NMOS晶体管可以在数据输出使能时段BB和数据输出禁止时段CC期间被导通。
在数据输出使能时段BB和数据输出禁止时段CC期间，高电压+Vs供电端子可以供应具有恒定电压电平的高电压(例如，正电压)。低电压-Vs供电端子可以在数据输出使能时段BB和数据输出禁止时段CC期间供应具有恒定电压电平的低电压(例如，负电压)。
第一发送电路TC1可以耦接在第一高电压供电节点HN1与第一低电压供电节点LN1之间。在数据输出使能时段BB期间，第一发送电路TC1可以产生与输入脉冲信号/TXD相对应的差分输出数据信号DOUT和DOUTB中的输出数据取反信号(即，互补输出数据信号)DOUTB。第一发送电路TC1可以包括第一输入电流路径和第一输出电流路径。
第一输入电流路径可以耦接在第一高电压供电节点HN1与第一低电压供电节点LN1之间。第一输入电流路径可以包括第一Josephson结JJ1和第一电阻元件RR1。第一Josephson结JJ1可以串联耦接在第一高电压供电节点HN1与第一输入节点IN1之间。第一输入节点IN1可以是输入脉冲信号/TXD被输入的节点。第三电阻元件RR3可以耦接在第一输入节点IN1与接地电压端子GND之间。第一电阻元件RR1可以耦接在第一输入节点IN1与第一低电压供电节点LN1之间。
作为参考，Josephson结可以根据流过其的电流的幅值而具有超导状态(状态X)或电压状态(状态Y)。超导状态(状态X)是指在等于或小于阈值的电流流过Josephson结时Josephson结的电阻值实质为“零”的状态，而电压状态(状态Y)是指在大于阈值的电流流过Josephson结时Josephson结的电阻值为“非零”的状态。
第一输出电流路径可以耦接在第一高电压供电节点HN1与第一低电压供电节点LN1之间。第一输出电流路径可以包括第二电阻元件RR2和第二Josephson结JJ2。第二电阻元件RR2可以耦接在第一高电压供电节点HN1与第一输出节点ON1之间。第一输出节点ON1可以是输出数据取反信号DOUTB通过此处被输出的节点。第二Josephson结JJ2可以串联耦接在第一输出节点ON1与第一低电压供电节点LN1之间。
第一开关电路SW1可以耦接在第一高电压供电节点HN1与第一低电压供电节点LN1之间。在数据输出使能时段BB期间，第一开关电路SW1可以不提供第一附加电流路径，但在数据输出禁止时段CC期间，第一开关电路SW1可以提供在第一高电压供电节点HN1与第一低电压供电节点LN1之间的第一附加电流路径。例如，第一开关电路SW1可以包括第一开关元件(例如，NMOS晶体管)。响应于开关控制信号VEQ，第一开关元件可以在数据输出使能时段BB期间将第一高电压供电节点HN1与第一低电压供电节点LN1电分离，而在数据输出禁止时段CC期间将第一高电压供电节点HN1电耦接至第一低电压供电节点LN1。
所期望地，第一附加电流路径的电阻值可以被设计为小于第一输入电流路径的电阻值和第一输出电流路径的电阻值，特别是在数据输出禁止时段CC期间。
第三可变电阻元件RS3可以耦接在高电压+Vs供电端子与第二高电压供电节点HN2之间。第三可变电阻元件RS3可以用作头电流源。例如，第三可变电阻元件RS3可以包括第二PMOS晶体管。响应于第一输出控制信号/VBP，第三可变电阻元件RS3可以在数据输出使能时段BB期间具有第一电阻值，而在数据输出禁止时段CC期间具有第二电阻值。例如，响应于第一输出控制信号/VBP，第二PMOS晶体管可以在数据输出使能时段BB期间被导通，而在数据输出禁止时段CC期间被关断。可选地，响应于第一输出控制信号/VBP，第三可变电阻元件RS3可以在数据输出使能时段BB和数据输出禁止时段CC期间具有第一电阻值。例如，响应于第一输出控制信号/VBP，第二PMOS晶体管可以在数据输出使能时段BB和数据输出禁止时段CC期间被导通。
第四可变电阻元件RS4可以耦接在低电压-Vs供电端子与第二低电压供电节点LN2之间。第四可变电阻元件RS4可以用作尾电流源。例如，第四可变电阻元件RS4可以包括第二NMOS晶体管。响应于第二输出控制信号VBN，第四可变电阻元件RS4可以在数据输出使能时段BB期间具有第一电阻值，而在数据输出禁止时段CC期间具有第二电阻值。例如，响应于第二输出控制信号VBN，第二NMOS晶体管可以在数据输出使能时段BB期间被导通，而在数据输出禁止时段CC期间被关断。可选地，响应于第二输出控制信号VBN，第四可变电阻元件RS4可以在数据输出使能时段BB和数据输出禁止时段CC期间具有第一电阻值。例如，响应于第二输出控制信号VBN，第二NMOS晶体管可以在数据输出使能时段BB和数据输出禁止时段CC期间被导通。
第二发送电路TC2可以耦接在第二高电压供电节点HN2与第二低电压供电节点LN2之间。在数据输出使能时段BB期间，第二发送电路TC2可以产生与输入脉冲信号/TXD相对应的差分输出数据信号DOUT和DOUTB中的输出数据信号DOUT。第二发送电路TC2可以包括第二输入电流路径和第二输出电流路径。
第二输入电流路径可以耦接在第二高电压供电节点HN2与第二低电压供电节点LN2之间。第二输入电流路径可以包括第三Josephson结JJ3和第四电阻元件RR4。第三Josephson结JJ3可以串联耦接在第二高电压供电节点HN2与第二输入节点IN2之间。第二输入节点IN2可以是输入脉冲信号/TXD被输入的节点。第六电阻元件RR6可以耦接在第二输入节点IN2与接地电压端子GND之间。第四电阻元件RR4可以耦接在第二输入节点IN2与第二低电压供电节点LN2之间。第二输出电流路径可以耦接在第二高电压供电节点HN2与第二低电压供电节点LN2之间。第二输出电流路径可以包括第四Josephson结JJ4和第五电阻元件RR5。第四Josephson结JJ4可以串联耦接在第二高电压供电节点HN2与第二输出节点ON2之间。第二输出节点ON2可以是输出数据信号DOUT通过此处被输出的节点。第五电阻元件RR5可以耦接在第二输出节点ON2与第二低电压供电节点LN2之间。例如，电阻元件RR1、RR2、RR3、RR4、RR5和RR6中的每个可以用电阻器来实现。
第二开关电路SW2可以耦接在第二高电压供电节点HN2与第二低电压供电节点LN2之间。第二开关电路SW2可以在数据输出使能时段BB期间不提供在第二高电压供电节点HN2与第二低电压供电节点LN2之间的第二附加电流路径，但在数据输出禁止时段CC期间提供在第二高电压供电节点HN2与第二低电压供电节点LN2之间的第二附加电流路径。例如，第二开关电路SW2可以包括第二开关元件(例如，NMOS晶体管)。响应于开关控制信号VEQ，第二开关元件可以在数据输出使能时段BB期间将第二高电压供电节点HN2与第二低电压供电节点LN2电分离，而在数据输出禁止时段CC期间将第二高电压供电节点HN2电耦接至第二低电压供电节点LN2。
所期望地，第二附加电流路径的电阻值可以被设计为小于第二输入电流路径的电阻值和第二输出电流路径的电阻值，特别是在数据输出禁止时段CC期间。
在下文中，将参考图3至图6描述具有上述结构的半导体器件的操作。
图3是用于描述根据本实施例的半导体器件的操作的示例的时序图。
参考图3，可以在以恒定电平供应高电压+Vs和低电压-Vs的状态下执行发送操作。
控制器200可以基于发送使能信号RD_EN而根据比特位间隔AA来产生第一输出控制信号/VBP和第二输出控制信号VBN以及开关控制信号VEQ。例如，第一输出控制信号/VBP和第二输出控制信号VBN可以在数据输出使能时段BB期间被激活，而在数据输出禁止时段CC期间被去激活。相反，开关控制信号VEQ可以在数据输出使能时段BB期间被去激活，而在数据输出禁止时段CC期间被激活。第一输出控制信号/VBP可以在第一电压GND+α与高电压+Vs之间摆动。在第一电压GND+α中，可以考虑第一可变电阻元件RS1的阈值电压和第三可变电阻元件RS3的阈值电压来设置“α”。第二输出控制信号VBN可以在低电压-Vs与第二电压GND-α之间摆动。在第二电压GND-α中，可以考虑第二可变电阻元件RS2的阈值电压和第四可变电阻元件RS4的阈值电压来设置“α”。开关控制信号VEQ可以在低电压-Vs与高电压+Vs之间摆动。
当输入脉冲信号/TXD在数据输出使能时段BB期间(具体地，在数据输出使能时段BB的SFQ间隔1期间)保持恒定电平时，发送器100可以确定要发送的数据信号的数据值为“1”，而在数据输出使能时段BB期间(具体地，在数据输出使能时段BB的TX间隔期间)经由第一焊盘TX+和第二焊盘TX-输出与数据值“1”相对应的差分输出数据信号DOUT和DOUTB。例如，发送器100中包括的第一Josephson结JJ1至第四Josephson结JJ4可以在数据输出使能时段BB期间具有超导状态(状态X)，从而产生与输出数据值“1”相对应的差分输出数据信号DOUT和DOUTB。
当输入脉冲信号/TXD在数据输出使能时段BB期间(具体地，在数据输出使能时段BB的SFQ间隔0期间)脉跳时，发送器100可以确定要发送的数据信号的数据值为“0”，并且在数据输出使能时段BB期间(具体地，在数据输出使能时段BB的TX间隔期间)经由第一焊盘TX+和第二焊盘TX-输出与数据值“0”相对应的差分输出数据信号DOUT和DOUTB。例如，发送器100中包括的第一Josephson结JJ1至第四Josephson结JJ4可以在数据输出使能时段BB期间具有电压状态(状态Y)，从而产生与数据值“0”相对应的差分输出数据信号DOUT和DOUTB。在附图中，“+VSFQ”表示输入脉冲信号/TXD的脉冲的幅值；“+VH”和“-VL”表示与数据值“1”和“0”相对应的输出数据信号DOUT的幅值；以及“+VS,MAX”和“-VS,MAX”表示高电压+Vs和低电压-Vs的最大电平。
另一方面，在第一发送电路TC1和第二发送电路TC2中包括的第一Josephson结JJ1至第四Josephson结JJ4可以在数据输出禁止时段CC期间被复位为超导状态(状态X)。例如，在数据输出禁止时段CC期间，当第一可变电阻元件RS1和第二可变电阻元件RS2被关断时，等于或小于阈值的电流流过第一输入电流路径和第一输出电流路径。类似地，在数据输出禁止时段CC期间，当第三可变电阻元件RS3和第四可变电阻元件RS4被关断时，等于或小于阈值的电流流过第二输入电流路径和第二输出电流路径。因此，第一Josephson结JJ1至第四Josephson结JJ4可以被复位为超导状态(状态X)。更准确地，当第一Josephson结JJ1至第四Josephson结JJ4在数据输出使能时段BB期间处于超导状态(状态X)时，它们可以在数据输出禁止时段CC期间保持超导状态(状态X)。另一方面，当第一Josephson结JJ1至第四Josephson结JJ4在数据输出使能时段BB期间处于电压状态(状态Y)时，它们可以在数据输出禁止时段CC期间被复位为超导状态(状态X)。因此，在数据输出禁止时段CC期间，第一发送电路TC1和第二发送电路TC2可以产生在复位电平(例如，接地电压GND)的差分输出数据信号DOUT和DOUTB。
在数据输出禁止时段CC期间，第一开关电路SW1和第二开关电路SW2给第一发送电路TC1和第二发送电路TC2分别提供第一附加电流路径和第二附加电流路径，从而提高了第一发送电路TC1和第二发送电路TC2的复位操作的速度。换言之，当第一发送电路TC1和第二发送电路TC2在数据输出禁止时段CC期间产生具有复位电平的差分输出数据信号DOUT和DOUTB时，第一附加电流路径和第二附加电流路径分别被额外地提供给第一发送电路TC1和第二发送电路TC2，从而将差分输出数据信号DOUT和DOUTB的电压电平迅速地稳定到复位电平。将参考图4更详细地描述该过程。
图4是用于另外描述图3中的半导体器件的操作的时序图。即，图3是理想的时序图，而图4是实际的时序图。
图4示出了在数据输出禁止时段CC期间，差分输出数据信号DOUT和DOUTB的电压电平被迅速地稳定到复位电平。其详细描述如下。
在数据输出禁止时段CC期间，第一开关电路SW1可以提供在第一发送电路TC1的第一高电压供电节点HN1与第一低电压供电节点LN1之间的第一附加电流路径，并且第二开关电路SW2可以提供在第二发送电路TC2的第二高电压供电节点HN2与第二低电压供电节点LN2之间的第二附加电流路径。尽管在数据输出禁止时段CC期间第一高电压供电节点HN1和第一低电压供电节点LN1分别与高电压+Vs供电端子和低电压-Vs供电端子电分离，但是第一高电压供电节点HN1可以通过其寄生电容器维持高电压+Vs电平，并且第一低电压供电节点LN1可以通过其寄生电容器维持低电压-Vs电平。因此，随着经由第一附加电流路径而在第一高电压供电节点HN1与第一低电压供电节点LN1之间发生电荷共享，第一高电压供电节点HN1和第一低电压供电节点LN1可以被迅速地稳定到高电压+Vs电平与低电压-Vs电平之间的半路电平(即，复位电平)。类似地，尽管在数据输出禁止时段CC期间第二高电压供电节点HN2和第二低电压供电节点LN2分别与高电压+Vs供电端子和低电压-Vs供电端子电分离，但是第二高电压供电节点HN2可以通过其寄生电容器维持高电压+Vs电平，并且第二低电压供电节点LN2可以通过其寄生电容器维持低电压-Vs电平。因此，随着经由第二附加电流路径而在第二高电压供电节点HN2与第二低电压供电节点LN2之间发生电荷共享，第二高电压供电节点HN2和第二低电压供电节点LN2可以被迅速地稳定到高电平+Vs电平与低电压-Vs电平之间的半路电平(即，复位电平)。
因此，可以减小数据输出禁止时段CC和比特位间隔AA。
图5和图6是用于描述图1中所示的半导体器件的操作的另一个示例的时序图。图5和图6的特征在于，与图3相比，在每个时段中发送器100中包括的第一可变电阻元件RS1和第三可变电阻元件RS3的组与第二可变电阻元件RS2和第四可变电阻元件RS4的组之间仅仅任意一组元件被控制。
换言之，在图5中，根据每个时段可变地控制第一可变电阻元件RS1和第三可变电阻元件RS3，而与每个时段无关地一致地控制第二可变电阻元件RS2和第四可变电阻元件RS4。因此，第一可变电阻元件RS1和第三可变电阻元件RS3可以在数据输出使能时段BB期间具有第一电阻值，而在数据输出禁止时段CC期间具有比第一电阻值大的第二电阻值。第二可变电阻元件RS2和第四可变电阻元件RS4可以在数据输出使能时段BB和数据输出禁止时段CC期间具有第一电阻值。相反，在图6中，与每个时段无关地一致地控制第一可变电阻元件RS1和第三可变电阻元件RS3，而根据每个时段可变地控制第二可变电阻元件RS2和第四可变电阻元件RS4。因此，第一可变电阻元件RS1和第三可变电阻元件RS3可以在数据输出使能时段BB和数据输出禁止时段CC期间具有第一电阻值。第二可变电阻元件RS2和第四可变电阻元件RS4可以在数据输出使能时段BB期间具有第一电阻值，而在数据输出禁止时段CC期间具有第二电阻值。
由于图5和图6的操作与图3几乎类似，省略其详细说明。然而，在图5中，第二输出控制信号VBN可以在数据输出使能时段BB和数据输出禁止时段CC期间被连续地激活。因此，在数据输出禁止时段CC期间，差分输出数据信号DOUT和DOUTB可以具有与低电压-Vs电平相对应的复位电平。在图6中，第一输出控制信号/VBP可以在数据输出使能时段BB和数据输出禁止时段CC期间被连续地激活。因此，在数据输出禁止时段CC期间，差分输出数据信号DOUT和DOUTB可以具有与高电压+Vs电平相对应的复位电平。
即使当如图5和图6所示的那样控制可变电阻元件时，在数据输出禁止时段CC期间，第一开关电路SW1和第二开关电路SW2也分别向第一发送电路TC1和第二发送电路TC2提供第一附加电流路径和第二附加电流路径，从而提高了第一发送电路TC1和第二发送电路TC2的复位操作的速度。换言之，当第一发送电路TC1和第二发送电路TC2在数据输出禁止时段CC期间产生具有复位电平的差分输出数据信号DOUT和DOUTB时，第一附加电流路径和第二附加电流路径分别被额外地提供给第一发送电路TC1和第二发送电路TC2，使得差分输出数据信号DOUT和DOUTB的电压电平可以被迅速地稳定到复位电平。
因此，可以减小数据输出禁止时段CC和比特位间隔AA。
根据实施例，半导体器件可以通过减小比特位间隔来使传送操作所需的时间或时段最小化，并且当调节电流的幅值时，可以通过在恒定地维持电压电平的情况下改变电阻值来使功耗最小化。
从以上描述显而易见的是，根据实施例的半导体器件可以低功率和高速度发送信号。
尽管已经关于特定实施例示出和描述了本发明，但是所公开的实施例并非旨在是限制性的。此外，应注意，如本领域技术人员根据本公开将认识到的那样，在不脱离本发明的精神和/或范围的情况下，可以通过替代、改变和修改以各种方式来实现本发明。本发明旨在涵盖落入所附权利要求的范围内的所有这样的替代、改变和修改。例如，尽管将发送器描述为差分类型，但是本发明可以应用于单端发送器。

Claims (17)

1.一种半导体器件，包括：
发送电路，其耦接在第一电压供电节点与第二电压供电节点之间，并且适用于在数据输出使能时段期间对应于数据值而以超导状态或电压状态向输出端子输出输出数据信号；以及
开关电路，其耦接在所述第一电压供电节点与所述第二电压供电节点之间，并且适用于在数据输出禁止时段期间提供在所述第一电压供电节点与所述第二电压供电节点之间的电流路径，其中，所述开关电路在所述数据输出使能时段期间不提供在所述第一电压供电节点与所述第二电压供电节点之间的所述电流路径。
2.根据权利要求1所述的半导体器件，其中，所述开关电路在所述数据输出使能时段期间将所述第一电压供电节点与所述第二电压供电节点电分离，而在所述数据输出禁止时段期间将所述第一电压供电节点电耦接至所述第二电压供电节点。
3.根据权利要求1所述的半导体器件，还包括：
第一可变电阻元件，其耦接在第一电压供电端子与所述第一电压供电节点之间；以及
第二可变电阻元件，其耦接在第二电压供电端子与所述第二电压供电节点之间。
4.根据权利要求3所述的半导体器件，
其中，所述第一电压供电端子在所述数据输出使能时段和所述数据输出禁止时段期间供应具有恒定电压电平的高电压，
其中，所述第二电压供电端子在所述数据输出使能时段和所述数据输出禁止时段期间供应具有恒定电压电平的低电压，
其中，在所述第一可变电阻元件和所述第二可变电阻元件中的至少一个在所述数据输出使能时段期间具有第一电阻值，而在所述数据输出禁止时段期间具有比所述第一电阻值大的第二电阻值。
5.根据权利要求1所述的半导体器件，其中，所述发送电路包括：
第一电流路径，其耦接在所述第一电压供电节点与所述第二电压供电节点之间；以及
第二电流路径，其耦接在所述第一电压供电节点与所述第二电压供电节点之间。
6.根据权利要求5所述的半导体器件，其中，在所述数据输出禁止时段期间，所述开关电路所提供的电流路径的电阻值小于所述第一电流路径的电阻值和所述第二电流路径的电阻值。
7.根据权利要求5所述的半导体器件，其中，所述第一电流路径包括串联耦接在所述第一电压供电节点与所述第二电压供电节点之间的第一Josephson结和第一电阻元件，以及
其中，与所述数据值相对应的输入脉冲信号经由在所述第一Josephson结与所述第一电阻元件之间的输入节点被输入。
8.根据权利要求5所述的半导体器件，其中，所述第二电流路径包括串联耦接在所述第一电压供电节点与所述第二电压供电节点之间的第二Josephson结和第二电阻元件，以及
其中，所述输出数据信号经由在所述第二Josephson结与所述第二电阻元件之间的输出节点被输出。
9.根据权利要求1所述的半导体器件，其中，在所述第一电压供电节点与所述第二电压供电节点之间的所述电流路径被提供成使所述输出端子的电平提高以被稳定到复位水平。
10.根据权利要求1所述的半导体器件，其中，还包括：
互补发送电路，其耦接在第三电压供电节点与第四电压供电节点之间，并且适用于在所述数据输出使能时段期间向所述输出端子输出与所述数据值相对应的互补输出数据信号；以及
互补开关电路，其耦接在所述第三电压供电节点与所述第四电压供电节点之间，并且适用于在数据输出禁止时段期间提供在所述第三电压供电节点与所述第四电压供电节点之间的电流路径。
11.一种发送器，包括：
发送电路，其被配置为：在数据输出使能时段期间，根据数据值而以超导状态或电压状态向输出端子输出输出数据信号；以及
可变电阻元件，其耦接到所述发送电路的第一电压供电端子和第二电压供电端子中的至少一个，并且被配置为：在所述数据输出使能时段期间具有第一电阻值，以允许至少一个具有恒定电压电平的供电电压被供应至所述发送电路，以及在数据输出禁止时段期间具有第二电阻值，以阻止向所述发送电路供应所述供电电压。
12.根据权利要求11所述的发送器，其中，所述发送电路包括：
第一电流路径，其包括串联耦接的第一Josephson结和第一电阻元件；以及
第二电流路径，其包括串联耦接的第二Josephson结和第二电阻元件。
13.根据权利要求11所述的发送器，其中，所述可变电阻元件包括：
MOS晶体管，其被配置为响应于输出控制信号而被控制，所述输出控制信号在所述数据输出使能时段期间被激活，而在所述数据输出禁止时段期间被去激活。
14.一种发送器，包括：
发送电路，其被配置为：在数据输出使能时段期间，根据数据值而以超导状态或电压状态向输出端子输出输出数据信号；
可变电阻元件，其耦接到第一电压供电端子和第二电压供电端子中的至少一个，并且被配置为：在所述数据输出使能时段期间具有第一电阻值，以允许至少一个具有恒定电压电平的供电电压被供应至所述发送电路，以及在数据输出禁止时段期间具有第二电阻值，以阻止向所述发送电路供应所述供电电压；以及
开关电路，其被配置为选择性地在所述数据输出禁止时段期间提供在所述发送电路两端之间的附加电流路径。
15.根据权利要求14所述的发送器，其中，所述发送电路包括：
第一电流路径，其包括串联耦接的第一Josephson结和第一电阻元件；以及
第二电流路径，其包括串联耦接的第二Josephson结和第二电阻元件。
16.根据权利要求14所述的发送器，其中，所述可变电阻元件包括：
MOS晶体管，其被配置为响应于输出控制信号而被控制，所述输出控制信号在所述数据输出使能时段期间被激活，而在所述数据输出禁止时段期间被去激活。
17.根据权利要求14所述的发送器，其中，所述开关电路包括：
MOS晶体管，其被配置为响应于开关控制信号而被控制，所述开关控制信号在所述数据输出禁止时段期间被激活，而在所述数据输出使能时段期间被去激活。
CN201911133891.7A 2018-12-12 2019-11-19 低温发送器 Active CN111313875B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0159843 2018-12-12
KR1020180159843A KR102617274B1 (ko) 2018-12-12 2018-12-12 반도체 장치

Publications (2)

Publication Number Publication Date
CN111313875A CN111313875A (zh) 2020-06-19
CN111313875B true CN111313875B (zh) 2023-10-20

Family

ID=71073745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911133891.7A Active CN111313875B (zh) 2018-12-12 2019-11-19 低温发送器

Country Status (3)

Country Link
US (1) US10985307B2 (zh)
KR (1) KR102617274B1 (zh)
CN (1) CN111313875B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068818A (ja) * 1998-08-26 2000-03-03 Seiko Instruments Inc 超伝導論理演算回路
US6507234B1 (en) * 2000-11-13 2003-01-14 Trw Inc. Active timing arbitration in superconductor digital circuits
JP2004072219A (ja) * 2002-08-02 2004-03-04 Fujitsu Ltd 超電導分周回路
US9520180B1 (en) * 2014-03-11 2016-12-13 Hypres, Inc. System and method for cryogenic hybrid technology computing and memory
US10177749B2 (en) * 2016-05-04 2019-01-08 Rambus Inc. Differential cryogenic transmitter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4113076B2 (ja) * 2003-08-28 2008-07-02 株式会社日立製作所 超電導半導体集積回路
JP5094515B2 (ja) 2008-04-09 2012-12-12 三菱電機株式会社 ミリ波帯スイッチ
US9537479B2 (en) * 2013-12-16 2017-01-03 Intel Corporation Programmable impedance transmitter for serial communication
KR20170005291A (ko) * 2015-07-02 2017-01-12 삼성전자주식회사 슬루 슬로프를 제어하는 출력 버퍼 회로 및 그것을 포함하는 소스 드라이버 및 그것의 소스 구동 신호 생성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068818A (ja) * 1998-08-26 2000-03-03 Seiko Instruments Inc 超伝導論理演算回路
US6507234B1 (en) * 2000-11-13 2003-01-14 Trw Inc. Active timing arbitration in superconductor digital circuits
JP2004072219A (ja) * 2002-08-02 2004-03-04 Fujitsu Ltd 超電導分周回路
US9520180B1 (en) * 2014-03-11 2016-12-13 Hypres, Inc. System and method for cryogenic hybrid technology computing and memory
US10177749B2 (en) * 2016-05-04 2019-01-08 Rambus Inc. Differential cryogenic transmitter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
R.D. Sandell等.High_data_rate_switch_with_amplifier_chip.《 IEEE Transactions on Applied Superconductivity》.1999,第9卷(第2期),2985-2988. *

Also Published As

Publication number Publication date
KR102617274B1 (ko) 2023-12-26
CN111313875A (zh) 2020-06-19
KR20200072082A (ko) 2020-06-22
US10985307B2 (en) 2021-04-20
US20200194655A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
US7733128B2 (en) Transmitting apparatus
US7595661B2 (en) Low voltage differential signaling drivers including branches with series resistors
TWI452832B (zh) 差動發信發射器及方法
KR100885141B1 (ko) 출력 회로를 구비하는 반도체 집적 회로
US7446558B2 (en) High speed IO buffer
KR102279089B1 (ko) 전압-모드 드라이버에 대한 임피던스 및 스윙 제어
US7564270B1 (en) Differential output driver
US20070124518A1 (en) Transmitter driver circuit in high-speed serial communications system
JP2005217999A (ja) デジタルデータ伝送回路
JP6046522B2 (ja) 半導体装置及び無線通信装置
WO2005109626A1 (en) Dynamic gain compensation and calibration
US8471590B2 (en) Calibrating resistance for integrated circuit
US6320433B1 (en) Output driver
JP2004253859A (ja) 電流ドライバ回路
JP7204383B2 (ja) インタフェース回路及びインタフェース装置
WO2020061077A1 (en) Ethernet line drive
CN111313875B (zh) 低温发送器
CN107919865B (zh) 发射器以及包括其的系统
US7855576B1 (en) Versatile common-mode driver methods and apparatus
JP2009038546A (ja) 電流ドライバ
JP5411001B2 (ja) 送信ドライバ回路
US11481127B2 (en) Cryogenic transmitter and semiconductor memory device including the same
JP2004241930A (ja) 出力回路
JP4143615B2 (ja) オンダイターミネーション回路
KR20140146368A (ko) 입출력 장치 및 이를 포함하는 입출력 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant