CN111312814A - 屏蔽型绝缘栅双极型晶体管结构 - Google Patents

屏蔽型绝缘栅双极型晶体管结构 Download PDF

Info

Publication number
CN111312814A
CN111312814A CN202010120895.8A CN202010120895A CN111312814A CN 111312814 A CN111312814 A CN 111312814A CN 202010120895 A CN202010120895 A CN 202010120895A CN 111312814 A CN111312814 A CN 111312814A
Authority
CN
China
Prior art keywords
type
layer
oxide layer
polycrystalline silicon
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010120895.8A
Other languages
English (en)
Inventor
朱袁正
周锦程
李宗清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi NCE Power Co Ltd
Original Assignee
Wuxi NCE Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi NCE Power Co Ltd filed Critical Wuxi NCE Power Co Ltd
Priority to CN202010120895.8A priority Critical patent/CN111312814A/zh
Publication of CN111312814A publication Critical patent/CN111312814A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种屏蔽型绝缘栅双极型晶体管结构，它的第一、二类沟槽均从N型源区的上表面向下依次穿透N型源区、P型体区与N型积累层，最后进入N型外延层内；在第一类沟槽的上段设有栅氧层，在栅氧层内设有栅极导电多晶硅，在第一类沟槽的下段设有场氧层，在该场氧层内设有第一类屏蔽栅导电多晶硅；在第二类沟槽内设有场氧层，在该场氧层内设有第二类屏蔽栅导电多晶硅；发射极金属通过发射极金属连接柱与N型源区以及P型体区欧姆接触。本发明中，只有第一类沟槽中的上半部分设有栅极导电多晶硅，而且栅氧层与N型积累层的接触面积较小，器件的栅极电容极小，开关损耗较小，栅极电位不容易受到载流子的影响，使得器件的可靠性提升。

Description

屏蔽型绝缘栅双极型晶体管结构
技术领域
本发明涉及一种半导体器件，具体地说是一种屏蔽型绝缘栅双极型晶体管结构。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，简称IGBT）作为绝缘栅控制的双极型器件，其体内的非平衡载流子浓度越高则其电导调制效应越显著，其电流密度越高。为了提高非平衡载流子浓度，通常的做法是在P型体区下方设置一层高浓度N型杂质掺杂的积累层，这种做法增强了漂移区的电导调制效应，减小了正向压降，但是这种方法会明显增加器件的开关损耗，同时非平衡载流子浓度提高后，在IGBT短路过程中，非平衡载流子会影响栅极电位，导致栅极电位出现剧烈震荡，影响了器件的可靠性。
现有的IGBT结构如附图24所示，包括集电极金属，所述集电极金属上依次设置有P型集电极区、N型缓冲层和N型外延层，所述N型外延层的上表面间隔设置有栅极沟槽，所述N型外延层的上表面设有N型积累层，在所述N型积累层的上表面设有P型体区，在所述P型体区的上表面设有N型源区，所述栅极沟槽从N型外延层的上表面依次穿透N型源区、P型体区与N型积累层，最后进入N型外延层内。在所述外延层顶部与沟槽顶部设置有绝缘介质层，在所述绝缘介质层上方设置有发射极金属，所述发射极金属通过两个相邻沟槽之间的通孔与P型体区、N型源区欧姆接触。传统IGBT结构由于栅极沟槽深度较深，使得栅极电容较大，开关损耗增加，并且由于栅极沟槽与N型积累层、N型外延层的接触面积较大，导致栅极电位极容易受到载流子的影响，导致器件可靠性下降。
因此亟需一种新的IGBT元胞结构，以避免载流子存储层对IGBT开关损耗及短路可靠性的不利影响。
发明内容
本发明的目的之一是克服现有技术中存在的不足，提供一种能够降低开关损耗并提升其短路过程可靠性的屏蔽型绝缘栅双极型晶体管结构。
本发明的另一目的是提供一种屏蔽型绝缘栅双极型晶体管结构的制作方法。
按照本发明提供的技术方案，所述屏蔽型绝缘栅双极型晶体管结构，它包括集电极金属、P型集电极区、N型缓冲层、N型外延层、N型积累层、P型体区、第一类沟槽、第二类沟槽、场氧层、第一类屏蔽栅导电多晶硅、第二类屏蔽栅导电多晶硅、栅极导电多晶硅、栅氧层、N型源区、绝缘介质层与发射极金属；
在集电极金属的上表面设有P型集电极区，在P型集电极区的上表面设有N型缓冲层，在N型缓冲层的上表面设有N型外延层，在N型外延层的上表面设有N型积累层，在N型积累层的上表面设有P型体区，在P型体区的上表面设有N型源区，在N型源区的上表面设有绝缘介质层，在绝缘介质层的上表面设有发射极金属；
所述第一类沟槽与第二类沟槽均从N型源区的上表面向下依次穿透N型源区、P型体区与N型积累层，最后进入N型外延层内；
在第一类沟槽的上段设有栅氧层，在栅氧层内设有栅极导电多晶硅，栅极导电多晶硅接栅极电位，栅极导电多晶硅的下端面位于N型积累层的上表面与下表面之间，栅极导电多晶硅的上端面与栅氧层的上端面均与绝缘介质层的下表面相接，在第一类沟槽的下段设有场氧层，在该场氧层内设有第一类屏蔽栅导电多晶硅，第一类屏蔽栅导电多晶硅接源极电位；所述栅极导电多晶硅与N型源区、P型体区、N型积累层之间通过栅氧层隔离；
在第二类沟槽内设有场氧层，在该场氧层内设有第二类屏蔽栅导电多晶硅，第二类屏蔽栅导电多晶硅接源极电位；
所述发射极金属通过发射极金属连接柱与N型源区以及P型体区欧姆接触。
作为优选，位于第一类沟槽内的场氧层整体包裹所述的第一类屏蔽栅导电多晶硅，在第一类屏蔽栅导电多晶硅的上方设有栅极导电多晶硅，第一类屏蔽栅导电多晶硅与栅极导电多晶硅之间被场氧层隔开。
作为优选，位于第一类沟槽内的场氧层部分包裹第一类屏蔽栅导电多晶硅，第一类屏蔽栅导电多晶硅的上端面与绝缘介质层的下表面相接。
作为优选，在第二类沟槽的上段设有栅氧层，在栅氧层内设有栅极导电多晶硅，栅极导电多晶硅接源极电位，栅极导电多晶硅的下端面位于N型积累层的上表面与下表面之间，栅极导电多晶硅的上端面与栅氧层的上端面均与绝缘介质层的下表面相接，在第二类沟槽的下段设有场氧层，在该场氧层内设有第二类屏蔽栅导电多晶硅，第二类屏蔽栅导电多晶硅接源极电位；所述栅极导电多晶硅与N型源区、P型体区、N型积累层之间通过栅氧层隔离。
作为优选，位于第二类沟槽内的场氧层整体包裹所述的第二类屏蔽栅导电多晶硅，在第二类屏蔽栅导电多晶硅的上方设有栅极导电多晶硅，第二类屏蔽栅导电多晶硅与栅极导电多晶硅之间被场氧层隔开。
作为优选，位于第二类沟槽内的场氧层部分包裹所述的第二类屏蔽栅导电多晶硅，该场氧层的上端面与第二类屏蔽栅导电多晶硅的上端面均与绝缘介质层的下表面相接。
作为优选，在相邻的两道第一类沟槽中间至少设置有一道第二类沟槽，在相邻的两道第二类沟槽中间至少设置有一道第一类沟槽。
作为优选，所述N型积累层的电阻率小于N型外延层，N型缓冲层的电阻率小于N型外延层。
作为优选，所述栅极导电多晶硅的下端面位于N型积累层的上表面与下表面之间并靠近N型积累层的上表面位置。
本发明的沟槽中只有第一类沟槽中的上半部分设有栅极导电多晶硅，而且栅氧层与N型积累层的接触面积较小，因此本发明器件的栅极电容极小，开关损耗较小，同时栅极电位不容易受到载流子的影响，使得器件的可靠性提升。
附图说明
图1为实施例1步骤一提供的N型外延层的剖视结构示意图；
图2为实施例1步骤二形成N型积累层的剖视结构示意图；
图3为实施例1步骤三形成第一类沟槽与第二类沟槽的剖视结构示意图；
图4为实施例1步骤四器件表面形成场氧层的剖视结构示意图；
图5 为实施例1步骤五淀积导电多晶硅的剖视结构示意图；
图6为实施例1步骤六刻蚀掉导电多晶硅的剖视结构示意图；
图7 为实施例1步骤七形成第一类屏蔽栅导电多晶硅和第二类屏蔽栅导电多晶硅的剖视结构示意图；
图8为实施例1步骤八淀积绝缘介质的剖视结构示意图；
图9 为实施例1步骤九刻蚀绝缘介质的剖视结构示意图；
图10 为实施例1步骤十选择性刻蚀第一类沟槽内的绝缘介质的剖视结构示意图；
图11为实施例1步骤十一热生长形成栅氧层的剖视结构示意图；
图12为实施例1步骤十二淀积导电多晶硅的剖视结构示意图；
图13为实施例1步骤十三刻蚀掉导电多晶硅的剖视结构示意图；
图14为实施例1步骤十四形成P型体区与N型源区的剖视结构示意图；
图15为实施例1步骤十五淀积绝缘介质层的剖视结构示意图；
图16为实施例1步骤十六形成通孔的剖视结构示意图；
图17为实施例1步骤十七形成发射极金属的剖视结构示意图；
图18为实施例1步骤十八形成P型集电极区与N型缓冲层的剖视结构示意图；
图19为实施例1步骤十九形成集电极金属的剖视结构示意图。
图20为实施例2的剖视结构示意图。
图21为实施例3的剖视结构示意图。
图22为实施例4的剖视结构示意图。
图23为实施例5的剖视结构示意图。
图24为现有IGBT结构的剖视图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
实施例1
一种屏蔽型绝缘栅双极型晶体管结构，如图19所示，它包括集电极金属1、P型集电极区2、N型缓冲层3、N型外延层4、N型积累层5、P型体区6、第一类沟槽7、第二类沟槽8、场氧层9、第一类屏蔽栅导电多晶硅10、第二类屏蔽栅导电多晶硅11、栅极导电多晶硅12、栅氧层13、N型源区14、绝缘介质层15与发射极金属16；
在集电极金属1的上表面设有P型集电极区2，在P型集电极区2的上表面设有N型缓冲层3，在N型缓冲层3的上表面设有N型外延层4，在N型外延层4的上表面设有N型积累层5，在N型积累层5的上表面设有P型体区6，在P型体区6的上表面设有N型源区14，在N型源区14的上表面设有绝缘介质层15，在绝缘介质层15的上表面设有发射极金属16；
所述第一类沟槽7与第二类沟槽8均从N型源区14的上表面向下依次穿透N型源区14、P型体区6与N型积累层5，最后进入N型外延层4内；
在第一类沟槽7的上段设有栅氧层13，在栅氧层13内设有栅极导电多晶硅12，栅极导电多晶硅12接栅极电位，所述栅极导电多晶硅12的下端面位于N型积累层5的上表面与下表面之间并靠近N型积累层5的上表面位置，栅极导电多晶硅12的上端面与栅氧层13的上端面均与绝缘介质层15的下表面相接，在第一类沟槽7的下段设有场氧层9，在该场氧层9内设有第一类屏蔽栅导电多晶硅10，第一类屏蔽栅导电多晶硅10接源极电位；所述栅极导电多晶硅12与N型源区14、P型体区6、N型积累层5之间通过栅氧层13隔离；
所述发射极金属16通过发射极金属连接柱与N型源区14以及P型体区6欧姆接触。
其中，位于第一类沟槽7内的场氧层9整体包裹所述的第一类屏蔽栅导电多晶硅10，在第一类屏蔽栅导电多晶硅10的上方设有栅极导电多晶硅12，第一类屏蔽栅导电多晶硅10与栅极导电多晶硅12之间被场氧层9隔开。
位于第二类沟槽8内的场氧层9部分包裹所述的第二类屏蔽栅导电多晶硅11，第二类屏蔽栅导电多晶硅11接源极电位，该场氧层9的上端面与第二类屏蔽栅导电多晶硅11的上端面均与绝缘介质层15的下表面相接。
在相邻的两道第一类沟槽7中间设置有一道第二类沟槽8，在相邻的两道第二类沟槽8中间设置有一道第一类沟槽7。
所述N型积累层5的电阻率小于N型外延层4，N型缓冲层3的电阻率小于N型外延层4。
实施例1的屏蔽型绝缘栅双极型晶体管结构的制作方法包括以下步骤：
步骤一：提供N型外延层4；
步骤二：在N型外延层4的正面高能注入N型杂质，然后热退火形成N型积累层5；
步骤三：在N型积累层5以及N型外延层4上选择性刻蚀出第一类沟槽7与第二类沟槽8；
步骤四：在N型积累层5的上表面以及第一类沟槽7与第二类沟槽8的表面形成场氧层9；
步骤五：在场氧层9上淀积导电多晶硅；
步骤六：刻蚀掉多余的导电多晶硅，只保留第一类沟槽7与第二类沟槽8内的导电多晶硅，在第二类沟槽8内形成第二类屏蔽栅导电多晶硅11；
步骤七：选择性刻蚀第一类沟槽7内的部分导电多晶硅，形成第一类屏蔽栅导电多晶硅10；
步骤八：在场氧层9的上表面以及第一类沟槽7与第二类沟槽8内淀积绝缘介质；
步骤九：刻蚀掉部分绝缘介质，只保留第一类沟槽7与第二类沟槽8内的绝缘介质；
步骤十：选择性刻蚀第一类沟槽7内的绝缘介质，确保第一类屏蔽栅导电多晶硅10被绝缘介质覆盖；
步骤十一：在N型积累层5的上表面以及第一类沟槽7的侧壁热生长形成栅氧层13；
步骤十二：在栅氧层13上淀积导电多晶硅；
步骤十三：刻蚀掉导电多晶硅，只保留第一类沟槽7内的导电多晶硅，形成栅极导电多晶硅12；
步骤十四：注入P型杂质，然后热退火形成P型体区6，接着在P型体区6上方注入N型杂质，激活后形成N型源区14；
步骤十五：在N型源区14的上表面淀积绝缘介质层15；
步骤十六：选择性刻蚀绝缘介质层15，形成通孔；
步骤十七：在绝缘介质层15的上表面和通孔内形成发射极金属16与发射极金属连接柱；
步骤十八：在N型外延层4背面注入N型杂质与P型杂质，激活后形成P型集电极区2、N型缓冲层3；
步骤十九：在P型集电极区2的下表面能形成集电极金属1。
实施例2
如图20所示，本实施例与实施例1基本相同，区别在于：在相邻的两道第一类沟槽7中间设置有三道第二类沟槽8。
实施例3
一种屏蔽型绝缘栅双极型晶体管结构，如图21，它包括集电极金属1、P型集电极区2、N型缓冲层3、N型外延层4、N型积累层5、P型体区6、第一类沟槽7、第二类沟槽8、场氧层9、第一类屏蔽栅导电多晶硅10、第二类屏蔽栅导电多晶硅11、栅极导电多晶硅12、栅氧层13、N型源区14、绝缘介质层15与发射极金属16；
在集电极金属1的上表面设有P型集电极区2，在P型集电极区2的上表面设有N型缓冲层3，在N型缓冲层3的上表面设有N型外延层4，在N型外延层4的上表面设有N型积累层5，在N型积累层5的上表面设有P型体区6，在P型体区6的上表面设有N型源区14，在N型源区14的上表面设有绝缘介质层15，在绝缘介质层15的上表面设有发射极金属16；
所述第一类沟槽7与第二类沟槽8均从N型源区14的上表面向下依次穿透N型源区14、P型体区6与N型积累层5，最后进入N型外延层4内；
在第一类沟槽7的上段设有栅氧层13，在栅氧层13内设有栅极导电多晶硅12，栅极导电多晶硅12接栅极电位，栅极导电多晶硅12的下端面位于N型积累层5的上表面与下表面之间并靠近N型积累层5的上表面位置。栅极导电多晶硅12的上端面与栅氧层13的上端面均与绝缘介质层15的下表面相接，在第一类沟槽7的下段设有场氧层9，在该场氧层9内设有第一类屏蔽栅导电多晶硅10，第一类屏蔽栅导电多晶硅10接源极电位；所述栅极导电多晶硅12与N型源区14、P型体区6、N型积累层5之间通过栅氧层13隔离；
所述发射极金属16通过发射极金属连接柱与N型源区14以及P型体区6欧姆接触。
位于第一类沟槽7内的场氧层9整体包裹所述的第一类屏蔽栅导电多晶硅10，在第一类屏蔽栅导电多晶硅10的上方设有栅极导电多晶硅12，第一类屏蔽栅导电多晶硅10与栅极导电多晶硅12之间被场氧层9隔开。
在第二类沟槽8的上段设有栅氧层13，在栅氧层13内设有栅极导电多晶硅12，栅极导电多晶硅12接源极电位，栅极导电多晶硅12的下端面位于N型积累层5的上表面与下表面之间并靠近N型积累层5的上表面位置，栅极导电多晶硅12的上端面与栅氧层13的上端面均与绝缘介质层15的下表面相接，在第二类沟槽8的下段设有场氧层9，在该场氧层9内设有第二类屏蔽栅导电多晶硅11，第二类屏蔽栅导电多晶硅11接源极电位；所述栅极导电多晶硅12与N型源区14、P型体区6、N型积累层5之间通过栅氧层13隔离。
位于第二类沟槽8内的场氧层9整体包裹所述的第二类屏蔽栅导电多晶硅11，在第二类屏蔽栅导电多晶硅11的上方设有栅极导电多晶硅12，第二类屏蔽栅导电多晶硅11与栅极导电多晶硅12之间被场氧层9隔开。
在相邻的两道第一类沟槽7中间至少设置有一道第二类沟槽8，在相邻的两道第二类沟槽8中间至少设置有一道第一类沟槽7。
所述N型积累层5的电阻率小于N型外延层4，N型缓冲层3的电阻率小于N型外延层4。
实施例4
一种屏蔽型绝缘栅双极型晶体管结构，如图22，它包括集电极金属1、P型集电极区2、N型缓冲层3、N型外延层4、N型积累层5、P型体区6、第一类沟槽7、第二类沟槽8、场氧层9、第一类屏蔽栅导电多晶硅10、第二类屏蔽栅导电多晶硅11、栅极导电多晶硅12、栅氧层13、N型源区14、绝缘介质层15与发射极金属16；
在集电极金属1的上表面设有P型集电极区2，在P型集电极区2的上表面设有N型缓冲层3，在N型缓冲层3的上表面设有N型外延层4，在N型外延层4的上表面设有N型积累层5，在N型积累层5的上表面设有P型体区6，在P型体区6的上表面设有N型源区14，在N型源区14的上表面设有绝缘介质层15，在绝缘介质层15的上表面设有发射极金属16；
所述第一类沟槽7与第二类沟槽8均从N型源区14的上表面向下依次穿透N型源区14、P型体区6与N型积累层5，最后进入N型外延层4内；
在第一类沟槽7的上段设有栅氧层13，在栅氧层13内设有栅极导电多晶硅12，栅极导电多晶硅12接栅极电位，栅极导电多晶硅12的下端面位于N型积累层5的上表面与下表面之间并靠近N型积累层5的上表面位置，栅极导电多晶硅12的上端面与栅氧层13的上端面均与绝缘介质层15的下表面相接，在第一类沟槽7的下段设有场氧层9，在该场氧层9内设有第一类屏蔽栅导电多晶硅10，第一类屏蔽栅导电多晶硅10接源极电位；所述栅极导电多晶硅12与N型源区14、P型体区6、N型积累层5之间通过栅氧层13隔离；
所述发射极金属16通过发射极金属连接柱与N型源区14以及P型体区6欧姆接触。
位于第一类沟槽7内的场氧层9部分包裹第一类屏蔽栅导电多晶硅10，第一类屏蔽栅导电多晶硅10的上端面与绝缘介质层15的下表面相接。
其中，在第二类沟槽8的上段设有栅氧层13，在栅氧层13内设有栅极导电多晶硅12，栅极导电多晶硅12接源极电位，栅极导电多晶硅12的下端面位于N型积累层5的上表面与上表面之间，栅极导电多晶硅12的上端面与栅氧层13的上端面均与绝缘介质层15的下表面相接，在第二类沟槽8的下段设有场氧层9，在该场氧层9内设有第二类屏蔽栅导电多晶硅11，第二类屏蔽栅导电多晶硅11接源极电位；所述栅极导电多晶硅12与N型源区14、P型体区6、N型积累层5之间通过栅氧层13隔离。
位于第二类沟槽8内的场氧层9部分包裹所述的第二类屏蔽栅导电多晶硅11，该场氧层9的上端面与第二类屏蔽栅导电多晶硅11的上端面均与绝缘介质层15的下表面相接。
在相邻的两道第一类沟槽7中间设置有一道第二类沟槽8，在相邻的两道第二类沟槽8中间设置有一道第一类沟槽7。
所述N型积累层5的电阻率小于N型外延层4，N型缓冲层3的电阻率小于N型外延层4。
实施例5
一种屏蔽型绝缘栅双极型晶体管结构，如图23，它包括集电极金属1、P型集电极区2、N型缓冲层3、N型外延层4、N型积累层5、P型体区6、第一类沟槽7、第二类沟槽8、场氧层9、第一类屏蔽栅导电多晶硅10、第二类屏蔽栅导电多晶硅11、栅极导电多晶硅12、栅氧层13、N型源区14、绝缘介质层15与发射极金属16；
在集电极金属1的上表面设有P型集电极区2，在P型集电极区2的上表面设有N型缓冲层3，在N型缓冲层3的上表面设有N型外延层4，在N型外延层4的上表面设有N型积累层5，在N型积累层5的上表面设有P型体区6，在P型体区6的上表面设有N型源区14，在N型源区14的上表面设有绝缘介质层15，在绝缘介质层15的上表面设有发射极金属16；
所述第一类沟槽7与第二类沟槽8均从N型源区14的上表面向下依次穿透N型源区14、P型体区6与N型积累层5，最后进入N型外延层4内；
在第一类沟槽7的上段设有栅氧层13，在栅氧层13内设有栅极导电多晶硅12，栅极导电多晶硅12接栅极电位，栅极导电多晶硅12的下端面位于N型积累层5的上表面与下表面之间并靠近N型积累层5的上表面位置，栅极导电多晶硅12的上端面与栅氧层13的上端面均与绝缘介质层15的下表面相接，在第一类沟槽7的下段设有场氧层9，在该场氧层9内设有第一类屏蔽栅导电多晶硅10，第一类屏蔽栅导电多晶硅10接源极电位；所述栅极导电多晶硅12与N型源区14、P型体区6、N型积累层5之间通过栅氧层13隔离；
所述发射极金属16通过发射极金属连接柱与N型源区14以及P型体区6欧姆接触。
其中，位于第一类沟槽7内的场氧层9部分包裹第一类屏蔽栅导电多晶硅10，第一类屏蔽栅导电多晶硅10的上端面与绝缘介质层15的下表面相接。位于第二类沟槽8内的场氧层9部分包裹所述的第二类屏蔽栅导电多晶硅11，第二类屏蔽栅导电多晶硅11接源极电位，该场氧层9的上端面与第二类屏蔽栅导电多晶硅11的上端面均与绝缘介质层15的下表面相接。
在相邻的两道第一类沟槽7中间设置有一道第二类沟槽8，在相邻的两道第二类沟槽8中间设置有一道第一类沟槽7。
所述N型积累层5的电阻率小于N型外延层4，N型缓冲层3的电阻率小于N型外延层4。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的两种实施方式，实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (9)

1.一种屏蔽型绝缘栅双极型晶体管结构，其特征是：它包括集电极金属（1）、P型集电极区（2）、N型缓冲层（3）、N型外延层（4）、N型积累层（5）、P型体区（6）、第一类沟槽（7）、第二类沟槽（8）、场氧层（9）、第一类屏蔽栅导电多晶硅（10）、第二类屏蔽栅导电多晶硅（11）、栅极导电多晶硅（12）、栅氧层（13）、N型源区（14）、绝缘介质层（15）与发射极金属（16）；
在集电极金属（1）的上表面设有P型集电极区（2），在P型集电极区（2）的上表面设有N型缓冲层（3），在N型缓冲层（3）的上表面设有N型外延层（4），在N型外延层（4）的上表面设有N型积累层（5），在N型积累层（5）的上表面设有P型体区（6），在P型体区（6）的上表面设有N型源区（14），在N型源区（14）的上表面设有绝缘介质层（15），在绝缘介质层（15）的上表面设有发射极金属（16）；
所述第一类沟槽（7）与第二类沟槽（8）均从N型源区（14）的上表面向下依次穿透N型源区（14）、P型体区（6）与N型积累层（5），最后进入N型外延层（4）内；
在第一类沟槽（7）的上段设有栅氧层（13），在栅氧层（13）内设有栅极导电多晶硅（12），栅极导电多晶硅（12）接栅极电位，栅极导电多晶硅（12）的下端面位于N型积累层（5）的上表面与下表面之间，栅极导电多晶硅（12）的上端面与栅氧层（13）的上端面均与绝缘介质层（15）的下表面相接，在第一类沟槽（7）的下段设有场氧层（9），在该场氧层（9）内设有第一类屏蔽栅导电多晶硅（10），第一类屏蔽栅导电多晶硅（10）接源极电位；所述栅极导电多晶硅（12）与N型源区（14）、P型体区（6）、N型积累层（5）之间通过栅氧层（13）隔离；
在第二类沟槽（8）内设有场氧层（9），在该场氧层（9）内设有第二类屏蔽栅导电多晶硅（11），第二类屏蔽栅导电多晶硅（11）接源极电位；
所述发射极金属（16）通过发射极金属连接柱与N型源区（14）以及P型体区（6）欧姆接触。
2.根据权利要求1所述的屏蔽型绝缘栅双极型晶体管结构，其特征是：位于第一类沟槽（7）内的场氧层（9）整体包裹所述的第一类屏蔽栅导电多晶硅（10），在第一类屏蔽栅导电多晶硅（10）的上方设有栅极导电多晶硅（12），第一类屏蔽栅导电多晶硅（10）与栅极导电多晶硅（12）之间被场氧层（9）隔开。
3.根据权利要求1所述的屏蔽型绝缘栅双极型晶体管结构，其特征是：位于第一类沟槽（7）内的场氧层（9）部分包裹第一类屏蔽栅导电多晶硅（10），第一类屏蔽栅导电多晶硅（10）的上端面与绝缘介质层（15）的下表面相接。
4.根据权利要求1所述的屏蔽型绝缘栅双极型晶体管结构，其特征是：在第二类沟槽（8）的上段设有栅氧层（13），在栅氧层（13）内设有栅极导电多晶硅（12），栅极导电多晶硅（12）接源极电位，栅极导电多晶硅（12）的下端面位于N型积累层（5）的上表面与下表面之间，栅极导电多晶硅（12）的上端面与栅氧层（13）的上端面均与绝缘介质层（15）的下表面相接，在第二类沟槽（8）的下段设有场氧层（9），在该场氧层（9）内设有第二类屏蔽栅导电多晶硅（11），第二类屏蔽栅导电多晶硅（11）接源极电位；所述栅极导电多晶硅（12）与N型源区（14）、P型体区（6）、N型积累层（5）之间通过栅氧层（13）隔离。
5.根据权利要求4所述的屏蔽型绝缘栅双极型晶体管结构，其特征是：位于第二类沟槽（8）内的场氧层（9）整体包裹所述的第二类屏蔽栅导电多晶硅（11），在第二类屏蔽栅导电多晶硅（11）的上方设有栅极导电多晶硅（12），第二类屏蔽栅导电多晶硅（11）与栅极导电多晶硅（12）之间被场氧层（9）隔开。
6.根据权利要求1所述的屏蔽型绝缘栅双极型晶体管结构，其特征是：位于第二类沟槽（8）内的场氧层（9）部分包裹所述的第二类屏蔽栅导电多晶硅（11），该场氧层（9）的上端面与第二类屏蔽栅导电多晶硅（11）的上端面均与绝缘介质层（15）的下表面相接。
7.根据权利要求1所述的屏蔽型绝缘栅双极型晶体管结构，其特征是：在相邻的两道第一类沟槽（7）中间至少设置有一道第二类沟槽（8），在相邻的两道第二类沟槽（8）中间至少设置有一道第一类沟槽（7）。
8.根据权利要求1所述的屏蔽型绝缘栅双极型晶体管结构，其特征是：所述N型积累层（5）的电阻率小于N型外延层（4），N型缓冲层（3）的电阻率小于N型外延层（4）。
9.根据权利要求1或4所述的屏蔽型绝缘栅双极型晶体管结构，其特征是：所述栅极导电多晶硅（12）的下端面位于N型积累层（5）的上表面与下表面之间并靠近N型积累层（5）的上表面位置。
CN202010120895.8A 2020-02-26 2020-02-26 屏蔽型绝缘栅双极型晶体管结构 Pending CN111312814A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010120895.8A CN111312814A (zh) 2020-02-26 2020-02-26 屏蔽型绝缘栅双极型晶体管结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010120895.8A CN111312814A (zh) 2020-02-26 2020-02-26 屏蔽型绝缘栅双极型晶体管结构

Publications (1)

Publication Number Publication Date
CN111312814A true CN111312814A (zh) 2020-06-19

Family

ID=71145210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010120895.8A Pending CN111312814A (zh) 2020-02-26 2020-02-26 屏蔽型绝缘栅双极型晶体管结构

Country Status (1)

Country Link
CN (1) CN111312814A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750893A (zh) * 2021-01-07 2021-05-04 无锡紫光微电子有限公司 低导通压降的载流子存储型fs-igbt及制作方法
WO2023109124A1 (zh) * 2021-12-15 2023-06-22 苏州东微半导体股份有限公司 Igbt器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750893A (zh) * 2021-01-07 2021-05-04 无锡紫光微电子有限公司 低导通压降的载流子存储型fs-igbt及制作方法
WO2023109124A1 (zh) * 2021-12-15 2023-06-22 苏州东微半导体股份有限公司 Igbt器件

Similar Documents

Publication Publication Date Title
CN111211169A (zh) 屏蔽型igbt结构及其制造方法
CN104221153B (zh) 半导体装置
CN109065621B (zh) 一种绝缘栅双极晶体管及其制备方法
CN110379852B (zh) 能降低米勒电容的沟槽型igbt器件
CN113838922B (zh) 具有载流子浓度增强的分离栅超结igbt器件结构及方法
CN114823886B (zh) 提升转换效率的沟槽型rc-igbt器件及制备方法
CN111312814A (zh) 屏蔽型绝缘栅双极型晶体管结构
KR20010006559A (ko) 실리콘 카바이드 전계제어 바이폴라 스위치
US20090146177A1 (en) Variable threshold trench igbt with offset emitter contacts
CN112701159A (zh) 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法
JP2987040B2 (ja) 絶縁ゲート型半導体装置
EP1044474A1 (en) Trench-gate semiconductor device
CN113838917B (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN211265485U (zh) 屏蔽型igbt结构
CN211182214U (zh) 屏蔽型绝缘栅双极型晶体管结构
CN113745339B (zh) 高可靠性功率半导体器件及其制作方法
CN115602714A (zh) 一种沟槽型igbt终端及其制造方法
CN213905364U (zh) 沟槽功率半导体器件
CN110061047B (zh) 一种igbt结构及其制作方法
CN114975621A (zh) 能提升短路能力的igbt器件及制备方法
CN209747516U (zh) 一种igbt结构
CN112420845A (zh) 沟槽功率半导体器件及制造方法
CN112216744A (zh) 高可靠性宽窗口的超结mosfet结构及制造方法
CN111341843A (zh) 复合沟道igbt器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination