CN111289885B - 一种芯片上电死机的调试系统及方法 - Google Patents
一种芯片上电死机的调试系统及方法 Download PDFInfo
- Publication number
- CN111289885B CN111289885B CN202010150697.6A CN202010150697A CN111289885B CN 111289885 B CN111289885 B CN 111289885B CN 202010150697 A CN202010150697 A CN 202010150697A CN 111289885 B CN111289885 B CN 111289885B
- Authority
- CN
- China
- Prior art keywords
- debugging
- module
- guide pin
- unit
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开了一种芯片上电死机的调试系统及方法,用于解决芯片上电死机时调试的可实现性,并且节约了调试成本。调试系统包括:引导引脚配置模块、调试多路选择模块、锁存模块及调试模块;引导引脚配置模块通过引导引脚与调试多路选择模块的控制端及锁存模块连接,锁存模块与调试模块连接;引导引脚配置模块用于在芯片发生上电死机进入调试模式时,配置引导引脚的电平信息,控制调试多路选择模块建立调试通路;锁存模块用于在芯片进行复位过程时,锁存引导引脚的电平信息;调试模块用于当芯片进入正常工作模式时,从锁存模块获取引导引脚的电平信息,根据引导引脚的电平信息确定调试通路。
Description
技术领域
本发明涉及集成电路技术领域,特别是涉及一种芯片上电死机的调试系统及方法。
背景技术
随着芯片集成逻辑越来越复杂,成本越来越高,芯片调试(debug)手段越多越好。例如上电死机的问题,则是致命,但是却因为观测点太少而导致极难debug。比如已知某项目,上电中央处理器(CPU)启动执行只读存储器(Read-Only Memory,ROM)指令,因为ROM有指令挂死,导致系统芯片上电死机,已有调试手段,均无法展开。最后是通过芯片代码追溯和自动测试机(Automatic Test Equipment,ATE)测试定位到bug点,bug点是:一次性可编程(One Time Programmable,OTP)默认烧写的参数,使得芯片上电默认无法访问某些中断(Interrupt Priority,IP)寄存器。最终通过一条debug接口可以重新烧写OTP。因此,预防和事后补救芯片上电死机情况,成为需要攻克的技术难点。通常芯片调试方法,都需要软件配置控制寄存器,通过引脚观测。但是上电死机,会导致软件无法启动,进而无法进行debug。
现有的debug方式有:1、配置debug和引脚的多路选择器(pinmux)相关使能寄存器,打通debug通路,在引脚处观测内部信号的状态;2、通过引脚指定芯片工作在debug模式下,在引脚处观测内部信号的状态;3、ATE测试方法,保留出厂的debug引脚,通过debug引脚观测内部信号的状态。
现有的debug方式的缺点如下:
第1种方式观测内部信号数量可以设置多个,但是需要软件协作配置寄存器来实现debug;第2种方式相比于第1种方式不需要软件协作配置寄存器,但是需要增加特定引脚来指定芯片进入debug模式,由于增加引脚的数量限制,难以真正实现芯片debug;第3种方式需要在设备提供厂做现场debug,人力和时间成本高。
发明内容
本发明的目的是提供一种芯片上电死机的调试系统及方法,用于解决芯片上电死机时调试的可实现性,并且节约了调试成本。
本发明第一方面提供一种芯片上电死机的调试系统,包括:
引导引脚配置模块、调试多路选择模块、锁存模块及调试模块;
引导引脚配置模块通过引导引脚与调试多路选择模块的控制端及锁存模块连接,锁存模块与调试模块连接;
引导引脚配置模块用于在芯片发生上电死机进入调试模式时,配置引导引脚的电平信息,控制调试多路选择模块建立调试通路;
锁存模块用于在芯片进行复位过程时,锁存引导引脚的电平信息;
调试模块用于当芯片进入正常工作模式时,从锁存模块获取引导引脚的电平信息,根据引导引脚的电平信息确定调试通路。
进一步的,调试多路选择模块包括:
译码单元、功能单元、多路选择单元及引脚多路选择单元,功能单元及多路选择单元至少为两个;
译码单元的输入端与引导引脚配置模块的第一引导引脚连接,译码单元的输出端与多路选择单元的控制端连接;
多路选择单元的输入端与功能单元连接,多路选择单元的输出端与引脚多路选择单元的功能引脚连接;
引脚多路选择单元的控制端与引导引脚配置模块的第二引导引脚连接;
引导引脚配置模块用于在芯片发生上电死机进入调试模式时,配置第一引导引脚和第二引导引脚的电平信息;
译码单元用于根据第一引导引脚的电平信息生成控制信号;
多路选择单元用于根据控制信号选择功能单元;
引脚多路选择单元用于根据第二引导引脚的电平信息控制引脚复用方式,根据引脚复用方式选择多路选择单元,从而通过多路选择单元与功能单元建立调试通道。
进一步的,调试系统还包括:工作模式切换模块;
工作模式切换模块通过工作模式引脚与引导引脚配置模块连接;
工作模式切换模块用于在芯片发生上电死机时,将工作模式引脚切换为调试模式;
引导引脚配置模块用于根据调试模式,通过跳线帽方式配置第一引导引脚和第二引导引脚的电平信息。
进一步的,调试系统还包括:复位模块;
复位模块与锁存模块及工作模式切换模块连接;
复位模块用于激活芯片的复位状态;
锁存模块用于根据复位状态锁存引导引脚的电平信息;
工作模式切换模块还用于在复位模块释放复位状态之前,将工作模式引脚切换为正常工作模式;
复位模块还用于在芯片处于正常工作模式时,释放复位状态。
进一步的,调试模块包括:调试观测点连接单元、信号检测单元和功能调试单元;
调试观测点连接单元与锁存模块及信号检测单元连接,功能调试单元与信号检测单元连接;
调试观测点连接单元用于从锁存模块获取引导引脚的电平信息,根据引导引脚的电平信息确定调试通路,并根据调试通路连接调试观测点;
信号检测单元用于通过调试观测点获取调试通道的信号波形;
功能调试单元用于根据调试通道的信号波形进行功能调试。
本发明第二方面提供一种芯片上电死机的调试方法,应用于芯片上电死机的调试系统,调试系统包括引导引脚配置模块、调试多路选择模块、锁存模块及调试模块,引导引脚配置模块通过引导引脚与调试多路选择模块的控制端及锁存模块连接,锁存模块与调试模块连接,调试方法包括:
当芯片发生上电死机进入调试模式时,引导引脚配置模块配置引导引脚的电平信息,控制调试多路选择模块建立调试通路;
当芯片进行复位过程时,锁存模块锁存引导引脚的电平信息;
当芯片进入正常工作模式时,调试模块从锁存模块获取引导引脚的电平信息,根据引导引脚的电平信息确定调试通路。
进一步的,调试多路选择模块包括译码单元、功能单元、多路选择单元及引脚多路选择单元,功能单元及多路选择单元至少为两个,译码单元的输入端与引导引脚配置模块的第一引导引脚连接,译码单元的输出端与多路选择单元的控制端连接,多路选择单元的输入端与功能单元连接,多路选择单元的输出端与引脚多路选择单元的功能引脚连接,引脚多路选择单元的控制端与引导引脚配置模块的第二引导引脚连接,
配置引导引脚的电平信息,控制调试多路选择模块建立调试通路,包括:
当芯片发生上电死机进入调试模式时,引导引脚配置模块配置第一引导引脚和第二引导引脚的电平信息;
译码单元根据第一引导引脚的电平信息生成控制信号;
多路选择单元根据控制信号选择功能单元;
引脚多路选择单元根据第二引导引脚的电平信息控制引脚复用方式,根据引脚复用方式选择多路选择单元,从而通过多路选择单元与功能单元建立调试通道。
进一步的,调试系统还包括工作模式切换模块,工作模式切换模块通过工作模式引脚与引导引脚配置模块连接,
引导引脚配置模块配置第一引导引脚和第二引导引脚的电平信息,包括:
当芯片发生上电死机时,工作模式切换模块将工作模式引脚切换为调试模式;
引导引脚配置模块根据调试模式,通过跳线帽方式配置第一引导引脚和第二引导引脚的电平信息。
进一步的,调试系统还包括复位模块,复位模块与锁存模块及工作模式切换模块连接,
锁存模块锁存引导引脚的电平信息,包括:
复位模块激活芯片的复位状态;
锁存模块根据复位状态锁存引导引脚的电平信息;
锁存模块锁存引导引脚的电平信息之后,还包括:
当复位模块释放复位状态之前,工作模式切换模块将工作模式引脚切换为正常工作模式;
当芯片处于正常工作模式时,复位模块释放复位状态。
进一步的,调试模块包括调试观测点连接单元、信号检测单元和功能调试单元,调试观测点连接单元与锁存模块及信号检测单元连接,功能调试单元与信号检测单元连接,
调试模块从锁存模块获取引导引脚的电平信息,根据引导引脚的电平信息确定调试通路,包括:
调试观测点连接单元从锁存模块获取引导引脚的电平信息;
调试观测点连接单元根据引导引脚的电平信息确定调试通路;
调试模块从锁存模块获取引导引脚的电平信息,根据引导引脚的电平信息确定调试通路之后,还包括:
调试观测点连接单元根据调试通路连接调试观测点;
信号检测单元通过调试观测点获取调试通道的信号波形;
功能调试单元根据调试通道的信号波形进行功能调试。
本发明技术方案的芯片上电死机的调试系统由引导引脚配置模块、调试多路选择模块、锁存模块及调试模块组成,引导引脚配置模块通过引导引脚与调试多路选择模块的控制端及锁存模块连接,锁存模块与调试模块连接,在芯片发生上电死机进入调试模式时,引导引脚配置模块配置引导引脚的电平信息,控制调试多路选择模块建立调试通路;在芯片进行复位过程时,锁存模块锁存引导引脚的电平信息;在芯片进入正常工作模式时,调试模块从锁存模块获取引导引脚的电平信息,根据引导引脚的电平信息确定调试通路。使得通过调试通路就可以查询芯片内部的调试观测点,实现芯片内部的调试。与第1种方式相比,本技术方案中无需软件协作配置寄存器,节省了物力成本;与第2种方式相比,只需要通过引导引脚的电平信息就能确定调试通路,无需增加特定引脚,因此,不会受到增加引脚的限制,从而导致影响到芯片调试;与第3种方式相比,无需在设备提供厂做现场debug,节省了人力和时间成本。由此可见,本发明技术方案可以实现芯片上电死机时调试的可实现性,节省了调试成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的现有芯片调试系统的结构示意图;
图2为本发明提供的芯片上电死机的调试系统的一个实施例的结构示意图;
图3为本发明提供的芯片上电死机的调试系统的另一个实施例的结构示意图;
图4为本发明提供的芯片上电死机的调试系统的又一个实施例的结构示意图;
图5为本发明提供的芯片上电死机的调试系统的再一个实施例的结构示意图;
图6为本发明提供的芯片上电死机的调试系统的又一个实施例的结构示意图
图7为本发明提供的芯片上电死机的调试方法的一个实施例的流程示意图;
图8为本发明提供的芯片上电死机的调试方法的另一个实施例的流程示意图。
具体实施方式
本发明的核心是提供一种芯片上电死机的调试系统及方法,用于解决芯片上电死机时调试的可实现性,并且节约了调试成本。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
现有的芯片的内部调试方法的结构图如图1所示,在图1中,具有控制寄存器、n个功能模块,32个多路选择器及一个引脚的多路选择器,其中,控制寄存器中配置有与调试和引脚的多路选择器相关的使能寄存器,从而打通调试通路。
本发明中芯片上电死机的调试系统与图1所示的结构明显不同,无需使用控制寄存器来建立调试通路,下面通过实施例进行具体说明。
如图2所示,本发明实施例提供一种芯片上电死机的调试系统,包括:
引导引脚配置模块201、调试多路选择模块202、锁存模块203及调试模块204;
引导引脚配置模块201通过引导引脚与调试多路选择模块202的控制端及锁存模块203连接,锁存模块203与调试模块204连接;
引导引脚配置模块201用于在芯片发生上电死机进入调试模式时,配置引导引脚的电平信息,控制调试多路选择模块202建立调试通路;
锁存模块203用于在芯片进行复位过程时,锁存引导引脚的电平信息;
调试模块204用于当芯片进入正常工作模式时,从锁存模块203获取引导引脚的电平信息,根据引导引脚的电平信息确定调试通路。
本发明实施例中,在芯片正常上电启动时,如果功能遇到了bug,此时需要查询内部某个信号的波形,用来协助进行debug分析,而由于芯片内部功能bug,芯片无法被软件控制,无任何测试手段,此即是芯片上电死机,在发生上电死机后通过工作模式的切换进入调试模式,此时引导引脚配置模块201配置引导引脚的电平信息,由于引导引脚是与调试多路选择模块202连接的,可以将引导引脚的电平信息作为调试多路选择模块202的控制信号,从而控制调试多路选择模块202建立调试通路,而为了进行芯片上电死机的调试,需要保证芯片上电,那么就要让芯片进行复位,在芯片进行复位过程时,锁存模块203锁存引导引脚的电平信息,具体的,锁存模块203可以是芯片自带的锁存器(Latch),Latch是数字电路中的一种具有记忆功能的逻辑元件。锁存的意思就是把信号暂存以维持某种电平状态,在数字电路中则可以记录二进制数字信号“是把和“是把。因此,锁存模块203可以实现将引导引脚的电平信息暂存的目的。在芯片进入正常工作模式时,调试模块104从锁存模块获取引导引脚的电平信息,由于在调试通路建立时,引导引脚的电平信息与调试通路是对应的,那么引导引脚的电平信息就能确定对应的调试通路,芯片复位之后进入正常工作模式时,也能够通过调试通路就查询到芯片内部的调试观测点,实现芯片内部的调试。本实施例的芯片上电死机的调试系统与第1种方式相比,无需软件协作配置寄存器,节省了物力成本;与第2种方式相比,只需要通过引导引脚的电平信息就能确定调试通路,无需增加特定引脚,因此,不会受到增加引脚的限制,从而导致影响到芯片调试;与第3种方式相比,无需在设备提供厂做现场debug,节省了人力和时间成本。由此可见,本发明技术方案可以实现芯片上电死机时调试的可实现性,节省了调试成本。
可选的,结合图2所示的实施例,如图3所示,本发明的一些实施例中,调试多路选择模块202包括:
译码单元301、功能单元302、多路选择单元303及引脚多路选择单元304,功能单元302及多路选择单元303至少为两个;
译码单元301的输入端与引导引脚配置模块201的第一引导引脚连接,译码单元301的输出端与多路选择单元303的控制端连接;
多路选择单元303的输入端与功能单元302连接,多路选择单元303的输出端与引脚多路选择单元304的功能引脚连接;
引脚多路选择单元304的控制端与引导引脚配置模块201的第二引导引脚连接;
引导引脚配置模块201用于在芯片发生上电死机进入调试模式时,配置第一引导引脚和第二引导引脚的电平信息;
译码单元301用于根据第一引导引脚的电平信息生成控制信号;
多路选择单元303用于根据控制信号选择功能单元302;
引脚多路选择单元304用于根据第二引导引脚的电平信息控制引脚复用方式,根据引脚复用方式选择多路选择单元303,从而通过多路选择单元303与功能单元302建立调试通道。
本发明实施例中,译码模块301的特征是输入m个输入编码就能够产生2m个信号,例如10个输入编码,可以产生210=1024个状态,引导引脚的电平信息具体可以是引导引脚的电平,译码单元301根据第一引导引脚的电平信息生成控制信号,控制信号用于控制多路选择单元303对功能单元302进行选择,引脚多路选择单元304用于根据第二引导引脚的电平信息控制引脚复用方式,根据引脚复用方式选择多路选择单元303,从而通过多路选择单元303与功能单元302建立调试通道。
进一步的,结合图3所示的实施例,如图4所示,本发明的一些实施例中,调试系统还包括:工作模式切换模块401;
工作模式切换模块401通过工作模式引脚与引导引脚配置模块201连接;
工作模式切换模块401用于在芯片发生上电死机时,将工作模式引脚切换为调试模式;
引导引脚配置模块201用于根据调试模式,通过跳线帽方式配置第一引导引脚和第二引导引脚的电平信息。
本发明实施例中,在芯片发生上电死机时,如果要进行调试,是需要将工作模式切换到调试模式才能进行,因此,需要工作模式切换模块401,在实际应用中工作模式切换模块401具体可以是由芯片的工作模式切换引脚来实现。在芯片发生上电死机时,工作模式切换模块401将工作模式引脚切换为调试模式,进入调试模式之后,引导引脚配置模块201通过跳线帽方式配置第一引导引脚和第二引导引脚的电平信息。需要说明的是,除了使用跳线帽方式配置电平之外,还可以使用其他的方式,此处不做限定。
进一步的,结合图4所示的实施例,如图5所示,本发明的一些实施例中,调试系统还包括:复位模块501;
复位模块501与锁存模块203及工作模式切换模块401连接;
复位模块501用于激活芯片的复位状态;
锁存模块203用于根据复位状态锁存引导引脚的电平信息;
工作模式切换模块401还用于在复位模块501释放复位状态之前,将工作模式引脚切换为正常工作模式;
复位模块501还用于在芯片处于正常工作模式时,释放复位状态。
本发明实施例中,由于芯片上电死机的调试模式下,第一引导引脚和第二引导引脚的电平信息是用来建立调试通道的,是无法保证芯片的正常工作模式的,因此在复位状态期间,锁存模块203就需要锁存引导引脚的电平信息,根据锁存机制,锁存模块203执行完之后,引导引脚的电平信息改变为了芯片正常工作模式下的。因此,在复位模块501释放复位状态之前,工作模式切换模块401将工作模式引脚切换为正常工作模式,然后复位模块501释放复位状态。
进一步的,结合图5所示的实施例,如图6所示,本发明的一些实施例中,调试模块204包括:调试观测点连接单元601、信号检测单元602和功能调试单元603;
调试观测点连接单元601与锁存模块203及信号检测单元602连接,功能调试单元603与信号检测单元602连接;
调试观测点连接单元601用于在芯片进入正常工作模式时,从锁存模块203获取引导引脚的电平信息,根据引导引脚的电平信息确定调试通路,并根据调试通路连接调试观测点;
信号检测单元602用于通过调试观测点获取调试通道的信号波形;
功能调试单元603用于根据调试通道的信号波形进行功能调试。
本发明实施例中,在芯片经历了上电死机、调试模式、建立调试通路、复位过程之后,芯片进入正常工作模式时,调试观测点连接单元601从锁存模块203获取引导引脚的电平信息,由于锁存模块203锁存的引导引脚的电平信息对应到的是调试模式下的调试通道,那么根据调试通道就能确定需要调试的电路,找出并接入调试观测点,信号检测单元602通过调试观测点获取调试通道的信号波形,信号检测单元602具体可以是示波器等器件,通过信号波形显示,功能调试单元603就能够进行功能调试。
在以上图2-图6所示的实施例中,详细说明了芯片上电死机的调试系统,下面通过实施例对应用于调试系统的芯片上电死机的调试方法进行说明。
请参考图7,本发明实施例提供一种芯片上电死机的调试方法,包括:
701、当芯片发生上电死机进入调试模式时,引导引脚配置模块配置引导引脚的电平信息,控制调试多路选择模块建立调试通路;
702、当芯片进行复位过程时,锁存模块锁存引导引脚的电平信息;
703、当芯片进入正常工作模式时,调试模块从锁存模块获取引导引脚的电平信息,根据引导引脚的电平信息确定调试通路。
本发明实施例中,结合图2所示的芯片上电死机的调试系统,芯片发生上电死机后通过工作模式的切换进入调试模式,此时引导引脚配置模块配置引导引脚的电平信息,由于引导引脚是与调试多路选择模块连接的,可以将引导引脚的电平信息作为调试多路选择模块的控制信号,从而控制调试多路选择模块建立调试通路,而为了进行芯片上电死机的调试,需要保证芯片上电,那么就要让芯片进行复位,在芯片进行复位过程时,锁存模块锁存引导引脚的电平信息,具体的,锁存模块可以是芯片自带的锁存器(Latch),Latch是数字电路中的一种具有记忆功能的逻辑元件。锁存的意思就是把信号暂存以维持某种电平状态,在数字电路中则可以记录二进制数字信号“字信和“字信。因此,锁存模块可以实现将引导引脚的电平信息暂存的目的。在芯片进入正常工作模式时,调试模块从锁存模块获取引导引脚的电平信息,由于在调试通路建立时,引导引脚的电平信息与调试通路是对应的,那么引导引脚的电平信息就能确定对应的调试通路,芯片复位之后进入正常工作模式时,也能够通过调试通路就可以查询到芯片内部的调试观测点,实现芯片内部的调试。本实施例的芯片上电死机的调试系统与第1种方式相比,无需软件协作配置寄存器,节省了物力成本;与第2种方式相比,只需要通过引导引脚的电平信息就能确定调试通路,无需增加特定引脚,因此,不会受到增加引脚的限制,从而导致影响到芯片调试;与第3种方式相比,无需在设备提供厂做现场debug,节省了人力和时间成本。由此可见,本发明技术方案可以实现芯片上电死机时调试的可实现性,节省了调试成本。
在图7所示的实施例中,引导引脚配置模块如何配置引导引脚的电平信息,从而控制调试多路选择模块建立调试通路并未说明,下面通过图8所示的实施例,对图3-图6所示的实施例的芯片上电死机的调试系统,具体是如何执行调试方法的进行详细说明。
请参考图8,在图3-图6所示的实施例的芯片上电死机的调试系统基础上,本发明实施例提供一种芯片上电死机的调试方法,包括:
801、当芯片发生上电死机时,工作模式切换模块将工作模式引脚切换为调试模式;
本实施例中,在芯片正常上电启动时,如果功能遇到了bug,此时需要查询内部某个信号的波形,用来进行协助debug分析,而由于芯片内部功能bug,芯片无法被软件控制,无任何测试手段,此即是芯片上电死机。在芯片发生上电死机时,如果要进行调试,是需要将工作模式切换到调试模式才能进行。工作模式切换模块在实际应用中具体可以是由芯片的工作模式切换引脚来实现。
802、引导引脚配置模块根据调试模式,通过跳线帽方式配置第一引导引脚和第二引导引脚的电平信息;
本实施例中,引导引脚配置模块通过跳线帽方式配置第一引导引脚和第二引导引脚的电平信息。需要说明的是,除了使用跳线帽方式配置电平之外,还可以使用其他的方式,此处不做限定。
803、译码单元根据第一引导引脚的电平信息生成控制信号;
本实施例中,译码模块的特征是输入m的输入编码就能够产生2m个信号,例如10个输入编码,可以产生210=1024个状态,引导引脚的电平信息具体可以是引导引脚的电平,译码单元根据第一引导引脚的电平信息生成控制信号,控制信号用于控制多路选择单元。
804、多路选择单元根据控制信号选择功能单元;
805、引脚多路选择单元根据第二引导引脚的电平信息控制引脚复用方式,根据引脚复用方式选择多路选择单元,从而通过多路选择单元与功能单元建立调试通道;
806、复位模块激活芯片的复位状态;
807、锁存模块根据复位状态锁存引导引脚的电平信息;
本实施例中,由于芯片上电死机的调试模式下,第一引导引脚和第二引导引脚的电平信息是用来建立调试通道的,是无法保证芯片的正常工作模式的,因此在复位状态期间,锁存模块就需要锁存引导引脚的电平信息。
808、在复位模块释放复位状态之前,工作模式切换模块将工作模式引脚切换为正常工作模式;
本实施例中,根据锁存机制,锁存执行完之后,引导引脚的电平信息改变为了芯片正常工作模式下的。因此,在复位模块释放复位状态之前,工作模式切换模块将工作模式引脚切换为正常工作模式。
809、复位模块释放复位状态;
810、调试观测点连接单元从锁存模块获取引导引脚的电平信息,根据引导引脚的电平信息确定调试通路,并根据调试通路连接调试观测点;
本实施例中,在芯片经历了上电死机、调试模式、建立调试通路、复位过程之后,芯片进入正常工作模式时,调试观测点连接单元从锁存模块获取引导引脚的电平信息,由于锁存模块锁存的引导引脚的电平信息对应到的是调试模式下的调试通道,那么根据引导引脚的电平信息就能确定调试通路,从而找到并连接调试观测点。
811、信号检测单元通过调试观测点获取调试通道的信号波形;
本实施例中,信号检测单元通过调试观测点获取调试通道的信号波形,信号检测单元具体可以是示波器等器件,通过信号波形显示。
812、功能调试单元根据调试通道的信号波形进行功能调试。
本实施例中,功能调试单元通过分析调试通道的信号波形,协助调试功能错误。
本发明实施例中,在芯片上电死机的情况下,进入调试模式,通过控制引导引脚而实现调试通道的建立,并且在复位状态下,锁存了引导引脚的电平信息,在芯片进入正常工作模式复位状态释放之后,就能够使用引导引脚的电平信息确定调试通道。可见,本实施例中的方法是适用于上电死机情况下的调试场景;并且无需软件协作配置寄存器;由于译码单元的存在,只需要少量的引导引脚就能实现大量的调试通道建立,从而能够观测大量芯片内部信号。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种芯片上电死机的调试系统,其特征在于,包括:
引导引脚配置模块、调试多路选择模块、锁存模块及调试模块;
所述引导引脚配置模块通过引导引脚与所述调试多路选择模块的控制端及所述锁存模块连接,所述锁存模块与所述调试模块连接;
所述引导引脚配置模块用于在所述芯片发生上电死机进入调试模式时,配置所述引导引脚的电平信息,控制所述调试多路选择模块建立调试通路;
所述锁存模块用于在所述芯片进行复位过程时,锁存所述引导引脚的电平信息;
所述调试模块用于当所述芯片进入正常工作模式时,从所述锁存模块获取所述引导引脚的电平信息,根据所述引导引脚的电平信息确定所述调试通路;
所述调试多路选择模块包括:
译码单元、功能单元、多路选择单元及引脚多路选择单元,所述功能单元及所述多路选择单元至少为两个;
所述译码单元的输入端与所述引导引脚配置模块的第一引导引脚连接,所述译码单元的输出端与所述多路选择单元的控制端连接;
所述多路选择单元的输入端与所述功能单元连接,所述多路选择单元的输出端与所述引脚多路选择单元的功能引脚连接;
所述引脚多路选择单元的控制端与所述引导引脚配置模块的第二引导引脚连接;
所述引导引脚配置模块用于在所述芯片发生上电死机进入调试模式时,配置所述第一引导引脚和所述第二引导引脚的电平信息;
所述译码单元用于根据所述第一引导引脚的电平信息生成控制信号;
所述多路选择单元用于根据所述控制信号选择所述功能单元;
所述引脚多路选择单元用于根据所述第二引导引脚的电平信息控制引脚复用方式,根据所述引脚复用方式选择所述多路选择单元,从而通过所述多路选择单元与所述功能单元建立调试通道。
2.根据权利要求1所述的调试系统,其特征在于,所述调试系统还包括:工作模式切换模块;
所述工作模式切换模块通过工作模式引脚与所述引导引脚配置模块连接;
所述工作模式切换模块用于在所述芯片发生上电死机时,将所述工作模式引脚切换为调试模式;
所述引导引脚配置模块用于根据所述调试模式,通过跳线帽方式配置所述第一引导引脚和所述第二引导引脚的电平信息。
3.根据权利要求2所述的调试系统,其特征在于,所述调试系统还包括:复位模块;
所述复位模块与所述锁存模块及所述工作模式切换模块连接;
所述复位模块用于激活所述芯片的复位状态;
所述锁存模块用于根据所述复位状态锁存所述引导引脚的电平信息;
所述工作模式切换模块还用于在所述复位模块释放所述复位状态之前,将所述工作模式引脚切换为正常工作模式;
所述复位模块还用于在所述芯片处于所述正常工作模式时,释放所述复位状态。
4.根据权利要求3所述的调试系统,其特征在于,所述调试模块包括:调试观测点连接单元、信号检测单元和功能调试单元;
所述调试观测点连接单元与所述锁存模块及所述信号检测单元连接,所述功能调试单元与所述信号检测单元连接;
所述调试观测点连接单元用于从所述锁存模块获取所述引导引脚的电平信息,根据所述引导引脚的电平信息确定所述调试通路,并根据所述调试通路连接调试观测点;
所述信号检测单元用于通过所述调试观测点获取所述调试通道的信号波形;
所述功能调试单元用于根据所述调试通道的信号波形进行功能调试。
5.一种芯片上电死机的调试方法,其特征在于,应用于芯片上电死机的调试系统,所述调试系统包括引导引脚配置模块、调试多路选择模块、锁存模块及调试模块,所述引导引脚配置模块通过引导引脚与所述调试多路选择模块的控制端及所述锁存模块连接,所述锁存模块与所述调试模块连接,所述调试方法包括:
当所述芯片发生上电死机进入调试模式时,所述引导引脚配置模块配置所述引导引脚的电平信息,控制所述调试多路选择模块建立调试通路;
当所述芯片进行复位过程时,所述锁存模块锁存所述引导引脚的电平信息;
当所述芯片进入正常工作模式时,所述调试模块从所述锁存模块获取所述引导引脚的电平信息,根据所述引导引脚的电平信息确定所述调试通路;
所述调试多路选择模块包括译码单元、功能单元、多路选择单元及引脚多路选择单元,所述功能单元及所述多路选择单元至少为两个,所述译码单元的输入端与所述引导引脚配置模块的第一引导引脚连接,所述译码单元的输出端与所述多路选择单元的控制端连接,所述多路选择单元的输入端与所述功能单元连接,所述多路选择单元的输出端与所述引脚多路选择单元的功能引脚连接,所述引脚多路选择单元的控制端与所述引导引脚配置模块的第二引导引脚连接,所述配置所述引导引脚的电平信息,控制所述调试多路选择模块建立调试通路,包括:当所述芯片发生上电死机进入调试模式时,所述引导引脚配置模块配置所述第一引导引脚和所述第二引导引脚的电平信息;
所述译码单元根据所述第一引导引脚的电平信息生成控制信号;
所述多路选择单元根据所述控制信号选择所述功能单元;
所述引脚多路选择单元根据所述第二引导引脚的电平信息控制引脚复用方式,根据所述引脚复用方式选择所述多路选择单元,从而通过所述多路选择单元与所述功能单元建立调试通道。
6.根据权利要求5所述的调试方法,其特征在于,所述调试系统还包括工作模式切换模块,所述工作模式切换模块通过工作模式引脚与所述引导引脚配置模块连接,
所述引导引脚配置模块配置所述第一引导引脚和所述第二引导引脚的电平信息,包括:
当所述芯片发生上电死机时,所述工作模式切换模块将所述工作模式引脚切换为调试模式;
所述引导引脚配置模块根据所述调试模式,通过跳线帽方式配置所述第一引导引脚和所述第二引导引脚的电平信息。
7.根据权利要求6所述的调试方法,其特征在于,所述调试系统还包括复位模块,所述复位模块与所述锁存模块及所述工作模式切换模块连接,所述锁存模块锁存所述引导引脚的电平信息,包括:
所述复位模块激活所述芯片的复位状态;
所述锁存模块根据所述复位状态锁存所述引导引脚的电平信息;
所述锁存模块锁存所述引导引脚的电平信息之后,还包括:
当所述复位模块释放所述复位状态之前,所述工作模式切换模块将所述工作模式引脚切换为正常工作模式;
当所述芯片处于所述正常工作模式时,所述复位模块释放所述复位状态。
8.根据权利要求7所述的调试方法,其特征在于,所述调试模块包括调试观测点连接单元、信号检测单元和功能调试单元,所述调试观测点连接单元与所述锁存模块及所述信号检测单元连接,所述功能调试单元与所述信号检测单元连接,所述调试模块从所述锁存模块获取所述引导引脚的电平信息,根据所述引导引脚的电平信息确定所述调试通路,包括:
所述调试观测点连接单元从所述锁存模块获取所述引导引脚的电平信息;
所述调试观测点连接单元根据所述引导引脚的电平信息确定所述调试通路;
所述调试模块从所述锁存模块获取所述引导引脚的电平信息,根据所述引导引脚的电平信息确定所述调试通路之后,还包括:
所述调试观测点连接单元根据所述调试通路连接调试观测点;
所述信号检测单元通过所述调试观测点获取所述调试通道的信号波形;
所述功能调试单元根据所述调试通道的信号波形进行功能调试。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010150697.6A CN111289885B (zh) | 2020-03-06 | 2020-03-06 | 一种芯片上电死机的调试系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010150697.6A CN111289885B (zh) | 2020-03-06 | 2020-03-06 | 一种芯片上电死机的调试系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111289885A CN111289885A (zh) | 2020-06-16 |
CN111289885B true CN111289885B (zh) | 2022-06-03 |
Family
ID=71023610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010150697.6A Active CN111289885B (zh) | 2020-03-06 | 2020-03-06 | 一种芯片上电死机的调试系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111289885B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1700182A (zh) * | 2004-05-20 | 2005-11-23 | 佛山市顺德区顺达电脑厂有限公司 | 电脑系统的启动前期排错装置及其方法 |
CN102236066A (zh) * | 2010-04-22 | 2011-11-09 | 上海华虹集成电路有限责任公司 | 实现芯片功能故障快速调试定位的方法及调试电路 |
CN102289419A (zh) * | 2010-06-17 | 2011-12-21 | 珠海全志科技有限公司 | 功能接口与调试接口复用的soc集成电路 |
CN103117732A (zh) * | 2013-02-22 | 2013-05-22 | 哈尔滨工程大学 | 多路视频脉冲信号发生装置及方法 |
CN104182315A (zh) * | 2014-08-29 | 2014-12-03 | 青岛海信电器股份有限公司 | 一种控制调试功能的电路、电子设备及其对应的调试设备 |
CN104298575A (zh) * | 2013-07-16 | 2015-01-21 | 鸿富锦精密电子(天津)有限公司 | 主板调试电路 |
CN105842615A (zh) * | 2015-01-14 | 2016-08-10 | 扬智科技股份有限公司 | 可于异常状态下进行调试的系统芯片及其调试方法 |
CN106209066A (zh) * | 2016-08-17 | 2016-12-07 | 杰华特微电子(杭州)有限公司 | 一种芯片引脚复用的方法及芯片 |
CN108712165A (zh) * | 2018-05-31 | 2018-10-26 | 西安微电子技术研究所 | 一种用于异步交互接口监测的管脚复用电路 |
CN108984354A (zh) * | 2018-06-27 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种服务器芯片调试电路、调试方法及服务器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104535919B (zh) * | 2015-01-20 | 2018-04-03 | 山东华芯半导体有限公司 | 一种正常工作模式下芯片调试方法及调试电路 |
US9558086B2 (en) * | 2015-06-02 | 2017-01-31 | Aspeed Technology Inc. | System on chip with debug controller and operating method thereof |
KR102415388B1 (ko) * | 2015-11-13 | 2022-07-01 | 삼성전자주식회사 | 시스템 온 칩 및 그것의 보안 디버깅 방법 |
CN108414924B (zh) * | 2018-05-14 | 2023-07-07 | 珠海一微半导体股份有限公司 | 一种进入芯片测试模式的电路及其控制方法 |
-
2020
- 2020-03-06 CN CN202010150697.6A patent/CN111289885B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1700182A (zh) * | 2004-05-20 | 2005-11-23 | 佛山市顺德区顺达电脑厂有限公司 | 电脑系统的启动前期排错装置及其方法 |
CN102236066A (zh) * | 2010-04-22 | 2011-11-09 | 上海华虹集成电路有限责任公司 | 实现芯片功能故障快速调试定位的方法及调试电路 |
CN102289419A (zh) * | 2010-06-17 | 2011-12-21 | 珠海全志科技有限公司 | 功能接口与调试接口复用的soc集成电路 |
CN103117732A (zh) * | 2013-02-22 | 2013-05-22 | 哈尔滨工程大学 | 多路视频脉冲信号发生装置及方法 |
CN104298575A (zh) * | 2013-07-16 | 2015-01-21 | 鸿富锦精密电子(天津)有限公司 | 主板调试电路 |
CN104182315A (zh) * | 2014-08-29 | 2014-12-03 | 青岛海信电器股份有限公司 | 一种控制调试功能的电路、电子设备及其对应的调试设备 |
CN105842615A (zh) * | 2015-01-14 | 2016-08-10 | 扬智科技股份有限公司 | 可于异常状态下进行调试的系统芯片及其调试方法 |
CN106209066A (zh) * | 2016-08-17 | 2016-12-07 | 杰华特微电子(杭州)有限公司 | 一种芯片引脚复用的方法及芯片 |
CN108712165A (zh) * | 2018-05-31 | 2018-10-26 | 西安微电子技术研究所 | 一种用于异步交互接口监测的管脚复用电路 |
CN108984354A (zh) * | 2018-06-27 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种服务器芯片调试电路、调试方法及服务器 |
Also Published As
Publication number | Publication date |
---|---|
CN111289885A (zh) | 2020-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4249019B2 (ja) | 電子デバイス | |
US10496506B2 (en) | Self-test capable integrated circuit apparatus and method of self-testing an integrated circuit | |
US20040130944A1 (en) | Programming flash memory via a boundary scan register | |
US8677196B1 (en) | Low cost production testing for memory | |
WO2005020280A2 (en) | Method and apparatus for providing security for debug circuitry | |
CN111045930A (zh) | 一种光模块代码下载调试的方法和系统 | |
US20030120977A1 (en) | Debugging method through serial port under system shutdown and standby conditions | |
CN112997089A (zh) | 扩展jtag控制器和使用扩展jtag控制器进行功能调试的方法 | |
US7219278B2 (en) | Configurator arrangement and approach therefor | |
CN111289885B (zh) | 一种芯片上电死机的调试系统及方法 | |
JP4992791B2 (ja) | スキャン制御方法及び装置 | |
CN114020682A (zh) | 芯片工作模式的控制方法、装置、芯片和存储介质 | |
CN110459260B (zh) | 自动测试切换装置、方法和系统 | |
US20040193979A1 (en) | Circuit configurator arrangement and approach therefor | |
CN112585486A (zh) | 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法 | |
EP1016969B1 (en) | Microcontroller provided with support for debugging | |
CN114019357A (zh) | 一种逻辑处理模块的测试引脚的管理方法及相关组件 | |
US7506210B1 (en) | Method of debugging PLD configuration using boundary scan | |
US20070032999A1 (en) | System and method for emulating hardware failures and method of testing system software incorporating the same | |
KR20020088390A (ko) | 반도체 집적 회로용 디버깅 시스템 | |
WO2010125793A1 (ja) | 試験装置および試験方法 | |
KR100548412B1 (ko) | 이동통신 단말기의 디버깅 장치 | |
JP3943890B2 (ja) | 半導体装置 | |
KR100622143B1 (ko) | 입출력 포트의 다중화 장치 | |
JP2002007162A (ja) | プリント実装基板のデバッグ方法およびプリント実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |