CN111274069B - 数据处理方法及装置 - Google Patents

数据处理方法及装置 Download PDF

Info

Publication number
CN111274069B
CN111274069B CN201811481463.9A CN201811481463A CN111274069B CN 111274069 B CN111274069 B CN 111274069B CN 201811481463 A CN201811481463 A CN 201811481463A CN 111274069 B CN111274069 B CN 111274069B
Authority
CN
China
Prior art keywords
processing
chips
processing chips
preset frequency
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811481463.9A
Other languages
English (en)
Other versions
CN111274069A (zh
Inventor
李振中
葛维
唐平
胡均浩
石玲宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keen Chongqing Microelectronics Technology Co ltd
Original Assignee
Keen Chongqing Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keen Chongqing Microelectronics Technology Co ltd filed Critical Keen Chongqing Microelectronics Technology Co ltd
Priority to CN201811481463.9A priority Critical patent/CN111274069B/zh
Publication of CN111274069A publication Critical patent/CN111274069A/zh
Application granted granted Critical
Publication of CN111274069B publication Critical patent/CN111274069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G06F11/2242Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268Logging of test results
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Hardware Redundancy (AREA)

Abstract

本公开涉及一种数据处理方法及装置。该装置包括:主控芯片,在确定装置的多个处理芯片的温度值处于第一温度区间内、且工作在初始频率下时,将多个处理芯片的工作频率提高到第一预设频率;控制多个处理芯片分别进行处理功能测试,并在确定多个处理芯片在第一预设频率下的处理状态正确时,将工作频率提高到下一个预设频率;在多个处理芯片在第M个预设频率下的处理状态错误、且在第M‑1个预设频率下的处理状态正确时,将第M‑1个预设频率确定为目标工作频率。本公开实施例所提供方法及装置,可以快速地确定多个处理芯片在第一温度区间内的目标工作频率,并使得多个处理芯片能在第一温度区间内按照目标工作频率正确、稳定的运行。

Description

数据处理方法及装置
技术领域
本公开涉及电子技术领域,尤其涉及一种数据处理方法及装置。
背景技术
随着电子技术及计算机技术的不断发展,单个处理芯片的运算能力已经无法满足日益增长的运算需求。在相关技术中,可以将多个处理芯片级联在一起,以满足运算需求。但由于将多个处理芯片级联在一起,如何控制多个处理芯片能够正确、稳定、高效的运行成为亟待解决的问题。
发明内容
根据本公开的一方面,提供了一种数据处理装置,所述装置包括:
级联的多个处理芯片,每个处理芯片包括多个处理单元;
主控芯片,连接到所述多个处理芯片,所述主控芯片被配置为:
在所述多个处理芯片的温度值处于预设的第一温度区间内、且工作在初始频率下时,将所述多个处理芯片的工作频率提高到第一预设频率,所述第一预设频率是多个预设频率中的第一个;
控制所述多个处理芯片分别进行处理功能测试,确定多个处理芯片在所述第一预设频率下的处理状态;
在所述多个处理芯片在所述第一预设频率下的处理状态正确时,将所述多个处理芯片的工作频率提高到下一个预设频率;
在所述多个处理芯片在第M个预设频率下的处理状态错误、且在第M-1个预设频率下的处理状态正确时,将第M-1个预设频率确定为所述多个处理芯片的目标工作频率,
其中,M为大于1的整数。
对于上述装置,在一种可能的实现方式中,所述主控芯片控制所述多个处理芯片分别进行处理功能测试,确定多个处理芯片在所述第一预设频率下的处理状态,包括:
向所述多个处理芯片发送测试指令,所述测试指令用于指示所述多个处理芯片进行处理功能测试;
获取各个处理芯片响应于所述测试指令所返回的功能报告;
根据多个处理芯片的功能报告,确定所述多个处理芯片在所述第一预设频率下的处理状态。
对于上述装置,在一种可能的实现方式中,每个处理芯片还包括数据检查单元,所述多个处理芯片中的任意一个处理芯片被配置为:
在接收到所述测试指令时,向所述多个处理单元发送测试数据,以使所述多个处理单元对所述测试数据进行运算;
获取所述多个处理单元的运算结果;
通过所述数据检查单元对所述多个处理单元的运算结果进行检查,得到所述功能报告;
向所述主控芯片发送所述功能报告。
对于上述装置,在一种可能的实现方式中,所述主控芯片控制所述多个处理芯片分别进行处理功能测试,确定多个处理芯片在所述第一预设频率下的处理状态,包括:
向所述多个处理芯片发送测试数据,以使各个处理芯片的多个处理单元对所述测试数据进行运算;
获取各个处理芯片对所述测试数据进行运算所得到的运算结果;
对所述多个处理芯片的运算结果进行分析,确定所述多个处理芯片在所述第一预设频率下的处理状态。
对于上述装置,在一种可能的实现方式中,每个处理芯片还包括温度检测单元,所述多个处理芯片中的任意一个处理芯片被配置为:
获取所述处理芯片的温度检测单元检测到的温度值;
将检测到的温度值发送至所述主控芯片。
对于上述装置,在一种可能的实现方式中,所述多个处理芯片中的任意一个处理芯片还被配置为:
在所述处理芯片的温度值超出预设的第二温度区间时,产生温度报警信号;
向所述主控芯片发送所述温度报警信号。
对于上述装置,在一种可能的实现方式中,所述主控芯片还被配置为:
在所述多个处理芯片的温度值超出所述第一温度区间时,调整所述数据处理装置的散热模块的运行速率。
对于上述装置,在一种可能的实现方式中,所述装置还包括:
温度检测模块,用于对所述多个处理芯片的温度进行检测,并将检测到的所述多个处理芯片的温度值发送至所述主控芯片。
根据本公开的另一方面,提供了一种数据处理方法,所述方法应用于数据处理装置,所述数据处理装置包括级联的多个处理芯片和主控芯片,每个处理芯片包括多个处理单元,所述主控芯片连接到所述多个处理芯片,所述方法包括:
所述主控芯片在所述多个处理芯片的温度值处于预设的第一温度区间内、且工作在初始频率下时,将所述多个处理芯片的工作频率提高到第一预设频率,所述第一预设频率是多个预设频率中的第一个;
所述主控芯片控制所述多个处理芯片分别进行处理功能测试,确定多个处理芯片在所述第一预设频率下的处理状态;
所述主控芯片在所述多个处理芯片在所述第一预设频率下的处理状态正确时,将所述多个处理芯片的工作频率提高到下一个预设频率;
所述主控芯片在所述多个处理芯片在第M个预设频率下的处理状态错误、且在第M-1个预设频率下的处理状态正确时,将第M-1个预设频率确定为所述多个处理芯片的目标工作频率,
其中,M为大于1的整数。
对于上述方法,在一种可能的实现方式中,所述主控芯片控制所述多个处理芯片分别进行处理功能测试,确定多个处理芯片在所述第一预设频率下的处理状态,包括:
向所述多个处理芯片发送测试数据,以使各个处理芯片的多个处理单元对所述测试数据进行运算;
获取各个处理芯片对所述测试数据进行运算所得到的运算结果;
对所述多个处理芯片的运算结果进行分析,确定所述多个处理芯片在所述第一预设频率下的处理状态。
本公开实施例所提供的数据处理方法及装置,包括:级联的多个处理芯片,每个处理芯片包括多个处理单元;主控芯片,连接到多个处理芯片,主控芯片被配置为:在多个处理芯片的温度值处于预设的第一温度区间内、且工作在初始频率下时,将多个处理芯片的工作频率提高到第一预设频率,第一预设频率是多个预设频率中的第一个;控制多个处理芯片分别进行处理功能测试,确定多个处理芯片在第一预设频率下的处理状态;在多个处理芯片在第一预设频率下的处理状态正确时,将多个处理芯片的工作频率提高到下一个预设频率;在多个处理芯片在第M个预设频率下的处理状态错误、且在第M-1个预设频率下的处理状态正确时,将第M-1个预设频率确定为多个处理芯片的目标工作频率,其中,M为大于1的整数。本公开实施例所提供的数据处理方法及装置,可以快速地确定多个处理芯片在预设的第一温度区间内的目标工作频率,并使得多个处理芯片能在第一温度区间内按照目标工作频率正确、稳定的运行。
根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面,并且用于解释本公开的原理。
图1示出根据本公开一实施例的数据处理装置的框图。
图2示出根据本公开一实施例的数据处理装置的框图。
图3示出根据本公开一实施例的数据处理装置的应用场景的示意图。
图4示出根据本公开一实施例的数据处理方法的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外,为了更好的说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
图1示出根据本公开一实施例的数据处理装置的框图。如图1所示,该装置包括级联的多个处理芯片100和主控芯片200。每个处理芯片100包括多个处理单元101,处理单元101用于对接收到的数据进行运算。主控芯片200,连接到多个处理芯片100。主控芯片200被配置为:
在多个处理芯片100的温度值处于预设的第一温度区间内、且工作在初始频率下时,将多个处理芯片100的工作频率提高到第一预设频率,第一预设频率是多个预设频率中的第一个;
控制多个处理芯片100分别进行处理功能测试,确定多个处理芯片100在第一预设频率下的处理状态;
在多个处理芯片100在第一预设频率下的处理状态正确时,将多个处理芯片100的工作频率提高到下一个预设频率;
在多个处理芯片100在第M个预设频率下的处理状态错误、且在第M-1个预设频率下的处理状态正确时,将第M-1个预设频率确定为多个处理芯片100的目标工作频率。其中,M为大于1的整数。
在本实施例中,第一温度区间可以是根据装置中所包含的处理芯片的数量、各处理芯片的工作温度需求等设置,以保证装置的正常运行。第一温度区间包括第一最高温度值和第一最低温度值,多个处理芯片的温度值需大于或等于第一最低温度值、且小于或等于第一最高温度值。
在本实施例中,主控芯片可以在确定多个处理芯片100的温度值处于预设的第一温度区间内、且工作在初始频率下时,每隔一定的时间间隔t1对多个处理芯片的工作频率进行提高。在提高工作频率的过程中,若确定多个处理芯片100在第M个预设频率下的处理状态错误,停止进行处理功能测试。其中,第M个预设频率可以是多个预设频率中的任意一个。
本公开实施例所提供的数据处理装置,可以快速地确定多个处理芯片在预设的第一温度区间内的目标工作频率,并使得多个处理芯片能在第一温度区间内按照目标工作频率正确、稳定的运行。
在一种可能的实现方式中,主控芯片200所执行的步骤S12可以包括:
向多个处理芯片100发送测试指令,测试指令用于指示多个处理芯片100进行处理功能测试;获取各个处理芯片响100应于测试指令所返回的功能报告;根据多个处理芯片100的功能报告,确定多个处理芯片100在第一预设频率下的处理状态。其中,功能报告能够表示处理芯片的处理状态是否正确。
图2示出根据本公开一实施例的数据处理装置的框图。在一种可能的实现方式中,如图2所示,每个处理芯片100还包括数据检查单元102,多个处理芯片中的任意一个处理芯片100被配置为:
在接收到测试指令时,向多个处理单元101发送测试数据,以使多个处理单元101对测试数据进行运算;获取多个处理单元101的运算结果;通过数据检查单元102对多个处理单元的运算结果进行检查,得到功能报告;向主控芯片200发送功能报告。
在该实现方式中,所得到的功能报告可以是数据检查单元根据其对运算结果的检查所得到的,也可以是处理芯片根据数据检查单元对运算结果所进行的检查进行分析得到的,本公开对此不作限制。
通过上述方式,处理芯片可以根据测试指令对自身的处理功能进行测试,并将获得的功能报告发送至主控芯片,提高了处理功能测试的效率。
在一种可能的实现方式中,为保证所确定的多个处理芯片100在第一预设频率下的处理状态的准确性,可以对多个处理芯片100进行多次处理功能测试。主控芯片通过发送测试指令对多个处理芯片100进行多次处理功能测试的方式包括以下几种方式。
方式一,主控芯片每隔一定时间间隔依次向多个处理芯片发出多个测试指令,每个测试指令指示处理芯片进行一次处理功能测试。主控芯片向多个处理芯片发出第一测试指令(多个测试指令中的第一个),处理芯片在接收到第一测试指令之后,向多个处理单元发送与第一测试指令相对应的第一测试数据。处理芯片获取多个处理单元对第一测试数据进行运算所输出的运算结果,并将数据检查单元对多个处理单元的运算结果进行检查得到的功能报告发送至主控芯片。主控芯片在根据多个处理芯片所发送的功能报告确定多个处理芯片的处理状态正确之后,继续向多个处理芯片发出下一个测试指令,进行下一次处理功能测试。在所有的测试指令均已发送至多个处理芯片,或者根据功能报告确定多个处理芯片中存在处理状态错误时,停止进行处理功能测试。其中,主控芯片根据功能报告确定多个处理芯片中存在处理状态错误时,停止进行处理功能测试的同时,确定多个处理芯片的处理状态在当前预设工作频率的处理状态错误。主控芯片根据功能报告确定多个处理芯片执行多个测试指令均正确时,确定多个处理芯片的处理状态在当前预设工作频率的处理状态正确。不同的测试指令可以对应不同的测试数据。测试数据可以被测试指令携带发送至处理芯片中,也可以直接存储在处理芯片中,本公开对此不作限制。
方式二,主控芯片仅向多个处理芯片发送一个测试指令,该测试指令用于指示处理芯片进行多次处理功能测试。处理芯片在接收到测试指令之后,可以每隔一定的时间间隔向多个处理单元发送依次发送多个测试数据。处理芯片向多个处理单元发送第一测试数据(多个测试数据中的第一个)。处理芯片获取多个处理单元对第一测试数据进行运算所输出的运算结果,并根据数据检查单元对多个处理单元的运算结果所进行的检查,确定多个处理单元的处理状态。在多个处理单元的处理状态正确时,处理芯片继续向多个处理单元发送下一个测试数据,进行下一次处理功能测试。在所有测试数据均已发送至多个处理单元、或者根据数据检查单元的检查确定多个处理单元的处理状态错误时,停止进行处理功能测试。其中,在处理芯片确定多个处理单元对多个测试数据的处理状态均正确时,处理芯片向主控芯片发出表示处理芯片处理状态正确的功能报告。在处理芯片根据数据检查单元的检查确定多个处理单元中存在处理状态错误时,停止进行测试的同时,向主控芯片发出表示处理芯片的处理状态错误的功能报告。其中,测试指令中可以包含多个测试数据。多个测试数据也可以存储在处理芯片中,本公开对此不作限制。
在一种可能的实现方式中,主控芯片200所执行的步骤S12可以包括:
向多个处理芯片100发送测试数据,以使各个处理芯片100的多个处理单元101对测试数据进行运算;获取各个处理芯片100对测试数据进行运算所得到的运算结果;对多个处理芯片100的运算结果进行分析,确定多个处理芯片100在第一预设频率下的处理状态。
其中,处理芯片在接收到测试数据之后,控制多个处理单元对测试数据进行运算,并将多个处理单元的运算结果发送至主控芯片。
在一种可能的实现方式中,为保证所确定的多个处理芯片100在第一预设频率下的处理状态的准确性,可以对多个处理芯片100进行多次处理功能测试。主控芯片可以按照一定的时间间隔向多个处理芯片依次发出多个测试数据,处理芯片每接收到一个测试数据进行一次处理功能测试。主控芯片向多个处理芯片发送第一测试数据(多个测试数据中的第一个)。处理芯片获取多个处理单元对第一测试数据进行运算所输出的第一运算结果,并将第一运算结果发送至主控芯片。主控芯片在根据第一运算结果确定多个处理芯片对第一测试数据的处理状态正确时,继续向多个处理芯片发出下一测试数据,进行下一次处理功能测试。在主控芯片确定所有测试数据均以发送至多个处理芯片、或者根据运算结果确定多个处理芯片对某一个测试数据的处理状态错误时,停止进行处理功能测试。其中,主控芯片在根据运算结果确定多个处理芯片对每一个测试数据的处理状态均正确时,可以确定多个处理芯片在当前预设频率下的处理状态正确。主控芯片在根据运算结果确定多个处理芯片中存在对某一个测试数据的处理状态错误时,停止进行处理功能测试的同时,可以确定多个处理芯片在当前预设频率下的处理状态错误。
需要说明的是,以上所描述的对多个处理芯片进行多次处理功能测试的方式仅仅是本公开所提供的示例,本领域技术人员可以根据实际需要对多个处理芯片进行多次处理功能测试的实现方式进行设置,本公开对此不作限制。
在一种可能的实现方式中,如图2所示,每个处理芯片100还包括温度检测单元103,多个处理芯片中的任意一个处理芯片100被配置为:获取处理芯片100的温度检测单元103检测到的温度值;将检测到的温度值发送至主控芯片200。这样,处理芯片可以自行检测其温度值。
在一种可能的实现方式中,多个处理芯片100中的任意一个处理芯片100还被配置为:在处理芯片100的温度值超出预设的第二温度区间时,产生温度报警信号;向主控芯片200发送温度报警信号。
在该实现方式中,第二温度区间包括第二最高温度值和第二最低温度值,处理芯片的温度值需大于或等于第二最低温度值、且小于或等于第二最高温度值。处理芯片的温度值超出第二温度区间可以是:处理芯片的温度值大于第二温度区间中的第二最高温度值,或者其温度值小于第二温度区间中的第二最低温度值。不同的处理芯片所对应的第二温度区间可以相同,也可以不同。并且,第二温度区间可以与第一温度区间相同,也可以不同。本公开对此不作限制。
在一种可能的实现方式中,主控芯片200还被配置为:在多个处理芯片100的温度值超出第一温度区间时,调整数据处理装置的散热模块的运行速率。
在该实现方式中,多个处理芯片的温度值超出第一温度区间可以是:多个处理芯片中的一个或多个处理芯片的温度值大于第一温度区间中的第一最高温度值,或者其温度值小于第一温度区间中的第一最低温度值。散热模块可以包括散热风扇、散热液体等能够改变装置的散热速度的装置。以散热模块包括散热风扇为例,在多个处理芯片的温度值中某个或多个处理芯片的温度值大于第一最高温度值时,主控芯片可以提高散热风扇的转速,进而提高装置的散热效果,降低处理芯片的温度。
在一种可能的实现方式中,如图2所示,该装置还可以包括温度检测模块300。温度检测模块300,用于对多个处理芯片100的温度进行检测,并将检测到的多个处理芯片100的温度值发送至主控芯片200。这样,可以通过温度检测模块检测多个处理芯片100的温度值,降低处理芯片的功能要求。
需要说明的是,尽管以上述实施例作为示例介绍了数据处理装置如上,但本领域技术人员能够理解,本公开应不限于此。事实上,用户完全可根据个人喜好和/或实际应用场景灵活设定各部分,只要符合本公开的技术方案即可。
应用示例
以下结合“某数据处理装置确定其目标工作频率的过程”作为一个示例性应用场景,给出根据本公开实施例的应用示例,以便于理解数据处理装置的流程。本领域技术人员应理解,以下应用示例仅仅是出于便于理解本公开实施例的目的,不应视为对本公开实施例的限制。
图3示出根据本公开一实施例的数据处理装置的应用场景的示意图。如图3所示,假定上述数据处理装置所包括的多个处理芯片所进行运算是相同的(也即多个处理单元中输入相同的数据,可以得到相同的运算结果)。上述数据处理装置的工作过程包括步骤S21至步骤S29。
在步骤S21中,在装置第一次启动或者每次启动之后,主控芯片确定多个处理芯片的温度值T,以及确定多个处理芯片的工作频率f。其中,多个处理芯片的温度值可以是主控芯片根据各个处理芯片中的温度检测单元上报的温度值确定的,可以是根据数据处理装置的温度检测模块对多个处理芯片的温度进行检测的结果确定的。
在步骤S22中,主控芯片判断多个处理芯片的温度值T是否处于第一温度区间[T1,T2],以及判断多个处理芯片的工作频率f是否等于初始频率f0。并在T∈[T1,T2]且f=f0时,执行步骤S23。否则,执行步骤S20。
在步骤S20中,主控芯片判断多个处理芯片的温度值T是否超出第一温度区间[T1,T2]。在
Figure BDA0001893502250000111
时,主控芯片执行步骤S20’,根据温度值T调整数据处理装置的散热模块的运行速率,同时主控芯片继续执行步骤S21。在T∈[T1,T2]时,可能目标工作频率已经确定,或者装置存在其他问题,主控芯片执行步骤S20”暂停频率调整。待主控芯片确定问题解决、或者接收到继续执行的指令后继续执行步骤S21。
在步骤S23中,主控芯片将多个处理芯片的工作频率提高至第一预设频率。
在步骤S24中,主控芯片向多个处理芯片发送测试数据。以使得处理芯片中的多个处理单元对测试数据进行运算,并将得到的运算结果发送至主控芯片。
在步骤S25中,主控芯片获取多个处理芯片对测试数据进行运算后所输出的运算结果。
在步骤S26中,主控芯片判断多个处理芯片输出的运算结果是否一致。若运算结果一致,则主控芯片执行步骤S27;若运算结果不一致,则主控芯片执行步骤S29。
在步骤S27中,主控芯片判断处理功能测试的测试次数是否大于或等于指定次数n。在测试次数大于或等于n时,主控芯片执行步骤S28。在测试次数小于n时,主控芯片执行步骤S24,继续下一次处理功能测试。
在步骤S28中,主控芯片将多个处理芯片的工作频率提高至下一预设频率。
在步骤S29中,主控芯片将上一预设工作频率确定为多个处理芯片的目标工作频率。
这样,可以快速地确定多个处理芯片在预设的第一温度区间内的目标工作频率,并使得多个处理芯片能在第一温度区间内按照目标工作频率正确、稳定的运行。
图4示出根据本公开一实施例的数据处理方法的框图。该方法应用于数据处理装置。数据处理装置包括级联的多个处理芯片和主控芯片,每个处理芯片包括多个处理单元,主控芯片连接到多个处理芯片。如图4所示,该方法包括步骤S11至步骤S14。
在步骤S11中,主控芯片在多个处理芯片的温度值处于预设的第一温度区间内、且工作在初始频率下时,将多个处理芯片的工作频率提高到第一预设频率,第一预设频率是多个预设频率中的第一个。
在步骤S12中,主控芯片控制多个处理芯片分别进行处理功能测试,确定多个处理芯片在第一预设频率下的处理状态。
在步骤S13中,主控芯片在多个处理芯片在第一预设频率下的处理状态正确时,将多个处理芯片的工作频率提高到下一个预设频率。
在步骤S14中,主控芯片在多个处理芯片在第M个预设频率下的处理状态错误、且在第M-1个预设频率下的处理状态正确时,将第M-1个预设频率确定为多个处理芯片的目标工作频率。其中,M为大于1的整数。
在一种可能的实现方式中,步骤S12可以包括:
向多个处理芯片发送测试数据,以使各个处理芯片的多个处理单元对测试数据进行运算;
获取各个处理芯片对测试数据进行运算所得到的运算结果;
对多个处理芯片的运算结果进行分析,确定多个处理芯片在第一预设频率下的处理状态。
在一种可能的实现方式中,每个处理芯片还可以包括数据检查单元,多个处理芯片中的任意一个处理芯片可以被配置为:
在接收到测试指令时,向多个处理单元发送测试数据,以使多个处理单元对测试数据进行运算;
获取多个处理单元的运算结果;
通过数据检查单元对多个处理单元的运算结果进行检查,得到功能报告;
向主控芯片发送功能报告。
在一种可能的实现方式中,步骤S12可以包括:
向多个处理芯片发送测试数据,以使各个处理芯片的多个处理单元对测试数据进行运算;
获取各个处理芯片对测试数据进行运算所得到的运算结果;
对多个处理芯片的运算结果进行分析,确定多个处理芯片在第一预设频率下的处理状态。
在一种可能的实现方式中,每个处理芯片还可以包括温度检测单元,多个处理芯片中的任意一个处理芯片可以被配置为:
获取处理芯片的温度检测单元检测到的温度值;
将检测到的温度值发送至主控芯片。
在一种可能的实现方式中,多个处理芯片中的任意一个处理芯片还可以被配置为:
在处理芯片的温度值超出预设的第二温度区间时,产生温度报警信号;
向主控芯片发送温度报警信号。
在一种可能的实现方式中,该方法还可以包括:在多个处理芯片的温度值超出第一温度区间时,主控芯片调整数据处理装置的散热模块的运行速率。
在一种可能的实现方式中,该方法还可以包括:
通过数据处理装置中的温度检测模块对多个处理芯片的温度进行检测,并将检测到的多个处理芯片的温度值发送至主控芯片。
本公开实施例所提供的数据处理方法,用于数据处理装置,可以快速地确定多个处理芯片在预设的第一温度区间内的目标工作频率,并使得多个处理芯片能在第一温度区间内按照目标工作频率正确、稳定的运行。
本公开提供一种数据处理方法,该方法应用数据处理装置中的主控芯片,数据处理装置包括主控芯片和级联的多个处理芯片,每个处理芯片包括多个处理单元。该方法可以包括:
在多个处理芯片的温度值处于预设的第一温度区间内、且工作在初始频率下时,将多个处理芯片的工作频率提高到第一预设频率,第一预设频率是多个预设频率中的第一个;
控制多个处理芯片分别进行处理功能测试,确定多个处理芯片在第一预设频率下的处理状态;
在多个处理芯片在第一预设频率下的处理状态正确时,将多个处理芯片的工作频率提高到下一个预设频率;
在多个处理芯片在第M个预设频率下的处理状态错误、且在第M-1个预设频率下的处理状态正确时,将第M-1个预设频率确定为多个处理芯片的目标工作频率,
其中,M为大于1的整数。
在一种可能的实现方式中,控制多个处理芯片分别进行处理功能测试,确定多个处理芯片在第一预设频率下的处理状态,可以包括:
向多个处理芯片发送测试指令,测试指令用于指示多个处理芯片进行处理功能测试;
获取各个处理芯片响应于测试指令所返回的功能报告;
根据多个处理芯片的功能报告,确定多个处理芯片在第一预设频率下的处理状态。
在一种可能的实现方式中,控制多个处理芯片分别进行处理功能测试,确定多个处理芯片在第一预设频率下的处理状态,可以包括:
向多个处理芯片发送测试数据,以使各个处理芯片的多个处理单元对测试数据进行运算;
获取各个处理芯片对测试数据进行运算所得到的运算结果;
对多个处理芯片的运算结果进行分析,确定多个处理芯片在第一预设频率下的处理状态。
在一种可能的实现方式中,在多个处理芯片的温度值超出第一温度区间时,调整数据处理装置的散热模块的运行速率。
本公开实施例所提供的数据处理方法,用于数据处理装置中的主控芯片,可以快速地确定多个处理芯片在预设的第一温度区间内的目标工作频率,并使得多个处理芯片能在第一温度区间内按照目标工作频率正确、稳定的运行。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (8)

1.一种数据处理装置,其特征在于,所述装置包括:
级联的多个处理芯片,每个处理芯片包括多个处理单元;
主控芯片,连接到所述多个处理芯片,所述主控芯片被配置为:
在所述多个处理芯片的温度值处于预设的第一温度区间内、且工作在初始频率下时,将所述多个处理芯片的工作频率提高到第一预设频率,所述第一预设频率是多个预设频率中的第一个;
控制所述多个处理芯片分别进行处理功能测试,确定多个处理芯片在所述第一预设频率下的处理状态;
在所述多个处理芯片在所述第一预设频率下的处理状态正确时,将所述多个处理芯片的工作频率提高到下一个预设频率;
在所述多个处理芯片在第M个预设频率下的处理状态错误、且在第M-1个预设频率下的处理状态正确时,将第M-1个预设频率确定为所述多个处理芯片的目标工作频率,其中,M为大于1的整数;
其中,所述主控芯片控制所述多个处理芯片分别进行处理功能测试,确定多个处理芯片在所述第一预设频率下的处理状态,包括:
向所述多个处理芯片发送测试指令,所述测试指令用于指示所述多个处理芯片进行处理功能测试;
获取各个处理芯片响应于所述测试指令所返回的功能报告;
根据多个处理芯片的功能报告,确定所述多个处理芯片在所述第一预设频率下的处理状态。
2.根据权利要求1所述的装置,其特征在于,每个处理芯片还包括数据检查单元,所述多个处理芯片中的每个处理芯片被配置为:
在接收到所述测试指令时,向所述多个处理单元发送测试数据,以使所述多个处理单元对所述测试数据进行运算;
获取所述多个处理单元的运算结果;
通过所述数据检查单元对所述多个处理单元的运算结果进行检查,得到所述功能报告;
向所述主控芯片发送所述功能报告。
3.根据权利要求1所述的装置,其特征在于,所述主控芯片控制所述多个处理芯片分别进行处理功能测试,确定多个处理芯片在所述第一预设频率下的处理状态,包括:
向所述多个处理芯片发送测试数据,以使各个处理芯片的多个处理单元对所述测试数据进行运算;
获取各个处理芯片对所述测试数据进行运算所得到的运算结果;
对所述多个处理芯片的运算结果进行分析,确定所述多个处理芯片在所述第一预设频率下的处理状态。
4.根据权利要求1所述的装置,其特征在于,每个处理芯片还包括温度检测单元,所述多个处理芯片中的每个处理芯片被配置为:
获取所述处理芯片的温度检测单元检测到的温度值;
将检测到的温度值发送至所述主控芯片。
5.根据权利要求4所述的装置,其特征在于,所述多个处理芯片中的每个处理芯片还被配置为:
在所述处理芯片的温度值超出预设的第二温度区间时,产生温度报警信号;
向所述主控芯片发送所述温度报警信号。
6.根据权利要求1所述的装置,其特征在于,所述主控芯片还被配置为:
在所述多个处理芯片的温度值超出所述第一温度区间时,调整所述数据处理装置的散热模块的运行速率。
7.根据权利要求1所述的装置,其特征在于,所述装置还包括:
温度检测模块,用于对所述多个处理芯片的温度进行检测,并将检测到的所述多个处理芯片的温度值发送至所述主控芯片。
8.一种数据处理方法,其特征在于,所述方法应用于数据处理装置,所述数据处理装置包括级联的多个处理芯片和主控芯片,每个处理芯片包括多个处理单元,所述主控芯片连接到所述多个处理芯片,所述方法包括:
所述主控芯片在所述多个处理芯片的温度值处于预设的第一温度区间内、且工作在初始频率下时,将所述多个处理芯片的工作频率提高到第一预设频率,所述第一预设频率是多个预设频率中的第一个;
所述主控芯片控制所述多个处理芯片分别进行处理功能测试,确定多个处理芯片在所述第一预设频率下的处理状态;
所述主控芯片在所述多个处理芯片在所述第一预设频率下的处理状态正确时,将所述多个处理芯片的工作频率提高到下一个预设频率;
所述主控芯片在所述多个处理芯片在第M个预设频率下的处理状态错误、且在第M-1个预设频率下的处理状态正确时,将第M-1个预设频率确定为所述多个处理芯片的目标工作频率,其中,M为大于1的整数;
其中,所述主控芯片控制所述多个处理芯片分别进行处理功能测试,确定多个处理芯片在所述第一预设频率下的处理状态,包括:
向所述多个处理芯片发送测试数据,以使各个处理芯片的多个处理单元对所述测试数据进行运算;
获取各个处理芯片对所述测试数据进行运算所得到的运算结果;
对所述多个处理芯片的运算结果进行分析,确定所述多个处理芯片在所述第一预设频率下的处理状态。
CN201811481463.9A 2018-12-05 2018-12-05 数据处理方法及装置 Active CN111274069B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811481463.9A CN111274069B (zh) 2018-12-05 2018-12-05 数据处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811481463.9A CN111274069B (zh) 2018-12-05 2018-12-05 数据处理方法及装置

Publications (2)

Publication Number Publication Date
CN111274069A CN111274069A (zh) 2020-06-12
CN111274069B true CN111274069B (zh) 2023-07-07

Family

ID=71001343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811481463.9A Active CN111274069B (zh) 2018-12-05 2018-12-05 数据处理方法及装置

Country Status (1)

Country Link
CN (1) CN111274069B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1687867A (zh) * 2005-05-25 2005-10-26 威盛电子股份有限公司 内存频率调整的方法
CN101206580A (zh) * 2006-12-18 2008-06-25 华硕电脑股份有限公司 调整芯片工作频率的方法
CN101839962A (zh) * 2010-04-23 2010-09-22 北京龙芯中科技术服务中心有限公司 一种处理器芯片频率的筛选方法
CN103268076A (zh) * 2013-04-02 2013-08-28 中国科学院上海微系统与信息技术研究所 一种通过控制温度提高集成电路可靠性的方法
CN103376869A (zh) * 2012-04-28 2013-10-30 华为技术有限公司 一种用于dvfs的温度反馈控制系统及方法
CN104360822A (zh) * 2014-10-22 2015-02-18 深圳芯邦科技股份有限公司 芯片以及芯片工作频率的控制方法
CN104597393A (zh) * 2015-01-29 2015-05-06 华为技术有限公司 一种芯片最高工作频率的确定方法及装置
CN105045702A (zh) * 2015-07-22 2015-11-11 Tcl移动通信科技(宁波)有限公司 一种根据芯片温度来保护芯片的方法、系统及芯片
CN106774767A (zh) * 2016-12-16 2017-05-31 算丰科技(北京)有限公司 串联供电芯片和系统、虚拟数字币挖矿机、及服务器
CN106933315A (zh) * 2017-02-23 2017-07-07 深圳市金立通信设备有限公司 一种终端温度调节的方法和终端
CN108536476A (zh) * 2017-03-02 2018-09-14 广达电脑股份有限公司 动态优化服务器系统的操作频率的计算机实施方法及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103376859B (zh) * 2012-04-26 2016-12-14 华为技术有限公司 芯片性能的控制方法及装置
US10345887B2 (en) * 2016-05-06 2019-07-09 Mediatek Inc. Adaptive optimization of low power strategies

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1687867A (zh) * 2005-05-25 2005-10-26 威盛电子股份有限公司 内存频率调整的方法
CN101206580A (zh) * 2006-12-18 2008-06-25 华硕电脑股份有限公司 调整芯片工作频率的方法
CN101839962A (zh) * 2010-04-23 2010-09-22 北京龙芯中科技术服务中心有限公司 一种处理器芯片频率的筛选方法
CN103376869A (zh) * 2012-04-28 2013-10-30 华为技术有限公司 一种用于dvfs的温度反馈控制系统及方法
CN103268076A (zh) * 2013-04-02 2013-08-28 中国科学院上海微系统与信息技术研究所 一种通过控制温度提高集成电路可靠性的方法
CN104360822A (zh) * 2014-10-22 2015-02-18 深圳芯邦科技股份有限公司 芯片以及芯片工作频率的控制方法
CN104597393A (zh) * 2015-01-29 2015-05-06 华为技术有限公司 一种芯片最高工作频率的确定方法及装置
CN105045702A (zh) * 2015-07-22 2015-11-11 Tcl移动通信科技(宁波)有限公司 一种根据芯片温度来保护芯片的方法、系统及芯片
CN106774767A (zh) * 2016-12-16 2017-05-31 算丰科技(北京)有限公司 串联供电芯片和系统、虚拟数字币挖矿机、及服务器
CN106933315A (zh) * 2017-02-23 2017-07-07 深圳市金立通信设备有限公司 一种终端温度调节的方法和终端
CN108536476A (zh) * 2017-03-02 2018-09-14 广达电脑股份有限公司 动态优化服务器系统的操作频率的计算机实施方法及系统

Also Published As

Publication number Publication date
CN111274069A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
US7590509B2 (en) System and method for testing a processor
US6782348B2 (en) Apparatus for diagnosing failure in equipment using signals relating to the equipment
US9830252B2 (en) System, method and non-transitory computer readable medium for software testing
US7791531B2 (en) VOR monitoring receiving apparatus and VOR monitor receiving method
CN102244591A (zh) 客户端服务器及对其功能测试全程监测的方法
JP6893531B2 (ja) 要求処理方法及び装置
US20140129821A1 (en) Test system and method for computer
JP2017142228A (ja) 自動車用のレーダ装置を運転するための方法
US20130221999A1 (en) Testing system and method
CN111274069B (zh) 数据处理方法及装置
JP7383053B2 (ja) バス監視方法、記憶媒体及び電子装置
CN109508271B (zh) 一种检测fpga的时钟资源单粒子动态翻转的装置及方法
CN112732615A (zh) 一种设备调控方法、装置、设备及存储介质
US6987399B2 (en) Systems and method for testing and recording temperatures of a CPU
US20070220296A1 (en) Data processing apparatus
CN109542697B (zh) 运算处理装置以及运算处理方法
JP4953005B2 (ja) 半導体試験装置
KR102166663B1 (ko) 시스템 온 칩의 테스트 시스템 및 그것의 테스트 방법
CN109558324A (zh) 一种检测方法及设备
JP2016167107A (ja) 制御装置、バス回路、方法、及び、プログラム
CN108241117B (zh) 用于测试半导体组件之系统及方法
CN105786614A (zh) 电子设备中处理器的负载计算方法和负载计算系统
US9823302B2 (en) Semiconductor circuit and semiconductor system
JP6744448B2 (ja) 情報処理装置、情報処理システム、故障検出方法、及びそのためのプログラム
JP2006022686A (ja) ファン故障検知装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant