CN111261682A - 电容结构、像素结构、显示面板 - Google Patents

电容结构、像素结构、显示面板 Download PDF

Info

Publication number
CN111261682A
CN111261682A CN202010071154.5A CN202010071154A CN111261682A CN 111261682 A CN111261682 A CN 111261682A CN 202010071154 A CN202010071154 A CN 202010071154A CN 111261682 A CN111261682 A CN 111261682A
Authority
CN
China
Prior art keywords
side edge
electrode
sub
edge
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010071154.5A
Other languages
English (en)
Other versions
CN111261682B (zh
Inventor
曹席磊
王本莲
徐映嵩
马倩
袁长龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010071154.5A priority Critical patent/CN111261682B/zh
Publication of CN111261682A publication Critical patent/CN111261682A/zh
Application granted granted Critical
Publication of CN111261682B publication Critical patent/CN111261682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域，提出一种电容结构、像素结构、显示面板，所述电容结构包括：第一电极，包括相对且平行的第一侧边和第二侧边；第二电极，其边沿在第二电极所在平面的正投影位于第二电极边沿以内；第二电极上设置有开口，开口包括相对且平行的第三侧边和第四侧边；第一侧边在第二电极的正投影与第三侧边、第四侧边相交，第二侧边在第二电极的正投影与第三侧边、第四侧边相交；在第一侧边的延伸方向上，所述第三侧边、第四侧边在第一电极的正投影与第一电极中与其邻近的边沿具有预设距离；在第三侧边的延伸方向上，第一侧边、第二侧边在开口的正投影与开口中与其邻近的边沿具有预设距离。该电容结构能够避免工艺误差对电容参数造成的影响。

Description

电容结构、像素结构、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种电容结构、像素结构、显示面板。
背景技术
近年来，OLED显示面板以其轻薄，优异显示效果，高对比度，广色域，柔性等一系列的优点受到人们的广泛关注。OLED显示面板通常通过像素驱动电路来驱动OLED发光单元发光。像素驱动电路一般包括有电容结构，例如常见的7T1C、2T1C等像素驱动电路。
相关技术中，电容结构一般包括有上下电极以及位于上下电极之间的介质层，上下电极之间的重叠面积影响电容结构的电容参数。在显示面板制作过程中，电容结构的上下电极通常通过构图工艺形成，然而由于构图工艺存在工艺误差，上下电极的位置可能会发生偏移，根据电容值公式C＝ε*A/d，其中，ε为第一电极和第二电极之间介质层的介电常数，A为第一电极和第二电极的重叠面积，d为第一电极和第二电极之间的距离。当上下电极的位置发生偏移时，上下电极的重叠面积发生变化，从而造成电容结构的电容参数发生偏差，最终影响显示效果。
需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种电容结构、像素结构、显示面板。该电容结构能够解决相关技术中由于工艺误差造成的电容结构电容参数偏差。
本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本发明的一个方面，提供一种电容结构，该电容结构包括：第一电极、第二电极。第一电极包括相对且平行设置的第一侧边和第二侧边；第二电极与所述第一电极相对设置，所述第一电极边沿在所述第二电极所在平面的正投影位于所述第二电极边沿以内；其中，所述第二电极上设置有开口，所述开口包括相对且平行设置的第三侧边和第四侧边；所述第一侧边在所述第二电极的正投影分别与所述第三侧边、第四侧边相交，所述第二侧边在所述第二电极的正投影分别与所述第三侧边、第四侧边相交；且在所述第一侧边的延伸方向上，所述第三侧边、第四侧边在所述第一电极的正投影分别与所述第一电极中与其邻近的边沿具有预设距离；在所述第三侧边的延伸方向上，所述第一侧边、第二侧边在所述第二电极的正投影分别与所述开口中与其邻近的边沿具有预设距离。
本发明的一种示例性实施例中，所述开口为矩形，所述矩形包括相对且平行设置的所述第三侧边和所述第四侧边。
本发明的一种示例性实施例中，所述第三侧边包括位于同一直线的第一子侧边和第二子侧边，所述第四侧边包括位于同一直线的第三子侧边和第四子侧边；其中，所述第一侧边在所述第二电极的正投影分别与所述第一子侧边、第三子侧边相交，所述第二侧边在所述第二电极的正投影分别与所述第二子侧边、第四子侧边相交；所述开口还包括：连接于所述第一子侧边和第二子侧边之间的第五侧边，以及连接于所述第三子侧边和第四子侧边之间的第六侧边；其中，在所述第二侧边延伸方向上，所述第五侧边与所述第六侧边之间的距离大于第二侧边与所述第三侧边之间的距离。
本发明的一种示例性实施例中，所述第五侧边、第六侧边为曲线和/或折线。
本发明的一种示例性实施例中，所述开口包括独立设置的第一开口和第二开口，所述第三侧边包括位于同一直线的第一子侧边和第二子侧边，所述第四侧边包括位于同一直线的第三子侧边和第四子侧边；所述第一子侧边和所述第三子侧边形成所述第一开口的相对两侧边，所述第二子侧边和所述第四子侧边形成所述第二开口的相对两侧边；其中，所述第一侧边在所述第二电极的正投影分别与所述第一子侧边、第三子侧边相交，所述第二侧边在所述第二电极的正投影分别与所述第二子侧边、第四子侧边相交。
本发明的一种示例性实施例中，所述开口延伸至所述第二电极的边沿，以在所述第二电极边沿形成缺口。
根据本发明的一个方面，提供一种像素结构，该像素结构包括上述的电容结构。
本发明的一种示例性实施例中，所述像素结构还包括：衬底基板、缓冲层、半导体层、第一绝缘层、栅极层、第二绝缘层、导电层、第三绝缘层、源/漏层。缓冲层设置于所述衬底基板的一侧；半导体层设置于所述缓冲层背离所述衬底基板的一侧；第一绝缘层设置于所述缓冲层背离所述衬底基板的一侧，且覆盖所述半导体层；栅极层设置于所述第一绝缘层背离所述衬底基板的一侧，包括第一栅极部，所述第一栅极部形成第一电极；第二绝缘层设置于所述第一绝缘层背离所述衬底基板的一侧，且覆盖所述栅极层，其中，所述第二绝缘层上设置有第一过孔；导电层设置于所述第二绝缘层背离所述衬底基板的一侧，包括第一导电部，所述第一导电部形成第二电极，其中，所述第一过孔在所述第二电极的正投影与所述第二电极上的开口至少部分重合；第三绝缘层设置于所述第二绝缘层背离所述衬底基板的一侧，且覆盖所述导电层，所述第三绝缘层上设置有第二过孔，所述第二过孔在所述第二电极的正投影与所述第二电极上的开口至少部分重合；源/漏层设置于所述第三绝缘层背离所述衬底基板的一侧，包括第一源/漏部，所述第一源/漏部通过所述开口、第二过孔、第一过孔与所述第一电极连接。
本发明的一种示例性实施例中，所述第一源/漏部在所述第二电极上的正投影沿所述开口延伸方向延伸。
根据本发明的一个方面，提供一种显示面板，该显示面板包括上述的像素结构。
本公开提供一种电容结构、像素结构、显示面板，该电容结构包括：第一电极、第二电极。第一电极包括相对且平行设置的第一侧边和第二侧边；第二电极与所述第一电极相对设置，所述第一电极边沿在所述第二电极所在平面的正投影位于所述第二电极内，且与所述第二电极边沿具有预设距离；其中，所述第二电极上设置有开口，所述开口包括相对且平行设置的第三侧边和第四侧边；所述第一侧边在所述第二电极的正投影分别与所述第三侧边、第四侧边相交，所述第二侧边在所述第二电极的正投影分别与所述第三侧边、第四侧边相交；且在所述第三侧边的延伸方向上，所述第一侧边、第二侧边在所述第二电极的正投影分别与所述开口的边沿具有预设距离。本公开提供的电容结构中，当第一电极和第二电极的相对位置发生微小移动时，第一电极和第二电极之间的实际重叠面积不会发生变化，从而解决了由于构图工艺误差造成的电容参数发生偏差的技术问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中一种像素结构中像素驱动电路的电路图；
图2为图1中像素结构的结构示意图图；
图3为本公开电容结构一种示例性实施例的结构示意图；
图4为本公开电容结构一种示例性实施例的结构示意图；
图5为本公开电容结构另一种示例性实施例的结构示意图；
图6为本公开电容结构另一种示例性实施例的结构示意图；
图7为本公开电容结构一种示例性实施例的结构示意图；
图8为本公开电容结构另一种示例性实施例的结构示意图；
图9为本公开电容结构另一种示例性实施例的结构示意图；
图10为本公开电容结构另一种示例性实施例的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1、2所示，图1为相关技术中一种像素结构中像素驱动电路的电路图，图2为图1中像素结构的结构示意图图。如图1所示，该像素驱动电路可以包括第一到第七晶体管M1-M7、电容C、发光单元OLED，其中，第一到第七晶体管M1-M7为P型晶体管。如图2所示，该像素结构可以包括衬底基板1、缓冲层2、半导体层、第一绝缘层4、栅极层、第二绝缘层5、导电层、第三绝缘层7、源/漏层、平坦层10、阳极层11。缓冲层2位于衬底基板的一侧。半导体层位于缓冲层2背离衬底基板1的一侧，该半导体层可以包括第一半导体部31、第二半导体部32以及掺杂部33，其中，第一半导体部31可以形成图1中晶体管M6的有源层，第二半导体部32可以形成图1中晶体管M3的有源层，掺杂部33用于形成晶体管M6的源/漏接触部。第一绝缘层4设置于所述缓冲层2背离所述衬底基板1的一侧，且覆盖所述半导体层。栅极层设置于所述第一绝缘层4背离所述衬底基板1的一侧，栅极层可以包括第一栅极部61和第二栅极部62，第一栅极部61可以形成晶体管M3的栅极以及电容C的第一电极，第二栅极部62可以形成晶体管M6的栅极。第二绝缘层5设置于所述第一绝缘层4背离所述衬底基板1的一侧，且覆盖所述栅极层；导电层设置于所述第二绝缘层5背离所述衬底基板1的一侧，包括第一导电部81，第一导电部81可以形成电容C的第二电极；第三绝缘层7设置于所述第二绝缘层5背离所述衬底基板1的一侧，且覆盖所述导电层；源/漏层设置于所述第三绝缘层7背离所述衬底基板1的一侧，源/漏层可以包括第一源/漏部91、第二源/漏部92、第三源/漏部93，第一源/漏部91用于形成图1中晶体管M1的源/漏极，第二源/漏部92、第三源/漏部93用于形成晶体管M6的源/漏极。所述第一源/漏部91通过第一导电部81上的开口、第三绝缘层7和第二绝缘层5上的过孔与所述第一栅极部61连接。在该像素结构制作过程中，电容C的第一电极和第二电极均需要通过构图工艺形成，然而由于构图工艺存在误差，第一电极和第二电极的位置可能会发生偏移，从而造成电容C的电容参数发生偏差，最终影响显示效果。
基于此，本示例性实施例提供一种电容结构，如图3所示，为本公开电容结构一种示例性实施例的结构示意图。该电容结构包括：第一电极61、第二电极8。第一电极61包括相对且平行设置的第一侧边611和第二侧边612；第二电极8与所述第一电极61相对设置，所述第一电极61边沿在所述第二电极8所在平面的正投影位于所述第二电极8边沿以内；其中，所述第二电极8上设置有开口81，所述开口81包括相对且平行设置的第三侧边811和第四侧边812；所述第一侧边611在所述第二电极8的正投影分别与所述第三侧边811、第四侧边812相交，所述第二侧边612在所述第二电极8的正投影分别与所述第三侧边811、第四侧边812相交；且在所述第一侧边611的延伸方向上，所述第三侧边811、第四侧边812在所述第一电极61的正投影分别与所述第一电极61中与其邻近的边沿具有预设距离(即第三侧边811在第一电极的正投影与第一电极61中右侧边沿具有预设距离S2，第四侧边812在第一电极的正投影与第一电极61中左侧边沿具有预设距离S1)；在所述第三侧边811的延伸方向上，所述第一侧边611、第二侧边612在所述第二电极的正投影分别与所述开口81中与其邻近的边沿具有预设距离(即第一侧边611在第二电极的正投影与开口的上边沿具有预设距离S4，第二侧边612在第二电极的正投影与开口的下边沿具有预设距离S3)。其中，所述第一电极61边沿在所述第二电极8所在平面的正投影位于所述第二电极8边沿以内，可以具理解为第一电极61边沿在所述第二电极8所在平面的正投影位于第二电极8上，且与第二电极8的边沿(未设置开口时的边沿)具有一定距离。开口81可以用于层叠设置于第二电极8上的源/漏层连接第一电极61。
如图3所示，当由于构图工艺误差，第一电极61相对第二电极8沿第一侧边611延伸方向(左右方向)微小移动，或沿第三侧边811的延伸方向(上下方向)微小移动时，只要向上移动距离不超过S4，向下移动距离不超过S3，向左移动距离不超过S2，向右移动距离不超过S1，第一电极61和第二电极8的实际重叠面积均不会发生改变。因此，该电容结构的电容参数不会因为构图工艺的微小误差造成电容参数的改变。
本示例性实施例中，如图3所示，所述开口81可以为矩形，所述矩形包括相对且平行设置的所述第三侧边811和所述第四侧边812。第一电极和第二电极均可以为矩形。开口81下端可以延伸至所述第二电极8的边沿，以在所述第二电极边沿形成缺口。其中，层叠设置于第二电极8上方的源/漏层可以沿该开口延伸方向延伸，由于第二电极边沿形成有缺口，从而使得该源/漏层与第二电极8不存在正投影重叠部分，进而避免了第二电极与该源/漏层之间形成寄生电容。应该理解的是，在其他示例性实施例中，开口、第一电极、第二电极还可以为其他的形状，开口还可以设置于第二电极的内部，或开口两端均延伸至第二电极边沿。该电容结构还可以应用于其他像素结构和其他电路结构。
本示例性实施例中，如图4、5所示，图4为本公开电容结构一种示例性实施例的结构示意图，图5为本公开电容结构另一种示例性实施例的结构示意图。在图4中，第一侧边611和第三侧边811垂直设置，第一电极61和第二电极8正投影的实际重叠面积为第一电极面积减去开口81处裸露出的第一电极面积，其中，开口81处裸露出的第一电极面积等于S7*h。然而，如图5所示，当第一电极发生旋转时，开口81处裸露出的第一电极面积等于S8*h，显然，S8不等于S7，此时，第一电极和第二电极形成电容的电容值发生变化。
如图6所示，为本公开电容结构另一种示例性实施例的结构示意图。所述第三侧边可以包括位于同一直线的第一子侧边8111和第二子侧边8112，所述第四侧边可以包括位于同一直线的第三子侧边8121和第四子侧边8122；其中，所述第一侧边611在所述第二电极的正投影分别与所述第一子侧边8111、第三子侧边8121相交，所述第二侧边612在所述第二电极的正投影分别与所述第二子侧边8112、第四子侧边8122相交；所述开口还可以包括：连接于所述第一子侧边8111和第二子侧边8112之间的第五侧边813，以及连接于所述第三子侧边8121和第四子侧边8122之间的第六侧边814；其中，在所述第二侧边612延伸方向上，所述第五侧边813与所述第六侧边814之间的距离S5大于第二侧边与所述第三侧边之间的距离S6。
如图7、8所示，图7为本公开电容结构一种示例性实施例的结构示意图，图8为本公开电容结构另一种示例性实施例的结构示意图。在图7中，开口81处裸露出的第一电极面积等于虚线框处的面积M1+M2+M3。如图8所示，当第一电极发生旋转时，M2处面积不发生变化，同时由于S6数值较小，M1和M3的变化较小，因此，该设置可以减小第一电极相对第二电极发送旋转时该电容结构电容值的变化量。
本示例性实施例中，如图6所示，所述第五侧边813、第六侧边814可以为折线，应该理解的是，在其他示例性实施例中，如图9所示，为本公开电容结构另一种示例性实施例的结构示意图。第五侧边813、第六侧边814还可以曲线。
本示例性实施例中，如图10所示，为本公开电容结构另一种示例性实施例的结构示意图。所述开口包括独立设置的第一开口81和第二开口82，所述第三侧边可以包括位于同一直线的第一子侧边811和第二子侧边821，所述第四侧边包括位于同一直线的第三子侧边812和第四子侧边822；所述第一子侧边811和所述第三子侧边812形成所述第一开口81的相对两侧边，所述第二子侧边821和所述第四子侧边822形成所述第二开口82的相对两侧边；其中，所述第一侧边611在所述第二电极的正投影分别与所述第一子侧边811、第三子侧边812相交，所述第二侧边612在所述第二电极的正投影分别与所述第二子侧边821、第四子侧边822相交。
当由于构图工艺误差，第一电极61相对第二电极8沿第一侧边611延伸方向(左右方向)微小移动，或沿第三侧边811的延伸方向(上下方向)移动时，第一电极61和第二电极8的实际重叠面积均不会发生改变。因此，该电容结构的电容参数不会因为构图工艺的微小误差造成电容参数的改变。
本示例性实施例还提供一种像素结构，该像素结构包括上述的电容结构。
本示例性实施例中，该像素结构可以如图2所示。其中，所述像素结构还可以包括：衬底基板1、缓冲层2、半导体层、第一绝缘层4、栅极层、第二绝缘层5、导电层、第三绝缘层7、源/漏层。缓冲层2设置于所述衬底基板1的一侧；半导体层设置于所述缓冲层背离所述衬底基板的一侧；第一绝缘层4设置于所述缓冲层2背离所述衬底基板1的一侧，且覆盖所述半导体层；栅极层设置于所述第一绝缘层4背离所述衬底基板1的一侧，包括第一栅极部61，所述第一栅极部61形成第一电极；第二绝缘层5设置于所述第一绝缘层4背离所述衬底基板1的一侧，且覆盖所述栅极层，其中，所述第二绝缘层上设置有第一过孔；导电层设置于所述第二绝缘层背离所述衬底基板的一侧，包括第一导电部81，所述第一导电部81形成第二电极，其中，所述第一过孔在所述第二电极的正投影与所述第二电极上的开口至少部分重合；第三绝缘层7设置于所述第二绝缘层5背离所述衬底基板1的一侧，且覆盖所述导电层，所述第三绝缘层上设置有第二过孔，所述第二过孔在所述第二电极的正投影与所述第二电极上的开口至少部分重合；源/漏层设置于所述第三绝缘层背离所述衬底基板的一侧，包括第一源/漏部91，所述第一源/漏部91通过所述开口、第二过孔、第一过孔与所述第一电极连接。
本示例性实施例中，所述第一源/漏部91在所述第二电极上的正投影可以沿所述开口延伸方向延伸。从而可以降低或避免第一源/漏部91与第二电极8之间形成的寄生电容。
本示例性实施例还提供一种显示面板，该显示面板包括上述的像素结构。该显示面板可以应用于手机、电视、平板电脑等显示装置。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (10)

1.一种电容结构，其特征在于，包括：
第一电极，包括相对且平行设置的第一侧边和第二侧边；
第二电极，与所述第一电极相对设置，所述第一电极边沿在所述第二电极所在平面的正投影位于所述第二电极边沿以内；
其中，所述第二电极上设置有开口，所述开口包括相对且平行设置的第三侧边和第四侧边；
所述第一侧边在所述第二电极的正投影分别与所述第三侧边、第四侧边相交，所述第二侧边在所述第二电极的正投影分别与所述第三侧边、第四侧边相交；
且在所述第一侧边的延伸方向上，所述第三侧边、第四侧边在所述第一电极的正投影分别与所述第一电极中与其邻近的边沿具有预设距离；
在所述第三侧边的延伸方向上，所述第一侧边、第二侧边在所述第二电极的正投影分别与所述开口中与其邻近的边沿具有预设距离。
2.根据权利要求1所述的电容结构，其特征在于，所述开口为矩形，所述矩形包括相对且平行设置的所述第三侧边和所述第四侧边。
3.根据权利要求1所述的电容结构，其特征在于，
所述第三侧边包括位于同一直线的第一子侧边和第二子侧边，所述第四侧边包括位于同一直线的第三子侧边和第四子侧边；
其中，所述第一侧边在所述第二电极的正投影分别与所述第一子侧边、第三子侧边相交，所述第二侧边在所述第二电极的正投影分别与所述第二子侧边、第四子侧边相交；
所述开口还包括：连接于所述第一子侧边和第二子侧边之间的第五侧边，以及连接于所述第三子侧边和第四子侧边之间的第六侧边；
其中，在所述第二侧边延伸方向上，所述第五侧边与所述第六侧边之间的距离大于第二侧边与所述第三侧边之间的距离。
4.根据权利要求3所述的电容结构，其特征在于，所述第五侧边、第六侧边为曲线和/或折线。
5.根据权利要求1所述的电容结构，其特征在于，
所述开口包括独立设置的第一开口和第二开口，所述第三侧边包括位于同一直线的第一子侧边和第二子侧边，所述第四侧边包括位于同一直线的第三子侧边和第四子侧边；
所述第一子侧边和所述第三子侧边形成所述第一开口的相对两侧边，所述第二子侧边和所述第四子侧边形成所述第二开口的相对两侧边；
其中，所述第一侧边在所述第二电极的正投影分别与所述第一子侧边、第三子侧边相交，所述第二侧边在所述第二电极的正投影分别与所述第二子侧边、第四子侧边相交。
6.根据权利要求1所述的电容结构，其特征在于，所述开口延伸至所述第二电极的边沿，以在所述第二电极边沿形成缺口。
7.一种像素结构，其特征在于，包括权利要求1-6任一项所述的电容结构。
8.根据权利要求7所述的像素结构，其特征在于，所述像素结构还包括：
衬底基板；
缓冲层，设置于所述衬底基板的一侧；
半导体层，设置于所述缓冲层背离所述衬底基板的一侧；
第一绝缘层，设置于所述缓冲层背离所述衬底基板的一侧，且覆盖所述半导体层；
栅极层，设置于所述第一绝缘层背离所述衬底基板的一侧，包括第一栅极部，所述第一栅极部形成第一电极；
第二绝缘层，设置于所述第一绝缘层背离所述衬底基板的一侧，且覆盖所述栅极层，其中，所述第二绝缘层上设置有第一过孔；
导电层，设置于所述第二绝缘层背离所述衬底基板的一侧，包括第一导电部，所述第一导电部形成第二电极，其中，所述第一过孔在所述第二电极的正投影与所述第二电极上的开口至少部分重合；
第三绝缘层，设置于所述第二绝缘层背离所述衬底基板的一侧，且覆盖所述导电层，所述第三绝缘层上设置有第二过孔，所述第二过孔在所述第二电极的正投影与所述第二电极上的开口至少部分重合；
源/漏层，设置于所述第三绝缘层背离所述衬底基板的一侧，包括第一源/漏部，所述第一源/漏部通过所述开口、第二过孔、第一过孔与所述第一电极连接。
9.根据权利要求8所述的像素结构，其特征在于，所述第一源/漏部在所述第二电极上的正投影沿所述开口延伸方向延伸。
10.一种显示面板，其特征在于，包括权利要求7-9任一项所述的像素结构。
CN202010071154.5A 2020-01-21 2020-01-21 电容结构、像素结构、显示面板 Active CN111261682B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010071154.5A CN111261682B (zh) 2020-01-21 2020-01-21 电容结构、像素结构、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010071154.5A CN111261682B (zh) 2020-01-21 2020-01-21 电容结构、像素结构、显示面板

Publications (2)

Publication Number Publication Date
CN111261682A true CN111261682A (zh) 2020-06-09
CN111261682B CN111261682B (zh) 2022-12-02

Family

ID=70951007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010071154.5A Active CN111261682B (zh) 2020-01-21 2020-01-21 电容结构、像素结构、显示面板

Country Status (1)

Country Link
CN (1) CN111261682B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490270A (zh) * 2020-11-26 2021-03-12 京东方科技集团股份有限公司 驱动背板及其制备方法、显示面板、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1846312A (zh) * 2003-09-04 2006-10-11 株式会社日立制作所 电极基板、薄膜晶体管、显示装置、及其制造方法
CN106920529A (zh) * 2017-05-09 2017-07-04 深圳市华星光电技术有限公司 像素单元及包含其的阵列基板
CN107579098A (zh) * 2017-08-21 2018-01-12 上海天马微电子有限公司 一种阵列基板及显示装置
CN108878515A (zh) * 2017-05-12 2018-11-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN110690234A (zh) * 2019-11-11 2020-01-14 合肥京东方卓印科技有限公司 显示背板及其制作方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1846312A (zh) * 2003-09-04 2006-10-11 株式会社日立制作所 电极基板、薄膜晶体管、显示装置、及其制造方法
CN106920529A (zh) * 2017-05-09 2017-07-04 深圳市华星光电技术有限公司 像素单元及包含其的阵列基板
CN108878515A (zh) * 2017-05-12 2018-11-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN107579098A (zh) * 2017-08-21 2018-01-12 上海天马微电子有限公司 一种阵列基板及显示装置
CN110690234A (zh) * 2019-11-11 2020-01-14 合肥京东方卓印科技有限公司 显示背板及其制作方法和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490270A (zh) * 2020-11-26 2021-03-12 京东方科技集团股份有限公司 驱动背板及其制备方法、显示面板、显示装置

Also Published As

Publication number Publication date
CN111261682B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
KR20170080799A (ko) 플렉서블 디스플레이 장치
KR20170071659A (ko) 플렉서블 디스플레이 장치
CN114122101A (zh) 显示面板、显示装置
US11107413B2 (en) Display substrate and method for manufacturing the same, display device
CN108897445B (zh) 触控显示装置、触控显示面板及其制造方法
CN112331679B (zh) 显示装置
CN110649046A (zh) 像素结构及制作方法、阵列基板、显示面板
US20170256566A1 (en) Semiconductor device
CN111554718B (zh) 阵列基板及其制作方法、显示装置
CN110120408B (zh) Oled显示面板
JP2023528549A (ja) 表示パネル及びその製作方法、表示装置
CN111176042A (zh) 阵列基板、显示装置
EP4113612A1 (en) Display substrate and manufacturing method therefor, and display apparatus
JP2022543714A (ja) 表示基板及びその製造方法、表示装置
CN111261682B (zh) 电容结构、像素结构、显示面板
CN113133324B (zh) 阵列基板和显示装置
EP4106000A1 (en) Display panel and display device
CN107611163B (zh) 一种oled显示基板及其制作方法和显示装置
CN115398629A (zh) 显示基板及其制造方法、显示装置
US20240120422A1 (en) Thin film transistor, display panel and display device
CN210607258U (zh) 一种阵列基板和显示面板
WO2022104584A1 (zh) 阵列基板、显示装置
US20240074266A1 (en) Display panel and display device
EP4303931A1 (en) Display panel and display apparatus
CN118039653A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant