JP2022543714A - 表示基板及びその製造方法、表示装置 - Google Patents

Abstract

本開示は、表示基板及びその製造方法、表示装置を提供する。当該表示基板は、複数の画素領域を備え、各画素領域は、画素電極が設けられた表示領域と、画素回路が設けられた駆動領域とを含み、前記画素回路は、第１の極及び第２の極がそれぞれ接続ビアホールを介して活性層に接続された少なくとも１つの画素トランジスタを含み、前記駆動領域には、前記表示基板に垂直な方向において前記画素トランジスタの第１の極及び第２の極と絶縁状態で重なる蓄積容量の第１の磁極片がさらに設けられており、第１の磁極片は、少なくとも一部の接続ビアホールに対応する箇所において開口を有する。

Description

（関連出願の相互参照）
本開示は、２０１９年８月５日に中国知識産権局に提出された中国特許出願Ｎｏ．２０１９２１２５８０５４．２の優先権を主張し、当該中国特許出願のすべての内容を参照により援用する。

本開示は、表示技術の分野に属し、具体的に表示基板及びその製造方法、表示装置に関するものである。

既存の表示基板（例えば、有機発光ダイオード表示基板）では、高解像度化に伴い、各画素領域の面積が小さくなっていく。蓄積容量を拡大するためには、蓄積容量の磁極片の面積を大きくする必要があり、このことによって磁極片と画素回路内の各画素トランジスタが重なってしまう可能性がある。

一態様において、本開示は表示基板を提供し、当該表示基板は、複数の画素領域を備え、各画素領域は、発光素子が設けられた表示領域と、画素回路が設けられた駆動領域とを含み、前記画素回路は、第１の極及び第２の極がそれぞれ接続ビアホールを介して活性層に接続された少なくとも１つの画素トランジスタを含み、前記駆動領域には、前記表示基板に垂直な方向において前記少なくとも１つの画素トランジスタの第１の極及び第２の極と絶縁状態で重なる蓄積容量の第１の磁極片がさらに設けられており、前記第１の磁極片は、少なくとも一部の前記接続ビアホールに対応する箇所において開口を有する。

任意で、１つの前記画素領域において、前記第１の磁極片は前記発光素子の第１の電極に接続され、前記発光素子の第２の電極は第２の電源線に接続され、前記少なくとも１つの画素トランジスタは、スイッチングトランジスタと駆動トランジスタを含み、前記スイッチングトランジスタのゲートはゲート線に接続され、第１の極はデータ線に接続され、第２の極は駆動トランジスタのゲートに電気的に接続され、前記駆動トランジスタの第１の極は第１の電源線に接続され、第２の極は画素電極に接続される。

任意で、前記第１の磁極片は、前記スイッチングトランジスタの第１の極の接続ビアホールと、前記スイッチングトランジスタの第２の極の接続ビアホールと、前記駆動トランジスタの第１の極の接続ビアホールのうちの少なくとも１つに対応する箇所において開口を有する。

任意で、前記第１の磁極片は、前記表示基板に垂直な方向において前記駆動トランジスタの第２の極の接続ビアホールと絶縁状態で重なり、前記第１の磁極片は、駆動トランジスタの第２の極の接続ビアホールに対応する箇所において開口を有する。

任意で、前記第１の磁極片は、前記表示基板に垂直な方向において前記駆動トランジスタの第２の極の接続ビアホールと絶縁状態で重なり、前記第１の磁極片は、駆動トランジスタの第２の極の接続ビアホールに対応する箇所において開口を有しない。

任意で、前記蓄積容量は、前記スイッチングトランジスタの第２の極に電気的に接続された第２の磁極片をさらに含み、前記第２の磁極片と前記第１の磁極片は前記表示基板に垂直な方向において絶縁状態で重なって第１のサブ容量を形成する。

任意で、前記第２の磁極片は前記画素トランジスタの活性層と同じ層に設けられている。

任意で、前記蓄積容量は、前記第１の磁極片に電気的に接続された第３の磁極片をさらに含み、前記第３の磁極片は、前記画素トランジスタの第１及び第２の極と同じ層に設けられており、前記第２の磁極片と絶縁状態で重なって第２のサブ容量を形成する。

任意で、前記発光素子は有機発光ダイオードである。

任意で、前記表示基板はベースをさらに備え、前記画素トランジスタの第１及び第２の極は、前記画素トランジスタの活性層のベースから離れた側に位置し、前記第１の磁極片は、前記画素トランジスタの活性層のベースに近い側に位置する。

任意で、前記ベース上への前記開口の正射影は、前記ベース上への対応する接続ビアホールの正射影を覆う。

任意で、前記ベース上への前記開口の正射影の面積は、前記ベース上への対応する接続ビアホールの正射影の面積以上である。

任意で、開口に対応する接続ビアホールの傾斜角は鋭角であり、前記傾斜角は前記接続ビアホールの側壁と前記表示基板が位置する平面との間の角度である。

任意で、開口に対応する接続ビアホールの傾斜角は４５°～７５°である。

任意で、開口に対応する接続ビアホールにおける活性層の境界角は鋭角であり、前記境界角は前記活性層の側壁と前記表示基板が位置する平面との間の角度である。

任意で、開口に対応する接続ビアホールの傾斜角は鋭角であり、
（α＋β）／２＞ｍｉｎ（α，β）＞１／４α
αは開口に対応する任意の接続ビアホールの傾斜角であり、βは当該接続ビアホールにおける活性層の境界角であり、前記傾斜角は前記接続ビアホールの側壁と前記表示基板が位置する平面との間の角度であり、前記境界角は前記活性層の側壁と前記表示基板が位置する平面との間の角度である。

任意で、前記開口は、前記第１の磁極片の縁部に位置する凹部、および／または前記第１の磁極片の内部に位置する貫通孔を含む。

別の態様において、上記に記載の表示基板を含む表示装置を提供する。

別の態様において、表示基板の製造方法を提供し、当該方法は、ベースを提供するステップと、前記ベースに蓄積容量と少なくとも１つの画素トランジスタを形成するステップと、を含み、前記表示基板は複数の画素領域を備え、各画素領域は、画素電極が設けられた表示領域と、画素回路が設けられた駆動領域とを含み、前記画素回路は、第１の極及び第２の極がそれぞれ接続ビアホールを介して活性層に接続された前記少なくとも１つの画素トランジスタを含み、前記蓄積容量の第１の磁極片は前記駆動領域に位置しており、前記第１の磁極片は、前記表示基板に垂直な方向において前記画素トランジスタの第１の極及び第２の極と絶縁状態で重なっており、前記第１の磁極片は少なくとも一部の接続ビアホールにおいて開口を有する。

任意で、前記ベースに蓄積容量と少なくとも１つの画素トランジスタを形成するステップは、前記ベースに蓄積容量の第１の磁極片を形成することと、前記第１の磁極片に第１の絶縁層を形成することと、前記第１の絶縁層にスイッチングトランジスタのゲート及びゲート線を形成することと、前記スイッチングトランジスタのゲート及び前記ゲート線に第２の絶縁層を形成することと、前記第２の絶縁層に前記スイッチングトランジスタの活性層、駆動トランジスタの活性層及び蓄積容量の第２の磁極片を形成し、前記第２の磁極片と前記第１の磁極片は前記ベースに垂直な方向において絶縁状態で重なって第１のサブ容量を形成することと、前記スイッチングトランジスタの活性層、駆動トランジスタの活性層及び蓄積容量の第２の磁極片に第３の絶縁層を形成することと、前記第３の絶縁層にスイッチングトランジスタの第１の極、スイッチングトランジスタの第２の極、駆動トランジスタの第１の極、駆動トランジスタの第２の極、駆動トランジスタのゲート、データ線、第１の電源線及び第３の磁極片を形成し、前記第３の磁極片は接続ビアホールを介して前記第１の磁極片と接続され、かつ前記駆動トランジスタの第２の極と接続され、前記第２の磁極片と前記第３の磁極片は前記ベースに垂直な方向において絶縁状態で重なって第２のサブ容量を形成することと、を含む。

本開示の実施例による表示基板の構造模式図である。 本開示の実施例による表示基板における画素回路の回路図である。 本開示の実施例による表示基板における１つの画素領域の構造模式図である。 図３における第１の磁極片の構造模式図である。 図３におけるＡＡ’に沿った断面構造模式図である。 図３におけるＢＢ’に沿った断面構造模式図である。 図３におけるＤＤ’に沿った断面構造模式図である。 本開示の実施例による表示基板における１つの画素領域の構造模式図である。 本開示の実施例による表示基板の製造工程を示すフローチャートである。

当業者が本開示の技術案をよりよく理解できるように、以下では図面及び具体的な実施形態を組み合わせて本開示についてさらに詳細に説明する。

本明細書に記載の具体的な実施例及び図面は、本開示を説明するためのものにすぎず、本開示を限定するものではないことを理解されたい。

本開示の各実施例及び実施例における各特徴は、矛盾しない場合に互いに組み合わせられ得ることを理解されたい。

説明を容易にするために、本開示の図面には、本開示に関連する部分のみを示し、本開示に関連しない部分は示していないことを理解されたい。

本開示の実施例に係る各ユニット、モジュールは、１つの物理的構造のみに対応していてもよいし、複数の物理的構造からなるものでもよく、或いは、複数のユニット、モジュールが１つの物理的構造に統合されていてもよいことを理解されたい。

名詞解釈
本開示において、特に説明がない限り、以下の技術用語は、以下の解釈に従って理解されるべきである。

複数の構造が「同じ層に設けられている」とは、複数の構造が同一の材料層から形成されていることから、それらが積層関係において同じ層にあることをいい、ベースからの距離が等しいことを意味するものでも、ベース間の他の層構造と全く同一であることを意味するものでもない。これに対して、構造が「異なる層に設けられている」とは、複数の構造が上記「同じ層に設けられている」という条件に適合せず、異なる材料層から形成されていることをいう。

「パターニングプロセス」とは、特定のパターンを有する構造を形成するステップであり、例えば、フォトリソグラフィプロセスが挙げられる。フォトリソグラフィプロセスは、材料層の形成、フォトレジストの塗布、露光、現像、エッチング、フォトレジストの剥離などのステップのうち１つ以上のステップを含む。当然ながら、パターニングプロセスは、インプリンティングプロセス、インクジェット印刷プロセスなどの他のプロセスであってもよい。

「開口」とは、本来は第１の磁極片が相対的に完全な規則的形状（例えば矩形）を有するが、一部の位置に欠失（例えばノッチまたは孔）を有することをいい、これらの規則的形状が欠失した位置が「開口」である。

画素トランジスタの第１及び第２の極（即ち、ソース及びドレイン）は通常、接続ビアホールを介してその活性層に接続されており、大部分の第１及び第２の極の電圧は、蓄積容量の電極の電圧と異なるため、重なった層間に電圧差が生じる。よって、上記接続ビアホールの位置において、蓄積容量と画素トランジスタ（具体的には、蓄積容量の電極と画素トランジスタの第１の極、第２の極）との間の短絡不良が発生しやすくなり、製品の品質が低下する。

よって、本開示の一態様では、複数の画素領域を備える表示基板を提供し、各画素領域は、画素電極が設けられた表示領域と、画素回路が設けられた駆動領域とを含む。画素回路は、第１の極及び第２の極がそれぞれ接続ビアホールを介して活性層に接続された少なくとも１つの画素トランジスタを含む。駆動領域には、表示基板に垂直な方向において画素トランジスタの第１の極及び第２の極と絶縁状態で重なる蓄積容量の第１の磁極片がさらに設けられており、第１の磁極片が、少なくとも一部の画素トランジスタの少なくとも一部の接続ビアホールにおいて開口を有する。

本開示の実施例による表示基板において、蓄積容量は駆動領域に位置し、画素トランジスタと重なるため、その面積は比較的大きく、蓄積効果が良い。同時に、蓄積容量の第１の磁極片は接続ビアホールに対応する箇所において開口を有し、即ち第１の磁極片はこれら接続ビアホールとの重なりがないか、又は小さく、これにより接続ビアホールにおける第１の磁極片の短絡等の不良の発生リスクが低減され、製品の品質が向上する。

図１～８を参照して本開示の表示基板について詳細に説明する。

本開示の実施例による表示基板は複数の画素領域９を備え、各画素領域９は、画素電極９２１が設けられた表示領域９２と、画素回路が設けられた駆動領域９１とを含む。画素回路は、第１の極及び第２の極がそれぞれ接続ビアホール２を介して活性層に接続された少なくとも１つの画素トランジスタを含む。

本開示の実施例による表示基板は複数の画素領域９を備え、各画素領域９は、独立して表示を行うことができる最小単位、即ち１サブピクセルである。図１を参照すると、表示基板上には、互いに絶縁され、交差する複数のゲート線ＧＡＴＥと複数のデータ線ＤＡＴＡとが設けられていてもよく、各画素領域９は、隣り合う２本のゲート線ＧＡＴＥと隣り合う２本のデータ線ＤＡＴＡとによって囲まれた領域である。ここで、各画素領域９はいずれも表示基板のアクティブ領域（ＡＡ領域）に位置してもよく、表示基板はリードを引き出すためのファンアウト領域（Ｆａｎｏｕｔ領域、即ち図１の最上部領域）などをさらに含んでもよいが、ここでは詳細な説明は省略する。

表示基板には、各画素領域９に給電するための第１の電源線ＶＤＤ、第２の電源線ＶＳＳなどの構造が含まれていてもよいが、図１では、画素領域９とゲート線ＧＡＴＥ、データ線ＤＡＴＡとの関係を明示するために、第１の電源線ＶＤＤ、第２の電源線ＶＳＳは示していない。

図１、図３を参照すると、各画素領域９は表示領域９２と駆動領域９１を含む。表示領域９２には画素電極９２１が設けられており、画素電極９２１をデータ電圧（階調電圧）で駆動することにより、表示領域９２に所望の内容を表示させることができる。駆動領域９１には表示領域９２が表示するのを駆動するための画素回路が設けられている。

画素回路は少なくとも１つのトランジスタ（画素トランジスタ）を含み、これら画素トランジスタのソース及びドレイン（即ち第１及び第２の極）はビアホール（接続ビアホール２）を介して対応する活性層に接続される。

駆動領域９１には蓄積容量Ｃの第１の磁極片Ｃ１がさらに設けられており、第１の磁極片Ｃ１は、表示基板に垂直な方向において画素トランジスタの第１の極及び第２の極と絶縁状態で重なり、少なくとも一部の画素トランジスタの少なくとも一部の接続ビアホール２において開口Ｃ１１を有する。

即ち、画素領域９には蓄積容量Ｃがさらに設けられており、蓄積容量Ｃの一方の磁極片（第１の磁極片Ｃ１）の少なくとも一部が駆動領域９１に位置し、且つ画素トランジスタの第１の極及び第２の極と重なっているので、第１の磁極片Ｃ１の面積は比較的大きく、蓄積容量Ｃの蓄積性能を向上させることができる。一例として、図３に示すように、第１の磁極片Ｃ１は駆動領域９１の全体を覆う。

同時に、第１の極、第２の極の少なくとも一部に対応する接続ビアホール２において、第１の磁極片Ｃ１は開口Ｃ１１を有し、これによりこれら接続ビアホール２との重なりがないか、又は重なる面積が小さいため、第１の磁極片Ｃ１が接続ビアホール２で短絡する確率を低減し、製品の品質を向上させることができる。

任意で、当該表示基板はベース５をさらに含む。ベース５上への開口Ｃ１１の正射影は、ベース５上への対応する接続ビアホール２の正射影を覆う。さらに、ベース５上への開口Ｃ１１の正射影の面積は、ベース５上への対応する接続ビアホール２の正射影の面積よりも大きく、さらに、ベース５上への開口Ｃ１１の正射影の面積は、接続ビアホール２におけるデータ線や電源線等と活性層との接触面積よりも大きい。

図３、図５、図６を参照すると、開口Ｃ１１は、第１の磁極片Ｃ１が接続ビアホール２と完全に重ならないように、対応する接続ビアホール２を完全に覆うことが好ましい。さらに、短絡をより良好に回避するために、開口部Ｃ１１は、対応する接続ビアホール２を越えて突出していることがより好ましい。

任意で、開口Ｃ１１は、第１の磁極片Ｃ１の縁部に位置する凹部、および／または第１の磁極片Ｃ１の内部に位置する貫通孔を含む。

開口Ｃ１１の具体的な形態も位置によって異なり、第１の磁極片Ｃ１の縁部に位置する場合、開口Ｃ１１は、第１の磁極片Ｃ１の縁部から内側に凹んだ凹部（例えば、図４の左側の３つの開口Ｃ１１）である。第１の磁極片Ｃ１の内部に位置する場合、開口Ｃ１１は、第１の磁極片Ｃ１を貫通する貫通孔（例えば、図４の右側の開口Ｃ１１）である。

任意で、開口Ｃ１１に対応する接続ビアホール２の傾斜角αは鋭角である。さらに、開口部Ｃ１１に対応する接続ビアホール２の傾斜角αは４５°～７５°である。

図５を参照すると、接続ビアホール２の傾斜角αは即ち接続ビアホール２の側壁とベース５が位置する平面との間の角度である。ここで、少なくとも開口Ｃ１１に対応する接続ビアホール２は傾斜角αが鋭角であり、さらに４５°～７５°の鋭角である。

ビアホールの傾斜角αは、当該ビアホール形成時のプロセスパラメータに関係している。ビアホールの傾斜角αが大きいと、オーバーエッチングが生じやすくなるため、ビアホール位置に導線接触層が形成されやすくなり、当該ビアホール位置と他層の導電層との間に短絡が生じる可能性が高くなる。

よって、研究したところ、接続ビアホール２に鋭角形式の傾斜角αを用いることで、接続ビアホール２での短絡の発生確率をさらに低減できることがわかった。

任意で、画素トランジスタの第１の極及び第２の極は同じ層に設けられ、かつ画素トランジスタの活性層のベース５から離れた側に位置し、第１の磁極片Ｃ１は画素トランジスタの活性層のベース５に近い側に位置する。

即ち、図５、図６を参照すると、画素トランジスタの第１の極及び第２の極は活性層の上方に位置してもよく、それら自体の下方に位置する接続ビアホール２を介して活性層に接続される。同時に、第１の磁極片Ｃ１は活性層の下方に位置する。このような第１の磁極片Ｃ１は接続ビアホール２との短絡がより発生しやすくなるので、本開示の実施例における開口Ｃ１１を採用することがより好適である。

本開示の実施例の一態様によれば、第１の磁極片Ｃ１は画素電極９２１に電気的に接続され、画素電極９２１は発光素子Ｌの第１の電極であり、発光素子Ｌの第２の電極は第２の電源線ＶＳＳに接続される。画素トランジスタは、スイッチングトランジスタＴ１と駆動トランジスタＴ２を含む。ここで、スイッチングトランジスタのゲートＴ１３はゲート線ＧＡＴＥに接続され、第１の極Ｔ１１はデータ線ＤＡＴＡに接続され、第２の極Ｔ１２は駆動トランジスタのゲートＴ２３に電気的に接続される。駆動トランジスタの第１の極Ｔ２１は第１の電源線ＶＤＤに接続され、第２の極は画素電極９２１に接続される。
任意で、発光素子Ｌは有機発光ダイオードである。

即ち、図３を参照すると、画素回路は具体的に、スイッチングトランジスタＴ１を通じてデータ電圧の書き込みが制御され、駆動トランジスタのゲートＴ２３の電圧を制御することによって発光素子Ｌの発光輝度が制御される形態であってもよく、このとき、発光素子Ｌは有機発光ダイオード（ＯＬＥＤ）であってもよく、第１の電極（画素電極９２１）はカソードまたはアノードのいずれか一方であってもよく、第２の電極は他方であってもよい。

なお、図３に示されているのは、上記画素回路の最も基本的な形態（２Ｔ１Ｃ）であり、即ち画素回路は少なくともスイッチングトランジスタＴ１と駆動トランジスタＴ２の２つの画素トランジスタと、１つの蓄積容量Ｃとを含む。ただし、画素回路には他の画素トランジスタ等の構造が含まれている状況も可能である。

上記画素回路によれば、蓄積容量の両極のうち、一方の極が画素電極９２１（又は駆動トランジスタの第２の極Ｔ２２）に電気的に接続され、他方の極がスイッチングトランジスタの第２の極Ｔ１２（又は駆動トランジスタのゲートＴ２３）に電気的に接続されるべきである。このとき、蓄積容量Ｃの第１の磁極片Ｃ１は、画素電極９２１と電気的に接続された一方の極に属する。

任意で、第１の磁極片Ｃ１は、スイッチングトランジスタの第１の極Ｔ１１の接続ビアホール２と、スイッチングトランジスタの第２の極Ｔ１２の接続ビアホール２と、駆動トランジスタの第１の極Ｔ２１の接続ビアホール２のうちの少なくとも１つに対応する箇所において開口Ｃ１１を有する。

このように、第１の磁極片Ｃ１は、スイッチングトランジスタの第１の極Ｔ１１及び第２の極Ｔ１２と、駆動トランジスタの第１の極Ｔ２１のいずれにも直接接続されていないため、これら３つの極Ｔ１１、Ｔ１２、Ｔ２１の電圧は通常第１の磁極片Ｃ１の電圧と異なり、第１の磁極片Ｃ１との短絡がより発生しやすい。よって、図３を参照すると、第１の磁極片Ｃ１は、これら３つの極Ｔ１１、Ｔ１２、Ｔ２１の接続ビアホール２に対応する箇所において開口Ｃ１１を設けるのが好ましい（当然ながらこれら３つの極Ｔ１１、Ｔ１２、Ｔ２１の接続ビアホール２に対応する箇所において開口Ｃ１１を同時に設けるのが最も好ましい）。

任意で、本開示の実施例の一形態として、第１の磁極片Ｃ１は、駆動トランジスタの第２の極Ｔ２２の接続ビアホール２と絶縁状態で重なる。

第１の磁極片Ｃ１は、画素電極９２１と電気的に接続されているため、駆動トランジスタの第２の極Ｔ２２とも電気的に接続されており、両者の電圧は理論上常に同一であり、両者の間で短絡が発生する確率は小さい。よって、図３及び図６を参照すると、第１の磁極片Ｃ１は、駆動トランジスタの第２の極Ｔ２２の接続ビアホール２に対応する箇所において開口を有さず、駆動トランジスタの第２の極Ｔ２２の接続ビアホール２と絶縁状態で重なって第１の磁極片Ｃ１の面積を増加させる。

任意で、本開示の実施例の他の形態として、第１の磁極片Ｃ１は、駆動トランジスタの第２の極Ｔ２２の接続ビアホール２に対応する箇所において開口Ｃ１１を有する。

即ち、第１の磁極片Ｃ１と駆動トランジスタの第２の極Ｔ２２との短絡の発生確率は相対的に小さいが、より徹底して短絡を回避するために、図８を参照すると、第１の磁極片Ｃ１は駆動トランジスタの第２の極Ｔ２２の接続ビアホール２に対応する箇所において開口Ｃ１１を有してもよい。

任意で、蓄積容量Ｃは、スイッチングトランジスタの第２の極Ｔ１２に電気的に接続された第２の磁極片Ｃ２をさらに含み、第２の磁極片Ｃ２と第１の磁極片Ｃ１は表示基板に垂直な方向において絶縁状態で重なって第１のサブ容量を形成する。

図６を参照すると、容量を形成するために、第１の磁極片Ｃ１は他の磁極片と重なる必要があり、上記画素回路によると、第１の磁極片Ｃ１は第２の磁極片Ｃ２と重なることができ、当該第２の磁極片Ｃ２は、スイッチングトランジスタの第２の極Ｔ１２（又は駆動トランジスタのゲートＴ２３）と電気的に接続される。また、図６に示すように、第２の磁極片Ｃ２は画素トランジスタの活性層と同じ層に設けられている。

任意で、蓄積容量Ｃは、第１の磁極片Ｃ１に電気的に接続された第３の磁極片Ｃ３をさらに含み、第３の磁極片Ｃ３は、第１の磁極片Ｃ１と異なる層に設けられ、画素トランジスタの第１及び第２の極と同じ層に設けられている。第３の磁極片Ｃ３と第２の磁極片Ｃ２は絶縁状態で重なって第２のサブ容量を形成する。

本実施例では、第１の磁極片Ｃ１とは異なる層に設けられた第３の磁極片Ｃ３を増設することができ、当該第３の磁極片Ｃ３は第１の磁極片Ｃ１と電気的に接続されているので、第１の磁極片Ｃ１と第３の磁極片Ｃ３は電圧が電気学的に同一である。同時に、図７を参照すると、第３の磁極片Ｃ３及び第１の磁極片Ｃ１は、表示基板に垂直な方向に沿ってそれぞれ第２の磁極片Ｃ２の両側に位置して第２の磁極片Ｃ２と重なるので、蓄積容量Ｃの総面積を増加させることなく、容量値を高めることができる。

任意で、開口Ｃ１１に対応する接続ビアホール２における活性層の境界角βは鋭角である。

活性層の境界角βとは、図６に示すように、活性層の側壁とベース５が位置する平面との間の角度である。

同様の理由により、図６に示すように、活性層の境界角βの角度が比較的大きいとオーバーエッチングが生じやすくなり、異なる層の導電層間で短絡が生じる可能性が高くなるため、活性層（例えば、スイッチングトランジスタの活性層Ｔ１４と駆動トランジスタの活性層Ｔ２４）の少なくとも開口Ｃ１１に対応する接続ビアホール２近傍におけるエッチング境界角βは鋭角となる（当然ながら、プロセス上の理由により、各位置における同一の活性層の境界角βは通常同一である）。

さらに、開口Ｃ１１に対応する接続ビアホール２の傾斜角αは鋭角であり、（α＋β）／２＞ｍｉｎ（α，β）＞１／４αを満たし、ここでは、傾斜角αと境界角βは開口部Ｃ１１に対応する同一の接続ビアホール２における相応の角度である。

図６を参照すると、開口部Ｃ１１に対応する同一の接続ビアホール２（例えば、駆動トランジスタの第１の極Ｔ２１に対応する接続ビアホール２）において、接続ビアホール２の傾斜角αと活性層（例えば、駆動トランジスタの活性層Ｔ２４）の境界角βはいずれも鋭角であり、式（α＋β）／２＞ｍｉｎ（α，β）＞１／４αを満たす。これにより、接続ビアホール２の位置における層間短絡の可能性を低減しつつ、エッチングレートを比較的高速に保つことができる。

当然ながら、図５～図７を参照すると、上述した表示基板は他の公知の構造をさらに含んでもよい。例えば、発光素子Ｌの発光層及び第２の電極（図示せず）、スイッチングトランジスタのゲート電極Ｔ１３と第１の磁極片Ｃ１とを絶縁する第１の絶縁層６１、スイッチングトランジスタのゲート電極Ｔ１３と活性層Ｔ１４（駆動トランジスタの活性層Ｔ２４も含む）とを絶縁する第２の絶縁層６２、各活性層と各第１の極／各第２の極とを絶縁する第３の絶縁層６３、各第１の極／各第２の極と画素電極９２１とを絶縁する第４の絶縁層６４等が挙げられる。

当然ながら、図５～図７を参照すると、上述した表示基板における異なる構造の一部が同じ層に設けられてもよい。例えば、ゲート線ＧＡＴＥはスイッチングトランジスタのゲートＴ１３と同じ層に設けられてもよく、第２の磁極片Ｃ２は各活性層と同じ層に設けられてもよく（第２の磁極片Ｃ２は導体化処理を行ってもよい）、第３の磁極片Ｃ３、各第１の極／各第２の極、データ線ＤＡＴＡ、第１の電源線ＶＤＤなどは同じ層に設けられてもよい。

当然ながら、上述した表示基板において、２つの構造は電気的に接続される場合、異なる方式で実現することができる。

第１の方式：図５～図７を参照すると、２つの構造が異なる層に設けられていれば、ビアホールを介して電気的に接続することができる。例えば、スイッチングトランジスタの第２の極Ｔ１２は、ビアホールを介して第２の磁極片Ｃ２に電気的に接続することができ、図３を参照すると、第１の磁極片Ｃ１は当該ビアホールにおいて開口Ｃ１１が設けられてもよい。例えば、第３の磁極片Ｃ３はビアホールを介して第１の磁極片Ｃ１に接続することができ、画素電極９２１はビアホールを介して第３の磁極片Ｃ３に接続することができ、これにより第１の磁極片Ｃ１、第３の磁極片Ｃ３、画素電極９２１の三者の相互電気的接続を実現する。

第２の方式：図５～図７を参照すると、２つの構造が同じ層に設けられていれば、それらが直接接続されて一体となることができる。例えば、スイッチングトランジスタの第２の極Ｔ１２は駆動トランジスタのゲートＴ２３に直接接続されて一体となることができる。例えば、駆動トランジスタの第２の極Ｔ２２は第３の磁極片Ｃ３に直接接続されて一体となることができ、最終的に駆動トランジスタの第２の極Ｔ２２、第１の磁極片Ｃ１、第３の磁極片Ｃ３、及び画素電極９２１の四者の相互電気的接続を実現する。

当然ながら、上記では１つの具体的な画素回路（有機発光ダイオード画素回路）を例として説明したが、本開示の実施例は、液晶ディスプレイ（ＬＣＤ）等に用いられる画素回路といった他の画素回路にも適用されることが理解されるべきであり、ここでは詳細な説明を省略する。

図１～図８を参照すると、本開示の一態様では、上記表示基板の製造方法をさらに提供する。当該表示基板における各画素領域は、画素電極が設けられた表示領域と、画素回路が設けられた駆動領域とを含む。画素回路は少なくとも１つの画素トランジスタを含み、画素トランジスタの第１の極及び第２の極はそれぞれ接続ビアホールを介して活性層に接続される。蓄積容量の第１の磁極片は駆動領域に位置しており、第１の磁極片は、表示基板に垂直な方向において画素トランジスタの第１の極及び第２の極と絶縁状態で重なっており、第１の磁極片は少なくとも一部の接続ビアホールにおいて開口を有する。

具体的には、図３を参照して説明した表示基板に対して、図９に示すように、その製造方法は以下のステップを含んでもよい。

Ｓ３０１：パターニングプロセスによってベースに第１の磁極片Ｃ１を形成する。当該第１の磁極片Ｃ１は、表示基板に垂直な方向において形成待ちの画素トランジスタの第１の極及び第２の極と絶縁状態で重なっており、第１の磁極片は少なくとも一部の接続ビアホールにおいて開口を有する。

Ｓ３０２：パターニングプロセスによって第１の磁極片Ｃ１及び露出したベースに第１の絶縁層６１を形成する。

Ｓ３０３：パターニングプロセスによって第１の絶縁層６１にスイッチングトランジスタのゲートＴ１３及びゲートＴ１３に接続されたゲート線ＧＡＴＥを形成する。

Ｓ３０４：パターニングプロセスによってスイッチングトランジスタのゲートＴ１３及びゲート線ＧＡＴＥに第２の絶縁層６２を形成する。

Ｓ３０５：パターニングプロセスによって第２の絶縁層６２にスイッチングトランジスタの活性層Ｔ１４、駆動トランジスタの活性層Ｔ２４及び第２の磁極片Ｃ２を形成する。第２の磁極片Ｃ２と第１の磁極片Ｃ１はベースに垂直な方向において絶縁状態で重なって第１のサブ容量を形成する。ここで、第２の磁極片Ｃ２及び各トランジスタの活性層を同一のプロセスによって形成することができ、即ち、第２の磁極片Ｃ２及び各トランジスタの活性層を同一の材料（例えば、多結晶シリコン）で製造することができ、第２の磁極片Ｃ２を単独でイオンドーピングしてその導電性を高めることができる。

Ｓ３０６：パターニングプロセスによってスイッチングトランジスタの活性層Ｔ１４、駆動トランジスタの活性層Ｔ２４及び第２の磁極片Ｃ２に第３の絶縁層６３を形成する。

Ｓ３０７：パターニングプロセスによって第３の絶縁層６３にスイッチングトランジスタの第１の極Ｔ１１、スイッチングトランジスタの第２の極Ｔ１２、駆動トランジスタの第１の極Ｔ２１、駆動トランジスタの第２の極Ｔ２２、駆動トランジスタのゲートＴ２３、データ線ＤＡＴＡ、第１の電源線ＶＤＤ及び第３の磁極片Ｃ３を形成する。ここで、第３の磁極片Ｃ３は接続ビアホールを介して第１の磁極片Ｃ１と接続され、かつ駆動トランジスタの第２の極Ｔ２２と接続される。第２の磁極片Ｃ２と第３の磁極片Ｃ３はベースに垂直な方向において絶縁状態で重なって第２のサブ容量を形成する。スイッチングトランジスタの第２の極Ｔ１２は駆動トランジスタのゲートＴ２３と接続され、スイッチングトランジスタの第１の極Ｔ１１はデータ線ＤＡＴＡと接続され、駆動トランジスタの第１の極Ｔ２１は第１の電源線ＶＤＤと接続される。

Ｓ３０８：パターニングプロセスによってスイッチングトランジスタの第１の極Ｔ１１、スイッチングトランジスタの第２の極Ｔ１２、駆動トランジスタの第１の極Ｔ２１、駆動トランジスタの第２の極Ｔ２２、駆動トランジスタのゲートＴ２３、データ線ＤＡＴＡ、第１の電源線ＶＤＤ、第２の電源線ＶＳＳ及び第３の磁極片Ｃ３に第４の絶縁層６４を形成する。

Ｓ３０９：パターニングプロセスによって第４の絶縁層６４に画素電極９２１（第１の電極）を形成する。当該画素電極９２１は接続ビアホールを介して第３の磁極片Ｃ３に接続される。

Ｓ３１０：パターニングプロセスによって画素電極９２１に発光層を形成する。

Ｓ３１１：パターニングプロセスによって発光層に発光素子の第２の電極を形成する。当該第２の電極は接続ビアホールを介して第２の電源線ＶＳＳと接続される。

上記方法では、スイッチングトランジスタがボトムゲート型であり、駆動トランジスタがトップゲート型である場合を例に説明したが、本開示はこれに限定されない。

本開示の一態様では、上述した表示基板を含む表示装置を提供する。

具体的には、当該表示装置は、液晶表示パネル（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）表示パネル、電子ペーパー、携帯電話、タブレット、テレビ、ディスプレイ、ノート型パソコン、デジタルフォトフレーム、ナビゲーションなどの表示機能を有する任意の製品または部品であってもよい。

以上の実施形態は、本開示の原理を説明するために用いた例示的な実施形態にすぎず、本開示はそれらに限定されないと理解されたい。当業者にとって、本開示の精神と実質的な状況を逸脱しない範囲で種々の変形と改良が可能であり、それらの変形と改良も本開示の請求範囲と見なされる。

Claims (20)

1. 複数の画素領域を備える表示基板であって、各画素領域は、発光素子が設けられた表示領域と、画素回路が設けられた駆動領域とを含み、前記画素回路は、第１の極及び第２の極がそれぞれ接続ビアホールを介して活性層に接続された少なくとも１つの画素トランジスタを含み、
   前記駆動領域には、前記表示基板に垂直な方向において前記少なくとも１つの画素トランジスタの第１の極及び第２の極と絶縁状態で重なる蓄積容量の第１の磁極片がさらに設けられており、前記第１の磁極片は、少なくとも一部の前記接続ビアホールに対応する箇所において開口を有する、
   表示基板。
2. １つの前記画素領域において、前記第１の磁極片は前記発光素子の第１の電極に接続され、前記発光素子の第２の電極は第２の電源線に接続され、
   前記少なくとも１つの画素トランジスタは、スイッチングトランジスタと駆動トランジスタを含み、
   前記スイッチングトランジスタのゲートはゲート線に接続され、第１の極はデータ線に接続され、第２の極は駆動トランジスタのゲートに電気的に接続され、
   前記駆動トランジスタの第１の極は第１の電源線に接続され、第２の極は画素電極に接続される、
   請求項１に記載の表示基板。
3. 前記第１の磁極片は、
   前記スイッチングトランジスタの第１の極の接続ビアホールと、前記スイッチングトランジスタの第２の極の接続ビアホールと、前記駆動トランジスタの第１の極の接続ビアホールのうちの少なくとも１つに対応する箇所において開口を有する、
   請求項２に記載の表示基板。
4. 前記第１の磁極片は、前記表示基板に垂直な方向において前記駆動トランジスタの第２の極の接続ビアホールと絶縁状態で重なり、
   前記第１の磁極片は、駆動トランジスタの第２の極の接続ビアホールに対応する箇所において開口を有する、
   請求項３に記載の表示基板。
5. 前記第１の磁極片は、前記表示基板に垂直な方向において前記駆動トランジスタの第２の極の接続ビアホールと絶縁状態で重なり、
   前記第１の磁極片は、駆動トランジスタの第２の極の接続ビアホールに対応する箇所において開口を有しない、
   請求項３に記載の表示基板。
6. 前記蓄積容量は、前記スイッチングトランジスタの第２の極に電気的に接続された第２の磁極片をさらに含み、
   前記第２の磁極片と前記第１の磁極片は前記表示基板に垂直な方向において絶縁状態で重なって第１のサブ容量を形成する、
   請求項１～５のいずれか１項に記載の表示基板。
7. 前記第２の磁極片は前記画素トランジスタの活性層と同じ層に設けられている、
   請求項６に記載の表示基板。
8. 前記蓄積容量は、前記第１の磁極片に電気的に接続された第３の磁極片をさらに含み、
   前記第３の磁極片は、前記画素トランジスタの第１及び第２の極と同じ層に設けられており、前記第２の磁極片と絶縁状態で重なって第２のサブ容量を形成する、
   請求項７に記載の表示基板。
9. 前記発光素子は有機発光ダイオードである、
   請求項２に記載の表示基板。
10. ベースをさらに備え、
    前記画素トランジスタの第１及び第２の極は、前記画素トランジスタの活性層のベースから離れた側に位置し、
    前記第１の磁極片は、前記画素トランジスタの活性層のベースに近い側に位置する、
    請求項１～９のいずれか１項に記載の表示基板。
11. 前記ベース上への前記開口の正射影は、前記ベース上への対応する接続ビアホールの正射影を覆う、
    請求項１０に記載の表示基板。
12. 前記ベース上への前記開口の正射影の面積は、前記ベース上への対応する接続ビアホールの正射影の面積以上である、
    請求項１１に記載の表示基板。
13. 開口に対応する接続ビアホールの傾斜角は鋭角であり、前記傾斜角は前記接続ビアホールの側壁と前記表示基板が位置する平面との間の角度である、
    請求項１～１２のいずれか１項に記載の表示基板。
14. 開口に対応する接続ビアホールの傾斜角は４５°～７５°である、
    請求項１３に記載の表示基板。
15. 開口に対応する接続ビアホールにおける活性層の境界角は鋭角であり、前記境界角は前記活性層の側壁と前記表示基板が位置する平面との間の角度である、
    請求項１～１４のいずれか１項に記載の表示基板。
16. 開口に対応する接続ビアホールの傾斜角は鋭角であり、
    （α＋β）／２＞ｍｉｎ（α， β）＞１／４α
    αは開口に対応する任意の接続ビアホールの傾斜角であり、βは当該接続ビアホールにおける活性層の境界角であり、前記傾斜角は前記接続ビアホールの側壁と前記表示基板が位置する平面との間の角度であり、前記境界角は前記活性層の側壁と前記表示基板が位置する平面との間の角度である、
    請求項１～１２のいずれか１項に記載の表示基板。
17. 前記開口は、前記第１の磁極片の縁部に位置する凹部、および／または前記第１の磁極片の内部に位置する貫通孔を含む、
    請求項１～１６のいずれか１項に記載の表示基板。
18. 請求項１～１７のいずれか１項に記載の表示基板を含む、表示装置。
19. ベースを提供するステップと、
    前記ベースに蓄積容量と少なくとも１つの画素トランジスタを形成するステップと、を含む表示基板の製造方法であって、
    前記表示基板は複数の画素領域を備え、各画素領域は、画素電極が設けられた表示領域と、画素回路が設けられた駆動領域とを含み、前記画素回路は、第１の極及び第２の極がそれぞれ接続ビアホールを介して活性層に接続された前記少なくとも１つの画素トランジスタを含み、
    前記蓄積容量の第１の磁極片は前記駆動領域に位置しており、前記第１の磁極片は、前記表示基板に垂直な方向において前記画素トランジスタの第１の極及び第２の極と絶縁状態で重なっており、前記第１の磁極片は少なくとも一部の接続ビアホールにおいて開口を有する、
    表示基板の製造方法。
20. 前記ベースに蓄積容量と少なくとも１つの画素トランジスタを形成するステップは、
    前記ベースに蓄積容量の第１の磁極片を形成することと、
    前記第１の磁極片に第１の絶縁層を形成することと、
    前記第１の絶縁層にスイッチングトランジスタのゲート及びゲート線を形成することと、
    前記スイッチングトランジスタのゲート及び前記ゲート線に第２の絶縁層を形成することと、
    前記第２の絶縁層に前記スイッチングトランジスタの活性層、駆動トランジスタの活性層及び蓄積容量の第２の磁極片を形成し、前記第２の磁極片と前記第１の磁極片は前記ベースに垂直な方向において絶縁状態で重なって第１のサブ容量を形成することと、
    前記スイッチングトランジスタの活性層、駆動トランジスタの活性層及び蓄積容量の第２の磁極片に第３の絶縁層を形成することと、
    前記第３の絶縁層にスイッチングトランジスタの第１の極、スイッチングトランジスタの第２の極、駆動トランジスタの第１の極、駆動トランジスタの第２の極、駆動トランジスタのゲート、データ線、第１の電源線及び第３の磁極片を形成し、前記第３の磁極片は接続ビアホールを介して前記第１の磁極片と接続され、かつ前記駆動トランジスタの第２の極と接続され、前記第２の磁極片と前記第３の磁極片は前記ベースに垂直な方向において絶縁状態で重なって第２のサブ容量を形成することと、を含む、
    請求項１９に記載の方法。

Images