JP2022543714A - 表示基板及びその製造方法、表示装置 - Google Patents
表示基板及びその製造方法、表示装置 Download PDFInfo
- Publication number
- JP2022543714A JP2022543714A JP2021537179A JP2021537179A JP2022543714A JP 2022543714 A JP2022543714 A JP 2022543714A JP 2021537179 A JP2021537179 A JP 2021537179A JP 2021537179 A JP2021537179 A JP 2021537179A JP 2022543714 A JP2022543714 A JP 2022543714A
- Authority
- JP
- Japan
- Prior art keywords
- pole piece
- pole
- display substrate
- transistor
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 27
- 230000001154 acute effect Effects 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 88
- 238000000059 patterning Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本開示は、表示基板及びその製造方法、表示装置を提供する。当該表示基板は、複数の画素領域を備え、各画素領域は、画素電極が設けられた表示領域と、画素回路が設けられた駆動領域とを含み、前記画素回路は、第1の極及び第2の極がそれぞれ接続ビアホールを介して活性層に接続された少なくとも1つの画素トランジスタを含み、前記駆動領域には、前記表示基板に垂直な方向において前記画素トランジスタの第1の極及び第2の極と絶縁状態で重なる蓄積容量の第1の磁極片がさらに設けられており、第1の磁極片は、少なくとも一部の接続ビアホールに対応する箇所において開口を有する。
Description
(関連出願の相互参照)
本開示は、2019年8月5日に中国知識産権局に提出された中国特許出願No.201921258054.2の優先権を主張し、当該中国特許出願のすべての内容を参照により援用する。
本開示は、2019年8月5日に中国知識産権局に提出された中国特許出願No.201921258054.2の優先権を主張し、当該中国特許出願のすべての内容を参照により援用する。
本開示は、表示技術の分野に属し、具体的に表示基板及びその製造方法、表示装置に関するものである。
既存の表示基板(例えば、有機発光ダイオード表示基板)では、高解像度化に伴い、各画素領域の面積が小さくなっていく。蓄積容量を拡大するためには、蓄積容量の磁極片の面積を大きくする必要があり、このことによって磁極片と画素回路内の各画素トランジスタが重なってしまう可能性がある。
一態様において、本開示は表示基板を提供し、当該表示基板は、複数の画素領域を備え、各画素領域は、発光素子が設けられた表示領域と、画素回路が設けられた駆動領域とを含み、前記画素回路は、第1の極及び第2の極がそれぞれ接続ビアホールを介して活性層に接続された少なくとも1つの画素トランジスタを含み、前記駆動領域には、前記表示基板に垂直な方向において前記少なくとも1つの画素トランジスタの第1の極及び第2の極と絶縁状態で重なる蓄積容量の第1の磁極片がさらに設けられており、前記第1の磁極片は、少なくとも一部の前記接続ビアホールに対応する箇所において開口を有する。
任意で、1つの前記画素領域において、前記第1の磁極片は前記発光素子の第1の電極に接続され、前記発光素子の第2の電極は第2の電源線に接続され、前記少なくとも1つの画素トランジスタは、スイッチングトランジスタと駆動トランジスタを含み、前記スイッチングトランジスタのゲートはゲート線に接続され、第1の極はデータ線に接続され、第2の極は駆動トランジスタのゲートに電気的に接続され、前記駆動トランジスタの第1の極は第1の電源線に接続され、第2の極は画素電極に接続される。
任意で、前記第1の磁極片は、前記スイッチングトランジスタの第1の極の接続ビアホールと、前記スイッチングトランジスタの第2の極の接続ビアホールと、前記駆動トランジスタの第1の極の接続ビアホールのうちの少なくとも1つに対応する箇所において開口を有する。
任意で、前記第1の磁極片は、前記表示基板に垂直な方向において前記駆動トランジスタの第2の極の接続ビアホールと絶縁状態で重なり、前記第1の磁極片は、駆動トランジスタの第2の極の接続ビアホールに対応する箇所において開口を有する。
任意で、前記第1の磁極片は、前記表示基板に垂直な方向において前記駆動トランジスタの第2の極の接続ビアホールと絶縁状態で重なり、前記第1の磁極片は、駆動トランジスタの第2の極の接続ビアホールに対応する箇所において開口を有しない。
任意で、前記蓄積容量は、前記スイッチングトランジスタの第2の極に電気的に接続された第2の磁極片をさらに含み、前記第2の磁極片と前記第1の磁極片は前記表示基板に垂直な方向において絶縁状態で重なって第1のサブ容量を形成する。
任意で、前記第2の磁極片は前記画素トランジスタの活性層と同じ層に設けられている。
任意で、前記蓄積容量は、前記第1の磁極片に電気的に接続された第3の磁極片をさらに含み、前記第3の磁極片は、前記画素トランジスタの第1及び第2の極と同じ層に設けられており、前記第2の磁極片と絶縁状態で重なって第2のサブ容量を形成する。
任意で、前記発光素子は有機発光ダイオードである。
任意で、前記表示基板はベースをさらに備え、前記画素トランジスタの第1及び第2の極は、前記画素トランジスタの活性層のベースから離れた側に位置し、前記第1の磁極片は、前記画素トランジスタの活性層のベースに近い側に位置する。
任意で、前記ベース上への前記開口の正射影は、前記ベース上への対応する接続ビアホールの正射影を覆う。
任意で、前記ベース上への前記開口の正射影の面積は、前記ベース上への対応する接続ビアホールの正射影の面積以上である。
任意で、開口に対応する接続ビアホールの傾斜角は鋭角であり、前記傾斜角は前記接続ビアホールの側壁と前記表示基板が位置する平面との間の角度である。
任意で、開口に対応する接続ビアホールの傾斜角は45°~75°である。
任意で、開口に対応する接続ビアホールにおける活性層の境界角は鋭角であり、前記境界角は前記活性層の側壁と前記表示基板が位置する平面との間の角度である。
任意で、開口に対応する接続ビアホールの傾斜角は鋭角であり、
(α+β)/2>min(α,β)>1/4α
αは開口に対応する任意の接続ビアホールの傾斜角であり、βは当該接続ビアホールにおける活性層の境界角であり、前記傾斜角は前記接続ビアホールの側壁と前記表示基板が位置する平面との間の角度であり、前記境界角は前記活性層の側壁と前記表示基板が位置する平面との間の角度である。
(α+β)/2>min(α,β)>1/4α
αは開口に対応する任意の接続ビアホールの傾斜角であり、βは当該接続ビアホールにおける活性層の境界角であり、前記傾斜角は前記接続ビアホールの側壁と前記表示基板が位置する平面との間の角度であり、前記境界角は前記活性層の側壁と前記表示基板が位置する平面との間の角度である。
任意で、前記開口は、前記第1の磁極片の縁部に位置する凹部、および/または前記第1の磁極片の内部に位置する貫通孔を含む。
別の態様において、上記に記載の表示基板を含む表示装置を提供する。
別の態様において、表示基板の製造方法を提供し、当該方法は、ベースを提供するステップと、前記ベースに蓄積容量と少なくとも1つの画素トランジスタを形成するステップと、を含み、前記表示基板は複数の画素領域を備え、各画素領域は、画素電極が設けられた表示領域と、画素回路が設けられた駆動領域とを含み、前記画素回路は、第1の極及び第2の極がそれぞれ接続ビアホールを介して活性層に接続された前記少なくとも1つの画素トランジスタを含み、前記蓄積容量の第1の磁極片は前記駆動領域に位置しており、前記第1の磁極片は、前記表示基板に垂直な方向において前記画素トランジスタの第1の極及び第2の極と絶縁状態で重なっており、前記第1の磁極片は少なくとも一部の接続ビアホールにおいて開口を有する。
任意で、前記ベースに蓄積容量と少なくとも1つの画素トランジスタを形成するステップは、前記ベースに蓄積容量の第1の磁極片を形成することと、前記第1の磁極片に第1の絶縁層を形成することと、前記第1の絶縁層にスイッチングトランジスタのゲート及びゲート線を形成することと、前記スイッチングトランジスタのゲート及び前記ゲート線に第2の絶縁層を形成することと、前記第2の絶縁層に前記スイッチングトランジスタの活性層、駆動トランジスタの活性層及び蓄積容量の第2の磁極片を形成し、前記第2の磁極片と前記第1の磁極片は前記ベースに垂直な方向において絶縁状態で重なって第1のサブ容量を形成することと、前記スイッチングトランジスタの活性層、駆動トランジスタの活性層及び蓄積容量の第2の磁極片に第3の絶縁層を形成することと、前記第3の絶縁層にスイッチングトランジスタの第1の極、スイッチングトランジスタの第2の極、駆動トランジスタの第1の極、駆動トランジスタの第2の極、駆動トランジスタのゲート、データ線、第1の電源線及び第3の磁極片を形成し、前記第3の磁極片は接続ビアホールを介して前記第1の磁極片と接続され、かつ前記駆動トランジスタの第2の極と接続され、前記第2の磁極片と前記第3の磁極片は前記ベースに垂直な方向において絶縁状態で重なって第2のサブ容量を形成することと、を含む。
当業者が本開示の技術案をよりよく理解できるように、以下では図面及び具体的な実施形態を組み合わせて本開示についてさらに詳細に説明する。
本明細書に記載の具体的な実施例及び図面は、本開示を説明するためのものにすぎず、本開示を限定するものではないことを理解されたい。
本開示の各実施例及び実施例における各特徴は、矛盾しない場合に互いに組み合わせられ得ることを理解されたい。
説明を容易にするために、本開示の図面には、本開示に関連する部分のみを示し、本開示に関連しない部分は示していないことを理解されたい。
本開示の実施例に係る各ユニット、モジュールは、1つの物理的構造のみに対応していてもよいし、複数の物理的構造からなるものでもよく、或いは、複数のユニット、モジュールが1つの物理的構造に統合されていてもよいことを理解されたい。
名詞解釈
本開示において、特に説明がない限り、以下の技術用語は、以下の解釈に従って理解されるべきである。
本開示において、特に説明がない限り、以下の技術用語は、以下の解釈に従って理解されるべきである。
複数の構造が「同じ層に設けられている」とは、複数の構造が同一の材料層から形成されていることから、それらが積層関係において同じ層にあることをいい、ベースからの距離が等しいことを意味するものでも、ベース間の他の層構造と全く同一であることを意味するものでもない。これに対して、構造が「異なる層に設けられている」とは、複数の構造が上記「同じ層に設けられている」という条件に適合せず、異なる材料層から形成されていることをいう。
「パターニングプロセス」とは、特定のパターンを有する構造を形成するステップであり、例えば、フォトリソグラフィプロセスが挙げられる。フォトリソグラフィプロセスは、材料層の形成、フォトレジストの塗布、露光、現像、エッチング、フォトレジストの剥離などのステップのうち1つ以上のステップを含む。当然ながら、パターニングプロセスは、インプリンティングプロセス、インクジェット印刷プロセスなどの他のプロセスであってもよい。
「開口」とは、本来は第1の磁極片が相対的に完全な規則的形状(例えば矩形)を有するが、一部の位置に欠失(例えばノッチまたは孔)を有することをいい、これらの規則的形状が欠失した位置が「開口」である。
画素トランジスタの第1及び第2の極(即ち、ソース及びドレイン)は通常、接続ビアホールを介してその活性層に接続されており、大部分の第1及び第2の極の電圧は、蓄積容量の電極の電圧と異なるため、重なった層間に電圧差が生じる。よって、上記接続ビアホールの位置において、蓄積容量と画素トランジスタ(具体的には、蓄積容量の電極と画素トランジスタの第1の極、第2の極)との間の短絡不良が発生しやすくなり、製品の品質が低下する。
よって、本開示の一態様では、複数の画素領域を備える表示基板を提供し、各画素領域は、画素電極が設けられた表示領域と、画素回路が設けられた駆動領域とを含む。画素回路は、第1の極及び第2の極がそれぞれ接続ビアホールを介して活性層に接続された少なくとも1つの画素トランジスタを含む。駆動領域には、表示基板に垂直な方向において画素トランジスタの第1の極及び第2の極と絶縁状態で重なる蓄積容量の第1の磁極片がさらに設けられており、第1の磁極片が、少なくとも一部の画素トランジスタの少なくとも一部の接続ビアホールにおいて開口を有する。
本開示の実施例による表示基板において、蓄積容量は駆動領域に位置し、画素トランジスタと重なるため、その面積は比較的大きく、蓄積効果が良い。同時に、蓄積容量の第1の磁極片は接続ビアホールに対応する箇所において開口を有し、即ち第1の磁極片はこれら接続ビアホールとの重なりがないか、又は小さく、これにより接続ビアホールにおける第1の磁極片の短絡等の不良の発生リスクが低減され、製品の品質が向上する。
図1~8を参照して本開示の表示基板について詳細に説明する。
本開示の実施例による表示基板は複数の画素領域9を備え、各画素領域9は、画素電極921が設けられた表示領域92と、画素回路が設けられた駆動領域91とを含む。画素回路は、第1の極及び第2の極がそれぞれ接続ビアホール2を介して活性層に接続された少なくとも1つの画素トランジスタを含む。
本開示の実施例による表示基板は複数の画素領域9を備え、各画素領域9は、独立して表示を行うことができる最小単位、即ち1サブピクセルである。図1を参照すると、表示基板上には、互いに絶縁され、交差する複数のゲート線GATEと複数のデータ線DATAとが設けられていてもよく、各画素領域9は、隣り合う2本のゲート線GATEと隣り合う2本のデータ線DATAとによって囲まれた領域である。ここで、各画素領域9はいずれも表示基板のアクティブ領域(AA領域)に位置してもよく、表示基板はリードを引き出すためのファンアウト領域(Fanout領域、即ち図1の最上部領域)などをさらに含んでもよいが、ここでは詳細な説明は省略する。
表示基板には、各画素領域9に給電するための第1の電源線VDD、第2の電源線VSSなどの構造が含まれていてもよいが、図1では、画素領域9とゲート線GATE、データ線DATAとの関係を明示するために、第1の電源線VDD、第2の電源線VSSは示していない。
図1、図3を参照すると、各画素領域9は表示領域92と駆動領域91を含む。表示領域92には画素電極921が設けられており、画素電極921をデータ電圧(階調電圧)で駆動することにより、表示領域92に所望の内容を表示させることができる。駆動領域91には表示領域92が表示するのを駆動するための画素回路が設けられている。
画素回路は少なくとも1つのトランジスタ(画素トランジスタ)を含み、これら画素トランジスタのソース及びドレイン(即ち第1及び第2の極)はビアホール(接続ビアホール2)を介して対応する活性層に接続される。
駆動領域91には蓄積容量Cの第1の磁極片C1がさらに設けられており、第1の磁極片C1は、表示基板に垂直な方向において画素トランジスタの第1の極及び第2の極と絶縁状態で重なり、少なくとも一部の画素トランジスタの少なくとも一部の接続ビアホール2において開口C11を有する。
即ち、画素領域9には蓄積容量Cがさらに設けられており、蓄積容量Cの一方の磁極片(第1の磁極片C1)の少なくとも一部が駆動領域91に位置し、且つ画素トランジスタの第1の極及び第2の極と重なっているので、第1の磁極片C1の面積は比較的大きく、蓄積容量Cの蓄積性能を向上させることができる。一例として、図3に示すように、第1の磁極片C1は駆動領域91の全体を覆う。
同時に、第1の極、第2の極の少なくとも一部に対応する接続ビアホール2において、第1の磁極片C1は開口C11を有し、これによりこれら接続ビアホール2との重なりがないか、又は重なる面積が小さいため、第1の磁極片C1が接続ビアホール2で短絡する確率を低減し、製品の品質を向上させることができる。
任意で、当該表示基板はベース5をさらに含む。ベース5上への開口C11の正射影は、ベース5上への対応する接続ビアホール2の正射影を覆う。さらに、ベース5上への開口C11の正射影の面積は、ベース5上への対応する接続ビアホール2の正射影の面積よりも大きく、さらに、ベース5上への開口C11の正射影の面積は、接続ビアホール2におけるデータ線や電源線等と活性層との接触面積よりも大きい。
図3、図5、図6を参照すると、開口C11は、第1の磁極片C1が接続ビアホール2と完全に重ならないように、対応する接続ビアホール2を完全に覆うことが好ましい。さらに、短絡をより良好に回避するために、開口部C11は、対応する接続ビアホール2を越えて突出していることがより好ましい。
任意で、開口C11は、第1の磁極片C1の縁部に位置する凹部、および/または第1の磁極片C1の内部に位置する貫通孔を含む。
開口C11の具体的な形態も位置によって異なり、第1の磁極片C1の縁部に位置する場合、開口C11は、第1の磁極片C1の縁部から内側に凹んだ凹部(例えば、図4の左側の3つの開口C11)である。第1の磁極片C1の内部に位置する場合、開口C11は、第1の磁極片C1を貫通する貫通孔(例えば、図4の右側の開口C11)である。
任意で、開口C11に対応する接続ビアホール2の傾斜角αは鋭角である。さらに、開口部C11に対応する接続ビアホール2の傾斜角αは45°~75°である。
図5を参照すると、接続ビアホール2の傾斜角αは即ち接続ビアホール2の側壁とベース5が位置する平面との間の角度である。ここで、少なくとも開口C11に対応する接続ビアホール2は傾斜角αが鋭角であり、さらに45°~75°の鋭角である。
ビアホールの傾斜角αは、当該ビアホール形成時のプロセスパラメータに関係している。ビアホールの傾斜角αが大きいと、オーバーエッチングが生じやすくなるため、ビアホール位置に導線接触層が形成されやすくなり、当該ビアホール位置と他層の導電層との間に短絡が生じる可能性が高くなる。
よって、研究したところ、接続ビアホール2に鋭角形式の傾斜角αを用いることで、接続ビアホール2での短絡の発生確率をさらに低減できることがわかった。
任意で、画素トランジスタの第1の極及び第2の極は同じ層に設けられ、かつ画素トランジスタの活性層のベース5から離れた側に位置し、第1の磁極片C1は画素トランジスタの活性層のベース5に近い側に位置する。
即ち、図5、図6を参照すると、画素トランジスタの第1の極及び第2の極は活性層の上方に位置してもよく、それら自体の下方に位置する接続ビアホール2を介して活性層に接続される。同時に、第1の磁極片C1は活性層の下方に位置する。このような第1の磁極片C1は接続ビアホール2との短絡がより発生しやすくなるので、本開示の実施例における開口C11を採用することがより好適である。
本開示の実施例の一態様によれば、第1の磁極片C1は画素電極921に電気的に接続され、画素電極921は発光素子Lの第1の電極であり、発光素子Lの第2の電極は第2の電源線VSSに接続される。画素トランジスタは、スイッチングトランジスタT1と駆動トランジスタT2を含む。ここで、スイッチングトランジスタのゲートT13はゲート線GATEに接続され、第1の極T11はデータ線DATAに接続され、第2の極T12は駆動トランジスタのゲートT23に電気的に接続される。駆動トランジスタの第1の極T21は第1の電源線VDDに接続され、第2の極は画素電極921に接続される。
任意で、発光素子Lは有機発光ダイオードである。
任意で、発光素子Lは有機発光ダイオードである。
即ち、図3を参照すると、画素回路は具体的に、スイッチングトランジスタT1を通じてデータ電圧の書き込みが制御され、駆動トランジスタのゲートT23の電圧を制御することによって発光素子Lの発光輝度が制御される形態であってもよく、このとき、発光素子Lは有機発光ダイオード(OLED)であってもよく、第1の電極(画素電極921)はカソードまたはアノードのいずれか一方であってもよく、第2の電極は他方であってもよい。
なお、図3に示されているのは、上記画素回路の最も基本的な形態(2T1C)であり、即ち画素回路は少なくともスイッチングトランジスタT1と駆動トランジスタT2の2つの画素トランジスタと、1つの蓄積容量Cとを含む。ただし、画素回路には他の画素トランジスタ等の構造が含まれている状況も可能である。
上記画素回路によれば、蓄積容量の両極のうち、一方の極が画素電極921(又は駆動トランジスタの第2の極T22)に電気的に接続され、他方の極がスイッチングトランジスタの第2の極T12(又は駆動トランジスタのゲートT23)に電気的に接続されるべきである。このとき、蓄積容量Cの第1の磁極片C1は、画素電極921と電気的に接続された一方の極に属する。
任意で、第1の磁極片C1は、スイッチングトランジスタの第1の極T11の接続ビアホール2と、スイッチングトランジスタの第2の極T12の接続ビアホール2と、駆動トランジスタの第1の極T21の接続ビアホール2のうちの少なくとも1つに対応する箇所において開口C11を有する。
このように、第1の磁極片C1は、スイッチングトランジスタの第1の極T11及び第2の極T12と、駆動トランジスタの第1の極T21のいずれにも直接接続されていないため、これら3つの極T11、T12、T21の電圧は通常第1の磁極片C1の電圧と異なり、第1の磁極片C1との短絡がより発生しやすい。よって、図3を参照すると、第1の磁極片C1は、これら3つの極T11、T12、T21の接続ビアホール2に対応する箇所において開口C11を設けるのが好ましい(当然ながらこれら3つの極T11、T12、T21の接続ビアホール2に対応する箇所において開口C11を同時に設けるのが最も好ましい)。
任意で、本開示の実施例の一形態として、第1の磁極片C1は、駆動トランジスタの第2の極T22の接続ビアホール2と絶縁状態で重なる。
第1の磁極片C1は、画素電極921と電気的に接続されているため、駆動トランジスタの第2の極T22とも電気的に接続されており、両者の電圧は理論上常に同一であり、両者の間で短絡が発生する確率は小さい。よって、図3及び図6を参照すると、第1の磁極片C1は、駆動トランジスタの第2の極T22の接続ビアホール2に対応する箇所において開口を有さず、駆動トランジスタの第2の極T22の接続ビアホール2と絶縁状態で重なって第1の磁極片C1の面積を増加させる。
任意で、本開示の実施例の他の形態として、第1の磁極片C1は、駆動トランジスタの第2の極T22の接続ビアホール2に対応する箇所において開口C11を有する。
即ち、第1の磁極片C1と駆動トランジスタの第2の極T22との短絡の発生確率は相対的に小さいが、より徹底して短絡を回避するために、図8を参照すると、第1の磁極片C1は駆動トランジスタの第2の極T22の接続ビアホール2に対応する箇所において開口C11を有してもよい。
任意で、蓄積容量Cは、スイッチングトランジスタの第2の極T12に電気的に接続された第2の磁極片C2をさらに含み、第2の磁極片C2と第1の磁極片C1は表示基板に垂直な方向において絶縁状態で重なって第1のサブ容量を形成する。
図6を参照すると、容量を形成するために、第1の磁極片C1は他の磁極片と重なる必要があり、上記画素回路によると、第1の磁極片C1は第2の磁極片C2と重なることができ、当該第2の磁極片C2は、スイッチングトランジスタの第2の極T12(又は駆動トランジスタのゲートT23)と電気的に接続される。また、図6に示すように、第2の磁極片C2は画素トランジスタの活性層と同じ層に設けられている。
任意で、蓄積容量Cは、第1の磁極片C1に電気的に接続された第3の磁極片C3をさらに含み、第3の磁極片C3は、第1の磁極片C1と異なる層に設けられ、画素トランジスタの第1及び第2の極と同じ層に設けられている。第3の磁極片C3と第2の磁極片C2は絶縁状態で重なって第2のサブ容量を形成する。
本実施例では、第1の磁極片C1とは異なる層に設けられた第3の磁極片C3を増設することができ、当該第3の磁極片C3は第1の磁極片C1と電気的に接続されているので、第1の磁極片C1と第3の磁極片C3は電圧が電気学的に同一である。同時に、図7を参照すると、第3の磁極片C3及び第1の磁極片C1は、表示基板に垂直な方向に沿ってそれぞれ第2の磁極片C2の両側に位置して第2の磁極片C2と重なるので、蓄積容量Cの総面積を増加させることなく、容量値を高めることができる。
任意で、開口C11に対応する接続ビアホール2における活性層の境界角βは鋭角である。
活性層の境界角βとは、図6に示すように、活性層の側壁とベース5が位置する平面との間の角度である。
同様の理由により、図6に示すように、活性層の境界角βの角度が比較的大きいとオーバーエッチングが生じやすくなり、異なる層の導電層間で短絡が生じる可能性が高くなるため、活性層(例えば、スイッチングトランジスタの活性層T14と駆動トランジスタの活性層T24)の少なくとも開口C11に対応する接続ビアホール2近傍におけるエッチング境界角βは鋭角となる(当然ながら、プロセス上の理由により、各位置における同一の活性層の境界角βは通常同一である)。
さらに、開口C11に対応する接続ビアホール2の傾斜角αは鋭角であり、(α+β)/2>min(α,β)>1/4αを満たし、ここでは、傾斜角αと境界角βは開口部C11に対応する同一の接続ビアホール2における相応の角度である。
図6を参照すると、開口部C11に対応する同一の接続ビアホール2(例えば、駆動トランジスタの第1の極T21に対応する接続ビアホール2)において、接続ビアホール2の傾斜角αと活性層(例えば、駆動トランジスタの活性層T24)の境界角βはいずれも鋭角であり、式(α+β)/2>min(α,β)>1/4αを満たす。これにより、接続ビアホール2の位置における層間短絡の可能性を低減しつつ、エッチングレートを比較的高速に保つことができる。
当然ながら、図5~図7を参照すると、上述した表示基板は他の公知の構造をさらに含んでもよい。例えば、発光素子Lの発光層及び第2の電極(図示せず)、スイッチングトランジスタのゲート電極T13と第1の磁極片C1とを絶縁する第1の絶縁層61、スイッチングトランジスタのゲート電極T13と活性層T14(駆動トランジスタの活性層T24も含む)とを絶縁する第2の絶縁層62、各活性層と各第1の極/各第2の極とを絶縁する第3の絶縁層63、各第1の極/各第2の極と画素電極921とを絶縁する第4の絶縁層64等が挙げられる。
当然ながら、図5~図7を参照すると、上述した表示基板における異なる構造の一部が同じ層に設けられてもよい。例えば、ゲート線GATEはスイッチングトランジスタのゲートT13と同じ層に設けられてもよく、第2の磁極片C2は各活性層と同じ層に設けられてもよく(第2の磁極片C2は導体化処理を行ってもよい)、第3の磁極片C3、各第1の極/各第2の極、データ線DATA、第1の電源線VDDなどは同じ層に設けられてもよい。
当然ながら、上述した表示基板において、2つの構造は電気的に接続される場合、異なる方式で実現することができる。
第1の方式:図5~図7を参照すると、2つの構造が異なる層に設けられていれば、ビアホールを介して電気的に接続することができる。例えば、スイッチングトランジスタの第2の極T12は、ビアホールを介して第2の磁極片C2に電気的に接続することができ、図3を参照すると、第1の磁極片C1は当該ビアホールにおいて開口C11が設けられてもよい。例えば、第3の磁極片C3はビアホールを介して第1の磁極片C1に接続することができ、画素電極921はビアホールを介して第3の磁極片C3に接続することができ、これにより第1の磁極片C1、第3の磁極片C3、画素電極921の三者の相互電気的接続を実現する。
第2の方式:図5~図7を参照すると、2つの構造が同じ層に設けられていれば、それらが直接接続されて一体となることができる。例えば、スイッチングトランジスタの第2の極T12は駆動トランジスタのゲートT23に直接接続されて一体となることができる。例えば、駆動トランジスタの第2の極T22は第3の磁極片C3に直接接続されて一体となることができ、最終的に駆動トランジスタの第2の極T22、第1の磁極片C1、第3の磁極片C3、及び画素電極921の四者の相互電気的接続を実現する。
当然ながら、上記では1つの具体的な画素回路(有機発光ダイオード画素回路)を例として説明したが、本開示の実施例は、液晶ディスプレイ(LCD)等に用いられる画素回路といった他の画素回路にも適用されることが理解されるべきであり、ここでは詳細な説明を省略する。
図1~図8を参照すると、本開示の一態様では、上記表示基板の製造方法をさらに提供する。当該表示基板における各画素領域は、画素電極が設けられた表示領域と、画素回路が設けられた駆動領域とを含む。画素回路は少なくとも1つの画素トランジスタを含み、画素トランジスタの第1の極及び第2の極はそれぞれ接続ビアホールを介して活性層に接続される。蓄積容量の第1の磁極片は駆動領域に位置しており、第1の磁極片は、表示基板に垂直な方向において画素トランジスタの第1の極及び第2の極と絶縁状態で重なっており、第1の磁極片は少なくとも一部の接続ビアホールにおいて開口を有する。
具体的には、図3を参照して説明した表示基板に対して、図9に示すように、その製造方法は以下のステップを含んでもよい。
S301:パターニングプロセスによってベースに第1の磁極片C1を形成する。当該第1の磁極片C1は、表示基板に垂直な方向において形成待ちの画素トランジスタの第1の極及び第2の極と絶縁状態で重なっており、第1の磁極片は少なくとも一部の接続ビアホールにおいて開口を有する。
S302:パターニングプロセスによって第1の磁極片C1及び露出したベースに第1の絶縁層61を形成する。
S303:パターニングプロセスによって第1の絶縁層61にスイッチングトランジスタのゲートT13及びゲートT13に接続されたゲート線GATEを形成する。
S304:パターニングプロセスによってスイッチングトランジスタのゲートT13及びゲート線GATEに第2の絶縁層62を形成する。
S305:パターニングプロセスによって第2の絶縁層62にスイッチングトランジスタの活性層T14、駆動トランジスタの活性層T24及び第2の磁極片C2を形成する。第2の磁極片C2と第1の磁極片C1はベースに垂直な方向において絶縁状態で重なって第1のサブ容量を形成する。ここで、第2の磁極片C2及び各トランジスタの活性層を同一のプロセスによって形成することができ、即ち、第2の磁極片C2及び各トランジスタの活性層を同一の材料(例えば、多結晶シリコン)で製造することができ、第2の磁極片C2を単独でイオンドーピングしてその導電性を高めることができる。
S306:パターニングプロセスによってスイッチングトランジスタの活性層T14、駆動トランジスタの活性層T24及び第2の磁極片C2に第3の絶縁層63を形成する。
S307:パターニングプロセスによって第3の絶縁層63にスイッチングトランジスタの第1の極T11、スイッチングトランジスタの第2の極T12、駆動トランジスタの第1の極T21、駆動トランジスタの第2の極T22、駆動トランジスタのゲートT23、データ線DATA、第1の電源線VDD及び第3の磁極片C3を形成する。ここで、第3の磁極片C3は接続ビアホールを介して第1の磁極片C1と接続され、かつ駆動トランジスタの第2の極T22と接続される。第2の磁極片C2と第3の磁極片C3はベースに垂直な方向において絶縁状態で重なって第2のサブ容量を形成する。スイッチングトランジスタの第2の極T12は駆動トランジスタのゲートT23と接続され、スイッチングトランジスタの第1の極T11はデータ線DATAと接続され、駆動トランジスタの第1の極T21は第1の電源線VDDと接続される。
S308:パターニングプロセスによってスイッチングトランジスタの第1の極T11、スイッチングトランジスタの第2の極T12、駆動トランジスタの第1の極T21、駆動トランジスタの第2の極T22、駆動トランジスタのゲートT23、データ線DATA、第1の電源線VDD、第2の電源線VSS及び第3の磁極片C3に第4の絶縁層64を形成する。
S309:パターニングプロセスによって第4の絶縁層64に画素電極921(第1の電極)を形成する。当該画素電極921は接続ビアホールを介して第3の磁極片C3に接続される。
S310:パターニングプロセスによって画素電極921に発光層を形成する。
S311:パターニングプロセスによって発光層に発光素子の第2の電極を形成する。当該第2の電極は接続ビアホールを介して第2の電源線VSSと接続される。
上記方法では、スイッチングトランジスタがボトムゲート型であり、駆動トランジスタがトップゲート型である場合を例に説明したが、本開示はこれに限定されない。
本開示の一態様では、上述した表示基板を含む表示装置を提供する。
具体的には、当該表示装置は、液晶表示パネル(LCD)、有機発光ダイオード(OLED)表示パネル、電子ペーパー、携帯電話、タブレット、テレビ、ディスプレイ、ノート型パソコン、デジタルフォトフレーム、ナビゲーションなどの表示機能を有する任意の製品または部品であってもよい。
以上の実施形態は、本開示の原理を説明するために用いた例示的な実施形態にすぎず、本開示はそれらに限定されないと理解されたい。当業者にとって、本開示の精神と実質的な状況を逸脱しない範囲で種々の変形と改良が可能であり、それらの変形と改良も本開示の請求範囲と見なされる。
Claims (20)
- 複数の画素領域を備える表示基板であって、各画素領域は、発光素子が設けられた表示領域と、画素回路が設けられた駆動領域とを含み、前記画素回路は、第1の極及び第2の極がそれぞれ接続ビアホールを介して活性層に接続された少なくとも1つの画素トランジスタを含み、
前記駆動領域には、前記表示基板に垂直な方向において前記少なくとも1つの画素トランジスタの第1の極及び第2の極と絶縁状態で重なる蓄積容量の第1の磁極片がさらに設けられており、前記第1の磁極片は、少なくとも一部の前記接続ビアホールに対応する箇所において開口を有する、
表示基板。 - 1つの前記画素領域において、前記第1の磁極片は前記発光素子の第1の電極に接続され、前記発光素子の第2の電極は第2の電源線に接続され、
前記少なくとも1つの画素トランジスタは、スイッチングトランジスタと駆動トランジスタを含み、
前記スイッチングトランジスタのゲートはゲート線に接続され、第1の極はデータ線に接続され、第2の極は駆動トランジスタのゲートに電気的に接続され、
前記駆動トランジスタの第1の極は第1の電源線に接続され、第2の極は画素電極に接続される、
請求項1に記載の表示基板。 - 前記第1の磁極片は、
前記スイッチングトランジスタの第1の極の接続ビアホールと、前記スイッチングトランジスタの第2の極の接続ビアホールと、前記駆動トランジスタの第1の極の接続ビアホールのうちの少なくとも1つに対応する箇所において開口を有する、
請求項2に記載の表示基板。 - 前記第1の磁極片は、前記表示基板に垂直な方向において前記駆動トランジスタの第2の極の接続ビアホールと絶縁状態で重なり、
前記第1の磁極片は、駆動トランジスタの第2の極の接続ビアホールに対応する箇所において開口を有する、
請求項3に記載の表示基板。 - 前記第1の磁極片は、前記表示基板に垂直な方向において前記駆動トランジスタの第2の極の接続ビアホールと絶縁状態で重なり、
前記第1の磁極片は、駆動トランジスタの第2の極の接続ビアホールに対応する箇所において開口を有しない、
請求項3に記載の表示基板。 - 前記蓄積容量は、前記スイッチングトランジスタの第2の極に電気的に接続された第2の磁極片をさらに含み、
前記第2の磁極片と前記第1の磁極片は前記表示基板に垂直な方向において絶縁状態で重なって第1のサブ容量を形成する、
請求項1~5のいずれか1項に記載の表示基板。 - 前記第2の磁極片は前記画素トランジスタの活性層と同じ層に設けられている、
請求項6に記載の表示基板。 - 前記蓄積容量は、前記第1の磁極片に電気的に接続された第3の磁極片をさらに含み、
前記第3の磁極片は、前記画素トランジスタの第1及び第2の極と同じ層に設けられており、前記第2の磁極片と絶縁状態で重なって第2のサブ容量を形成する、
請求項7に記載の表示基板。 - 前記発光素子は有機発光ダイオードである、
請求項2に記載の表示基板。 - ベースをさらに備え、
前記画素トランジスタの第1及び第2の極は、前記画素トランジスタの活性層のベースから離れた側に位置し、
前記第1の磁極片は、前記画素トランジスタの活性層のベースに近い側に位置する、
請求項1~9のいずれか1項に記載の表示基板。 - 前記ベース上への前記開口の正射影は、前記ベース上への対応する接続ビアホールの正射影を覆う、
請求項10に記載の表示基板。 - 前記ベース上への前記開口の正射影の面積は、前記ベース上への対応する接続ビアホールの正射影の面積以上である、
請求項11に記載の表示基板。 - 開口に対応する接続ビアホールの傾斜角は鋭角であり、前記傾斜角は前記接続ビアホールの側壁と前記表示基板が位置する平面との間の角度である、
請求項1~12のいずれか1項に記載の表示基板。 - 開口に対応する接続ビアホールの傾斜角は45°~75°である、
請求項13に記載の表示基板。 - 開口に対応する接続ビアホールにおける活性層の境界角は鋭角であり、前記境界角は前記活性層の側壁と前記表示基板が位置する平面との間の角度である、
請求項1~14のいずれか1項に記載の表示基板。 - 開口に対応する接続ビアホールの傾斜角は鋭角であり、
(α+β)/2>min(α, β)>1/4α
αは開口に対応する任意の接続ビアホールの傾斜角であり、βは当該接続ビアホールにおける活性層の境界角であり、前記傾斜角は前記接続ビアホールの側壁と前記表示基板が位置する平面との間の角度であり、前記境界角は前記活性層の側壁と前記表示基板が位置する平面との間の角度である、
請求項1~12のいずれか1項に記載の表示基板。 - 前記開口は、前記第1の磁極片の縁部に位置する凹部、および/または前記第1の磁極片の内部に位置する貫通孔を含む、
請求項1~16のいずれか1項に記載の表示基板。 - 請求項1~17のいずれか1項に記載の表示基板を含む、表示装置。
- ベースを提供するステップと、
前記ベースに蓄積容量と少なくとも1つの画素トランジスタを形成するステップと、を含む表示基板の製造方法であって、
前記表示基板は複数の画素領域を備え、各画素領域は、画素電極が設けられた表示領域と、画素回路が設けられた駆動領域とを含み、前記画素回路は、第1の極及び第2の極がそれぞれ接続ビアホールを介して活性層に接続された前記少なくとも1つの画素トランジスタを含み、
前記蓄積容量の第1の磁極片は前記駆動領域に位置しており、前記第1の磁極片は、前記表示基板に垂直な方向において前記画素トランジスタの第1の極及び第2の極と絶縁状態で重なっており、前記第1の磁極片は少なくとも一部の接続ビアホールにおいて開口を有する、
表示基板の製造方法。 - 前記ベースに蓄積容量と少なくとも1つの画素トランジスタを形成するステップは、
前記ベースに蓄積容量の第1の磁極片を形成することと、
前記第1の磁極片に第1の絶縁層を形成することと、
前記第1の絶縁層にスイッチングトランジスタのゲート及びゲート線を形成することと、
前記スイッチングトランジスタのゲート及び前記ゲート線に第2の絶縁層を形成することと、
前記第2の絶縁層に前記スイッチングトランジスタの活性層、駆動トランジスタの活性層及び蓄積容量の第2の磁極片を形成し、前記第2の磁極片と前記第1の磁極片は前記ベースに垂直な方向において絶縁状態で重なって第1のサブ容量を形成することと、
前記スイッチングトランジスタの活性層、駆動トランジスタの活性層及び蓄積容量の第2の磁極片に第3の絶縁層を形成することと、
前記第3の絶縁層にスイッチングトランジスタの第1の極、スイッチングトランジスタの第2の極、駆動トランジスタの第1の極、駆動トランジスタの第2の極、駆動トランジスタのゲート、データ線、第1の電源線及び第3の磁極片を形成し、前記第3の磁極片は接続ビアホールを介して前記第1の磁極片と接続され、かつ前記駆動トランジスタの第2の極と接続され、前記第2の磁極片と前記第3の磁極片は前記ベースに垂直な方向において絶縁状態で重なって第2のサブ容量を形成することと、を含む、
請求項19に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921258054.2U CN209912874U (zh) | 2019-08-05 | 2019-08-05 | 显示基板、显示装置 |
CN201921258054.2 | 2019-08-05 | ||
PCT/CN2020/106204 WO2021023107A1 (zh) | 2019-08-05 | 2020-07-31 | 显示基板及其制作方法、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022543714A true JP2022543714A (ja) | 2022-10-14 |
Family
ID=69051197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021537179A Pending JP2022543714A (ja) | 2019-08-05 | 2020-07-31 | 表示基板及びその製造方法、表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11991906B2 (ja) |
EP (1) | EP4012773A4 (ja) |
JP (1) | JP2022543714A (ja) |
CN (1) | CN209912874U (ja) |
WO (1) | WO2021023107A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN209912874U (zh) | 2019-08-05 | 2020-01-07 | 北京京东方技术开发有限公司 | 显示基板、显示装置 |
CN114556579A (zh) * | 2020-09-10 | 2022-05-27 | 京东方科技集团股份有限公司 | 显示基板和显示面板 |
WO2022160216A1 (zh) * | 2021-01-28 | 2022-08-04 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
US20240172480A1 (en) * | 2021-07-12 | 2024-05-23 | Hefei Boe Joint Technology Co.,Ltd. | Display Substrate, Manufacturing Method Thereof, and Display Apparatus |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7105999B2 (en) * | 2002-07-05 | 2006-09-12 | Lg.Philips Lcd Co., Ltd. | Organic electroluminescent display device and method of fabricating the same |
KR100500147B1 (ko) * | 2002-12-31 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
JP5251068B2 (ja) | 2007-10-17 | 2013-07-31 | 株式会社リコー | アクティブマトリクス基板及び電子表示装置 |
JP2010185928A (ja) | 2009-02-10 | 2010-08-26 | Sony Corp | 表示装置の製造方法および表示装置 |
KR101434366B1 (ko) * | 2012-08-24 | 2014-08-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치 |
KR102038076B1 (ko) | 2013-04-04 | 2019-10-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102124025B1 (ko) * | 2013-12-23 | 2020-06-17 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
CN107680993B (zh) * | 2017-10-23 | 2019-12-24 | 深圳市华星光电半导体显示技术有限公司 | Oled面板及其制作方法 |
CN107785404B (zh) | 2017-10-31 | 2021-01-22 | 京东方科技集团股份有限公司 | 显示背板及其制作方法、显示面板和显示装置 |
KR102556020B1 (ko) * | 2018-01-31 | 2023-07-17 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 유기발광표시장치 |
CN209912874U (zh) | 2019-08-05 | 2020-01-07 | 北京京东方技术开发有限公司 | 显示基板、显示装置 |
-
2019
- 2019-08-05 CN CN201921258054.2U patent/CN209912874U/zh active Active
-
2020
- 2020-07-31 US US17/276,282 patent/US11991906B2/en active Active
- 2020-07-31 WO PCT/CN2020/106204 patent/WO2021023107A1/zh unknown
- 2020-07-31 JP JP2021537179A patent/JP2022543714A/ja active Pending
- 2020-07-31 EP EP20850140.3A patent/EP4012773A4/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4012773A4 (en) | 2022-10-12 |
WO2021023107A1 (zh) | 2021-02-11 |
CN209912874U (zh) | 2020-01-07 |
US11991906B2 (en) | 2024-05-21 |
EP4012773A1 (en) | 2022-06-15 |
US20220037448A1 (en) | 2022-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210399079A1 (en) | Display Substrate and Display Device | |
US10403705B2 (en) | Organic light emitting display device and method for manufacturing the same | |
JP2022543714A (ja) | 表示基板及びその製造方法、表示装置 | |
US10254876B2 (en) | Array substrate, fabricating method thereof and display device | |
WO2018205651A1 (zh) | Oled触控显示面板及其制作方法、触控显示装置 | |
CN109887985B (zh) | 阵列基板、显示面板及显示装置 | |
US10466557B2 (en) | Array substrate, manufacturing method thereof, and display device | |
US11508803B2 (en) | Array substrate, display panel and display device | |
US12020650B2 (en) | Display substrate, manufacturing method and display device | |
US11043545B2 (en) | Display substrate, fabricating method thereof, and display device | |
WO2018126676A1 (zh) | 像素结构及其制作方法、阵列基板和显示装置 | |
US20220320196A1 (en) | Display substrate and display device | |
US11107413B2 (en) | Display substrate and method for manufacturing the same, display device | |
EP4113612A1 (en) | Display substrate and manufacturing method therefor, and display apparatus | |
CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
WO2021081814A1 (zh) | 阵列基板和显示装置 | |
JP2008165134A (ja) | 液晶装置 | |
WO2022160255A1 (en) | Array substrate and display apparatus | |
CN114743989A (zh) | 阵列基板及显示面板 | |
KR100959786B1 (ko) | 유기전계발광소자의 제조방법 | |
US20240074266A1 (en) | Display panel and display device | |
US20240212602A1 (en) | Display Substrate and Preparation Method thereof, and Display Apparatus | |
WO2022236826A1 (zh) | 显示基板和显示装置 | |
CN117497544A (zh) | 阵列基板及其制备方法、显示面板 | |
JP2008102230A (ja) | 電気光学装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240507 |