CN117497544A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN117497544A
CN117497544A CN202311436990.9A CN202311436990A CN117497544A CN 117497544 A CN117497544 A CN 117497544A CN 202311436990 A CN202311436990 A CN 202311436990A CN 117497544 A CN117497544 A CN 117497544A
Authority
CN
China
Prior art keywords
layer
insulating layer
metal layer
connection hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311436990.9A
Other languages
English (en)
Inventor
生帝
何国冰
马志丽
段培
田苗苗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN202311436990.9A priority Critical patent/CN117497544A/zh
Publication of CN117497544A publication Critical patent/CN117497544A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种阵列基板及制备方法、显示面板，阵列基板包括：衬底，包括显示区和围绕显示区的非显示区；以及，位于显示区内且依次远离衬底的屏蔽层、有源层、第一绝缘层、第一金属层、第二绝缘层和第二金属层；第一金属层覆盖部分第一绝缘层，第二绝缘层覆盖第一金属层以及第一绝缘层上未被第一金属层覆盖的区域；第一绝缘层上未被第一金属层覆盖的部分区域设置有第一连接孔，第二绝缘层上设置有与第一连接孔连通的第二连接孔，第二金属层通过第二连接孔、第一连接孔与屏蔽层电连接。本公开提供的一种阵列基板可以实现在显示区内将第二金属层与屏蔽层电连接，简化了制备工艺，还可以减少走线电阻，提升静电屏蔽效果，并有利于实现窄边框。

Description

阵列基板及其制备方法、显示面板
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
BSM(Bottom Shield Metal，底部屏蔽金属)技术通过在衬底和有源层的沟道区之间设置屏蔽层，来减少显示区沟道结点处漏电现象。
但是，现有的搭载BSM技术的显示面板的性能有待提升。
发明内容
有鉴于此，本公开的目的在于提出一种提升静电屏蔽效果的阵列基板。
基于上述目的，本公开一实施例提供了一种阵列基板，其包括：
衬底，包括显示区和围绕所述显示区的非显示区；以及，
位于所述显示区内且依次远离所述衬底的屏蔽层、有源层、第一绝缘层、第一金属层、第二绝缘层和第二金属层；
所述第一金属层覆盖部分所述第一绝缘层，所述第二绝缘层覆盖所述第一金属层以及所述第一绝缘层上未被所述第一金属层覆盖的区域；
所述第一绝缘层上未被所述第一金属层覆盖的部分区域设置有第一连接孔，所述第二绝缘层上设置有与所述第一连接孔连通的第二连接孔，所述第二金属层通过所述第二连接孔、第一连接孔与所述屏蔽层电连接。
在其中一个实施例中，所述第一连接孔与第二连接孔对应设置，所述第二金属层包括搭接部，所述搭接部位于所述第二连接孔和所述第一连接孔内，所述第二金属层通过所述搭接部与所述屏蔽层电连接。
优选的，所述第一连接孔在所述衬底上的正投影位于所述第二连接孔在所述衬底上的正投影内。
在其中一个实施例中，还包括：
第三绝缘层，位于所述显示区内且覆盖所述第二金属层远离所述衬底的一侧；
第三金属层，位于所述显示区内且部分覆盖所述第三绝缘层远离所述衬底的一侧；
优选的，所述第三绝缘层上设置有第三连接孔，所述第三金属层通过所述第三连接孔与所述第二金属层电连接。
在其中一个实施例中，所述屏蔽层、第一金属层、第二金属层的材料相同。
在其中一个实施例中，所述屏蔽层、第一金属层、第二金属层的材料包括钼。
在其中一个实施例中，所述第一绝缘层为栅极绝缘层，所述第二绝缘层为电容绝缘层。
在其中一个实施例中，所述屏蔽层在所述衬底上的正投影覆盖所述有源层的沟道区在所述衬底上的正投影。
本公开另一实施例提供了一种阵列基板的制备方法，其包括：
提供一衬底，所述衬底包括显示区和围绕所述显示区的非显示区；
在所述衬底上形成位于所述显示区的依次层叠的屏蔽层、有源层、第一绝缘层；
在所述第一绝缘层上形成位于所述显示区的第一金属层，所述第一金属层覆盖部分所述第一绝缘层；
在所述第一金属层以及所述第一绝缘层上未被所述第一金属层覆盖的区域形成第二绝缘层；
在所述第二绝缘层上对应所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成第二连接孔，在所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成与所述第二连接孔连通的第一连接孔；
在所述第二绝缘层上形成位于所述显示区的第二金属层，所述第二金属层通过所述第二连接孔、第一连接孔与所述屏蔽层电连接。
在其中一个实施例中，所述在所述第二绝缘层上对应所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成第二连接孔，在所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成与所述第一连接孔连通的第一连接孔，包括：
通过刻蚀在所述第二绝缘层上对应所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成第二连接孔，通过刻蚀在所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成与所述第一连接孔连通的第一连接孔。
优选的，包括：
在所述第二绝缘层上对应所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成层间介质层；
通过所述层间介质层对所述第二绝缘层和第一绝缘层进行刻蚀，在所述第二绝缘层上对应所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成第二连接孔，在所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成与所述第二连接孔连通的第一连接孔；
去除所述层间介质层。
在其中一个实施例中，所述在所述第二绝缘层上形成位于所述显示区的第二金属层，所述第二金属层通过所述第二连接孔、第一连接孔与所述屏蔽层电连接，包括：
在所述第二绝缘层上形成位于所述显示区的第二金属层，同时在所述第二连接孔和第一连接孔内形成搭接部，所述第二金属层通过所述搭接部与所述屏蔽层电连接。
在其中一个实施例中，还包括以下步骤：
在所述第二金属层上形成位于所述显示区的第三绝缘层；
在所述第三绝缘层上形成第三连接孔；
在所述第三绝缘层上形成位于所述显示区的第三金属层，所述第三金属层通过所述第三连接孔与所述第二金属层电连接。
基于同样的发明构思，本公开还提供了一种显示面板，其包括上述实施例中的阵列基板。
与现有技术相比，本公开提供的一种阵列基板通过在第一绝缘层和第二绝缘层上设置连接孔，实现在显示区内将第二金属层与屏蔽层电连接，简化了制备工艺，还可以减少连接走线电阻，同时还提升了静电屏蔽效果。
附图说明
为了更清楚地说明本公开或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种现有阵列基板的衬底的区域分布示意图；
图2为一种现有阵列基板的膜层结构示意图；
图3为本公开一实施例中阵列基板的膜层结构示意图；
图4为本公开另一实施例中阵列基板的制备方法的流程图；
图5为本公开另一实施例中阵列基板的制备方法的流程图；
图6为本公开另一实施例中阵列基板的制备方法的流程图；
图7a至图7j为本公开另一实施例中阵列基板的制备方法的过程示意图。
标记说明：
10、衬底；11、显示区；12、非显示区；
20、屏蔽层；
30、有源层；
40、第一绝缘层；41、第一连接孔；
50、第一金属层；
60、第二绝缘层； 61、第二连接孔；
70、第二金属层； 71、搭接部；
80、第三绝缘层； 81、第三连接孔；
90、第三金属层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
需要说明的是，除非另外定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
参照图1-2所示，为一种现有的搭载BSM技术的阵列基板，其包括衬底10，衬底10包括显示区11和围绕显示区11的非显示区12。该阵列基板还包括位于显示区11内且依次远离衬底10的屏蔽层20、有源层30、第一绝缘层40、第一金属层50、第二绝缘层60、第二金属层70、第三绝缘层80和第三金属层90。其中，屏蔽层20设置在衬底10和有源层30的沟道区之间，用来起到静电屏蔽作用，可以有效减少显示区沟道结点处漏电现象，从而改善显示区的显示效果，该技术称为BSM技术。
在现有的BSM技术中，通常是通过导线1是将第三金属层90与屏蔽层20电连接，同时，导线1一般采用外围走线，即走线在非显示区12，参照图1。经过发明人长期研究发现，第三金属层90材料通常为Ti-Al-Ti，在与屏蔽层20连接后，屏蔽效果未能达到预期；同时，导线1采用外围走线导致电阻过大，从而影响屏蔽效果。
参照图1和3所示，鉴于对上述问题的发现，本公开一实施例公开了一种阵列基板，该阵列基板包括：衬底10，以及位于显示区11内且依次远离衬底10的屏蔽层20、有源层30、第一绝缘层40、第一金属层50、第二绝缘层60和第二金属层70。
其中，衬底10包括显示区11和围绕显示区11的非显示区12；第一金属层50覆盖部分第一绝缘层40，第二绝缘层60覆盖第一金属层50以及第一绝缘层40上未被第一金属层50覆盖的区域；第一绝缘层40上未被第一金属层50覆盖的部分区域设置有第一连接孔41，第二绝缘层60上设置有与第一连接孔41连通的第二连接孔61，参照图7f，第二金属层70通过第二连接孔61、第一连接孔41与屏蔽层20电连接。
本公开实施例提供的一种阵列基板通过在第一绝缘层40和第二绝缘层60上设置连接孔，实现在显示区11内将第二金属层70与屏蔽层20电连接，可以减少走线，进而减小电阻，提升静电屏蔽效果。同时，减少边框走线有利于实现窄边框。其中，选择第二金属层70与屏蔽层20电连接，需要经过的膜层少，膜层薄,积累的静电少，便于制备且静电屏蔽效果好。
其中，衬底10可以起到为显示面板提供缓冲、保护或支撑等作用，衬底10的材料可以是聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)或者聚对苯二甲酸乙二醇酯(PET)等，也可以是上述多种材料的混合材料。
在其中一实施例中，第一绝缘层40为栅极绝缘层(GI)，第二绝缘层60为电容绝缘层(CI)。其中，有源层30为像素驱动电路中晶体管的有源层，有源层30可以由多晶硅、氧化物等半导体材料制成，并且有源层30图案中被栅极遮盖的部分包括沟道区，沟道区为有源层30图案中的高阻区；未被栅极遮盖的部分包括源区和漏区，源区和漏区为有源层30图案中用杂质掺杂后的低阻区，且位于沟道区的两侧，沟道区对应于晶体管的沟道，源区和漏区对应于晶体管的源极和漏极。第一金属层50通常用于形成像素驱动电路中晶体管的栅极，第一金属层50和第二金属层70通常用于形成像素驱动电路中存储电容的第一极板和第二极板；第一绝缘层40通常为SiOx，其充当晶体管栅极与半导体沟道间的介质层；第二绝缘层60通常为SiNx，其充当存储电容两个极板间的介质层。
在其中一实施例中，屏蔽层20在衬底10上的正投影覆盖有源层30的沟道区在衬底10上的正投影。具体的，屏蔽层20在衬底10上的正投影大于有源层30的沟道区在衬底10上的正投影。由于有源层30的沟道区容易受到静电的影响，通过此种设置方式能起到较好的屏蔽效果。
在其中一实施例中，第一连接孔41与第二连接孔61对应设置，第二金属层70包括搭接部71，参照图7g，搭接部71位于第二连接孔61和第一连接孔41内，第二金属层70通过搭接部71与屏蔽层20电连接。其中，通过小孔搭接的方式可以进一步减少走线，进而减小电阻，提升静电屏蔽效果。
进一步的，第一连接孔41在衬底10上的正投影位于第二连接孔61在衬底10上的正投影内，第二连接孔61与第一连接孔41可通过同一道刻蚀工艺形成。
在其中一实施例中，阵列基板还包括第三绝缘层80和第三金属层90，第三绝缘层80位于显示区11内且覆盖第二金属层70远离衬底10的一侧，第三金属层90位于显示区11内且部分覆盖第三绝缘层80远离衬底10的一侧。其中，第三金属层90通常用于形成晶体管的源/漏极、桥接线和金属电源线。
进一步的，第三绝缘层80上形成有第三连接孔81，第三金属层90通过第三连接孔81与第二金属层70电连接，实现第三金属层90和第二金属层70之间的连通。更进一步的，第三连接孔81可以通过刻蚀形成。
在其中一实施例中，阵列基板还包括第四金属层，第四金属层通常用于形成金属电源线，并通过过孔将第三金属层90中的金属电源线连成网状，以降低电压延迟。更进一步的，第四金属层上设置有平坦层，便于形成像素定义层等结构。
在其中一实施例中，屏蔽层20、第一金属层50、第二金属层70的材料相同。其中，底部金属层(屏蔽层20)的材料与上层金属层(第一金属层50和第二金属层70)相同，有利于提升静电屏蔽效果。
优选的，屏蔽层20、第一金属层50、第二金属层70的材料包括钼(Mo)。在其他实施例中，屏蔽层20、第一金属层50、第二金属层70的材料也可以选择其他金属材料替代，具体不做限定。
参照图4所示，本公开另一实施例公开了一种阵列基板的制备方法，其包括以下步骤：
步骤S10、提供一衬底10，衬底10包括显示区11和围绕显示区11的非显示区12。
步骤S20、在衬底10上形成位于显示区11的依次层叠的屏蔽层20、有源层30、第一绝缘层40，参照图7a至7c。
步骤S30、在第一绝缘层40上形成位于显示区11的第一金属层50，第一金属层50覆盖部分第一绝缘层40，参照图7d。
步骤S40、在第一金属层50以及第一绝缘层40上未被第一金属层50覆盖的区域形成第二绝缘层60，参照图7e。
步骤S50、在第二绝缘层60上对应第一绝缘层40上未被第一金属层50覆盖的部分区域形成第二连接孔61，在第一绝缘层40上未被第一金属层50覆盖的部分区域形成与第二连接孔61连通的第一连接孔41，参照图7f所示。
步骤S60、在第二绝缘层60上形成位于显示区11的第二金属层70，第二金属层70通过第二连接孔61、第一连接孔41与屏蔽层20电连接，参照图7g。
本公开实施例提供的一种阵列基板的制备方法通过在第一绝缘层40和第二绝缘层60上设置连接孔，实现在显示区11内将第二金属层70与屏蔽层20电连接，可以减少走线，进而减小电阻，提升静电屏蔽效果。同时，减少边框走线有利于实现窄边框。
在步骤S10中，衬底10可以起到为显示面板提供缓冲、保护或支撑等作用，衬底10的材料可以是聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)或者聚对苯二甲酸乙二醇酯(PET)等，也可以是上述多种材料的混合材料。
在步骤S20中，有源层30为像素驱动电路中晶体管的有源层，有源层30可以由多晶硅、氧化物等半导体材料制成，并且有源层图案中被栅极遮盖的部分包括沟道区，沟道区为有源层图案中的高阻区；未被栅极遮盖的部分包括源区和漏区，源区和漏区为有源层图案中用杂质掺杂后的低阻区，且位于沟道区的两侧，沟道区对应于晶体管的沟道，源区和漏区对应于晶体管的源极和漏极。进一步的，第一绝缘层40为栅极绝缘层，栅极绝缘层通常为SiOx，其充当晶体管栅极与半导体沟道间的介质层。
在步骤S30中，第一金属层50通常用于形成像素驱动电路中晶体管的栅极，还用于形成像素驱动电路中存储电容的第一极板。
在步骤S40中，第二绝缘层60为电容绝缘层，电容绝缘层通常为SiNx，其充当存储电容两个极板间的介质层。
在步骤S50中，可以是在第二绝缘层60上对应第一绝缘层40上未被第一金属层50覆盖的部分区域形成第二连接孔61，在第一绝缘层40上未被第一金属层50覆盖的部分区域形成与第二连接孔61连通的第一连接孔41。
优选的，通过刻蚀在第二绝缘层60上对应第一绝缘层40上未被第一金属层50覆盖的部分区域形成第二连接孔61，通过刻蚀在第一绝缘层40上未被第一金属层50覆盖的部分区域形成与第二连接孔61连通的第一连接孔41。
参照图5所示，在其中一实施例中，在步骤S50中，在第二绝缘层60上对应第一绝缘层40上未被第一金属层50覆盖区域形成第二连接孔61，在第一绝缘层40上未被第一金属层50覆盖区域形成与第二连接孔61连通的第一连接孔41，包括以下步骤：
步骤S51、在第二绝缘层60上对应第一绝缘层40上未被第一金属层50覆盖的部分区域形成层间介质层；
步骤S52、通过层间介质层对第二绝缘层60和第一绝缘层40进行刻蚀，在第二绝缘层60上对应第一绝缘层40上未被第一金属层50覆盖的部分区域形成第二连接孔61，在第一绝缘层40上未被第一金属层50覆盖的部分区域形成与第二连接孔61连通的第一连接孔41；
步骤S53、去除层间介质层。其中，层间介质层不成膜，起到辅助刻蚀以形成第二连接孔61和第一连接孔41的作用。
在步骤S60中，在第二绝缘层60上形成位于显示区11的第二金属层70，第二金属层70通过第二连接孔61、第一连接孔41与屏蔽层20电连接，包括：
在第二绝缘层60上形成位于所述显示区11的第二金属层70，同时在第二连接孔61和第一连接孔41内形成搭接部71，第二金属层70通过搭接部71与屏蔽层20电连接。其中，第二金属层70通常用于形成像素驱动电路中存储电容的第二极板。参照图7g，搭接部71位于第二连接孔61和第一连接孔41内。其中，小孔搭接的方式可以进一步减少走线，进而减小电阻，提升静电屏蔽效果。
进一步的，第一连接孔41在衬底10上的正投影位于第二连接孔61在衬底10上的正投影内，第二连接孔61与第一连接孔41可通过同一道刻蚀工艺形成。
在其中一实施例中，屏蔽层20、第一金属层50、第二金属层70的材料相同，有利于提升静电屏蔽效果。优选的，屏蔽层20、第一金属层50、第二金属层70的材料包括钼Mo。在其他实施例中，屏蔽层20、第一金属层50、第二金属层70的材料也可以选择其他金属材料替代，具体不做限定。
参照图6所示，本公开另一实施例公开了一种阵列基板的制备方法，其在上述实施例的基础上，还包括以下步骤：
步骤S70、在第二金属层70上形成位于显示区11的第三绝缘层80，参照图7h；
步骤S80、在第三绝缘层80上形成第三连接孔81；可选的，第三连接孔81通过刻蚀形成，参照图7i。
步骤S90、在第三绝缘层80上形成位于显示区11的第三金属层90，第三金属层90通过第三连接孔81与第二金属层70电连接。从而实现第三金属层90和第二金属层70之间的连通。其中，第三金属层90通常用于形成晶体管的源/漏极、桥接线和金属电源线，参照图7j。
本公开另一实施例公开了一种显示面板，包括上述实施例中的阵列基板。进一步的，该显示面板还包括位于阵列基板上的像素定义层、发光单元等。
本公开实施例提供的一种显示面板，其阵列基板通过在第一绝缘层40和第二绝缘层60上设置连接孔，实现在显示区11内将第二金属层70与屏蔽层20电连接，可以减少走线，进而减小电阻，提升静电屏蔽效果，提升显示面板的显示效果。同时，减少边框走线有利于实现窄边框。
本公开另一实施例公开了一种显示装置，其包括上述实施例中的显示面板。进一步的，该显示装置包括手机、VR设备、电脑、电视机、车载显示设备等。
本实施例中的显示装置，其显示面板中的阵列基板通过在第一绝缘层40和第二绝缘层60上设置连接孔，实现在显示区11内将第二金属层70与屏蔽层20电连接，可以减少走线，进而减小电阻，提升静电屏蔽效果，进而提升显示效果。同时，减少边框走线有利于实现窄边框。
尽管已经结合了本公开的具体实施例对本公开进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。
本公开实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本公开实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本公开的保护范围之内。
需要说明的是，上述对本公开的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
本公开实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本公开实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底，包括显示区和围绕所述显示区的非显示区；以及，
位于所述显示区内且依次远离所述衬底的屏蔽层、有源层、第一绝缘层、第一金属层、第二绝缘层和第二金属层；
所述第一金属层覆盖部分所述第一绝缘层，所述第二绝缘层覆盖所述第一金属层以及所述第一绝缘层上未被所述第一金属层覆盖的区域；
所述第一绝缘层上未被所述第一金属层覆盖的部分区域设置有第一连接孔，所述第二绝缘层上设置有与所述第一连接孔连通的第二连接孔，所述第二金属层通过所述第二连接孔、第一连接孔与所述屏蔽层电连接。
2.如权利要求1所述的阵列基板，其特征在于，所述第一连接孔与第二连接孔对应设置，所述第二金属层包括搭接部，所述搭接部位于所述第二连接孔和所述第一连接孔内，所述第二金属层通过所述搭接部与所述屏蔽层电连接；
优选的，所述第一连接孔在所述衬底上的正投影位于所述第二连接孔在所述衬底上的正投影内。
3.如权利要求1所述的阵列基板，其特征在于，还包括：
第三绝缘层，位于所述显示区内且覆盖所述第二金属层远离所述衬底的一侧；
第三金属层，位于所述显示区内且部分覆盖所述第三绝缘层远离所述衬底的一侧；
优选的，所述第三绝缘层上设置有第三连接孔，所述第三金属层通过所述第三连接孔与所述第二金属层电连接。
4.如权利要求1所述的阵列基板，其特征在于，所述屏蔽层、第一金属层、第二金属层的材料相同；
优选的，所述屏蔽层、第一金属层、第二金属层的材料包括钼。
5.如权利要求1所述的阵列基板，其特征在于，所述第一绝缘层为栅极绝缘层，所述第二绝缘层为电容绝缘层。
6.如权利要求1所述的阵列基板，其特征在于，所述屏蔽层在所述衬底上的正投影覆盖所述有源层的沟道区在所述衬底上的正投影。
7.一种阵列基板的制备方法，其特征在于，包括：
提供一衬底，所述衬底包括显示区和围绕所述显示区的非显示区；
在所述衬底上形成位于所述显示区的依次层叠的屏蔽层、有源层、第一绝缘层；
在所述第一绝缘层上形成位于所述显示区的第一金属层，所述第一金属层覆盖部分所述第一绝缘层；
在所述第一金属层以及所述第一绝缘层上未被所述第一金属层覆盖的区域形成第二绝缘层；
在所述第二绝缘层上对应所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成第二连接孔，在所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成与所述第二连接孔连通的第一连接孔；
在所述第二绝缘层上形成位于所述显示区的第二金属层，所述第二金属层通过所述第二连接孔、第一连接孔与所述屏蔽层电连接。
8.如权利要求7所述的阵列基板的制备方法，其特征在于，所述在所述第二绝缘层上对应所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成第二连接孔，在所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成与所述第一连接孔连通的第一连接孔，包括：
通过刻蚀在所述第二绝缘层上对应所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成第二连接孔，通过刻蚀在所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成与所述第一连接孔连通的第一连接孔；
优选的，包括：
在所述第二绝缘层上对应所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成层间介质层；
通过所述层间介质层对所述第二绝缘层和第一绝缘层进行刻蚀，在所述第二绝缘层上对应所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成第二连接孔，在所述第一绝缘层上未被所述第一金属层覆盖的部分区域形成与所述第二连接孔连通的第一连接孔；
去除所述层间介质层。
9.如权利要求7所述的阵列基板的制备方法，其特征在于，所述在所述第二绝缘层上形成位于所述显示区的第二金属层，所述第二金属层通过所述第二连接孔、第一连接孔与所述屏蔽层电连接，包括：
在所述第二绝缘层上形成位于所述显示区的第二金属层，同时在所述第二连接孔和第一连接孔内形成搭接部，所述第二金属层通过所述搭接部与所述屏蔽层电连接；
优选的，还包括以下步骤：
在所述第二金属层上形成位于所述显示区的第三绝缘层；
在所述第三绝缘层上形成第三连接孔；
在所述第三绝缘层上形成位于所述显示区的第三金属层，所述第三金属层通过所述第三连接孔与所述第二金属层电连接。
10.一种显示面板，其特征在于，包括如权利要求1-6任一项所述的阵列基板。
CN202311436990.9A 2023-10-31 2023-10-31 阵列基板及其制备方法、显示面板 Pending CN117497544A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311436990.9A CN117497544A (zh) 2023-10-31 2023-10-31 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311436990.9A CN117497544A (zh) 2023-10-31 2023-10-31 阵列基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN117497544A true CN117497544A (zh) 2024-02-02

Family

ID=89671895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311436990.9A Pending CN117497544A (zh) 2023-10-31 2023-10-31 阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN117497544A (zh)

Similar Documents

Publication Publication Date Title
US11316000B2 (en) Array substrate including metal strip, manufacturing method thereof and display device
US10254876B2 (en) Array substrate, fabricating method thereof and display device
US11581383B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN110265470B (zh) 显示装置、显示面板及其制造方法
CN110729313B (zh) 显示面板、显示面板制备方法、显示装置
US20090114918A1 (en) Panel structure and manufacturing method thereof
EP3809463A1 (en) Array substrate and method for manufacturing same, array substrate motherboard, display panel and display device
CN105185816A (zh) 阵列基板及其制造方法、显示装置
KR20160149385A (ko) 플렉서블 디스플레이 장치와, 이의 제조 방법
US20170271368A1 (en) Display substrate, manufacturing method for the same, and display device
CN204966501U (zh) 阵列基板及显示装置
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
CN112687190B (zh) 显示面板、显示装置及显示面板的制备方法
CN209912874U (zh) 显示基板、显示装置
US12063828B2 (en) Display panel and electronic device having power supply wire in redundant pixel area electrically connected to light-emitting function layer
CN110854175B (zh) 阵列基板及其制备方法、显示面板
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN111415995A (zh) 一种显示面板、其制作方法及显示装置
KR102019191B1 (ko) 유기전계발광표시장치 및 그 제조방법
CN114649349A (zh) 显示基板及其制作方法、显示面板
CN114335015A (zh) 显示装置及显示装置的制备方法
WO2022083354A1 (zh) 显示基板及其制作方法、显示装置
CN114005882B (zh) 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法
CN117497544A (zh) 阵列基板及其制备方法、显示面板
US20220102457A1 (en) Display panel and displaying device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination