CN111243965A - 封装基板制备方法 - Google Patents

封装基板制备方法 Download PDF

Info

Publication number
CN111243965A
CN111243965A CN202010049431.2A CN202010049431A CN111243965A CN 111243965 A CN111243965 A CN 111243965A CN 202010049431 A CN202010049431 A CN 202010049431A CN 111243965 A CN111243965 A CN 111243965A
Authority
CN
China
Prior art keywords
copper layer
layer
copper
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010049431.2A
Other languages
English (en)
Other versions
CN111243965B (zh
Inventor
康孝恒
蔡克林
唐波
杨飞
李�瑞
许凯
蒋乐元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhijin Electronics Co ltd
Original Assignee
Shenzhen Zhijin Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhijin Electronics Co ltd filed Critical Shenzhen Zhijin Electronics Co ltd
Priority to CN202010049431.2A priority Critical patent/CN111243965B/zh
Publication of CN111243965A publication Critical patent/CN111243965A/zh
Application granted granted Critical
Publication of CN111243965B publication Critical patent/CN111243965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明适用于印制线路板技术领域，公开了一种封装基板制备方法，封装基板制备方法用于制造供芯片封装的封装基板，其包括：提供母材，母材具有铜层以及覆盖于铜层的金属保护层，采用激光刻蚀工艺在金属保护层上刻蚀线路，并裸露出铜层；沿裸露的铜层进行蚀刻得到精细线路；褪掉金属保护层，漏出铜层精细线路，得到半成品；对半成品镀铜，得到具有成品精细线路的封装基板，通过激光刻蚀工艺对金属保护层蚀刻，再对裸露的铜层进行蚀刻，得到具有线宽/线距小于等于20/20um精细线路的封装基板，该制备方法简单，成本低，可实现大批量制备，提高了生产效率，而且还能够保持高良率。

Description

封装基板制备方法
技术领域
本发明涉及印制线路板技术领域，尤其涉及一种封装基板制备方法。
背景技术
随着芯片微型化发展，芯片的功能越来越强大，而体积却越来越小，因此，对于芯片中的封装基板的尺寸及排线密集度也有了更高的要求。根据行业内对于封装基板中线路的要求，由普通的设计的L/S(线宽/线距)＝35/35um演变为一般的25/25um以及正在使用的20/20um或更小的精细线路。传统的封装基板采用减成方法来制作线路，但受限于该技术本身，其极限精细线路水准是50/50um，而通过搭配超薄铜箔的加成法或半加成法，其精细线路的水准能达到20/20um，但其原物料及流程成本高昂。
发明内容
本发明的目的在于提供一种封装基板制备方法，其旨在解决现有的封装基板制备方法制备具有精细线路的封装基板成本高昂的技术问题。
为达到上述目的，本发明提供的方案是：
一种封装基板制备方法，用于制造供芯片封装的封装基板，所述封装基板制备方法包括：
提供母材，所述母材具有铜层以及覆盖于所述铜层的金属保护层，采用激光刻蚀工艺在所述金属保护层上刻蚀线路，并裸露出铜层；
沿所述裸露的铜层进行蚀刻得到精细线路；
褪掉所述金属保护层，漏出铜层精细线路，得到半成品；
对所述半成品镀铜，得到具有成品精细线路的封装基板。
作为一种改进方式，所述母材的制备方法包括：
提供具有双面第一铜层的基板，在所述基板上设置通孔和/或盲孔，且所述通孔贯穿所述基板，所述盲孔至少贯穿所述基板单面的所述铜层；
在所述第一铜层、所述通孔和/或所述盲孔的表面镀铜，以在所述第一铜层形成第二铜层和在所述通孔和/或所述盲孔的表面形成第三铜层，所述第一铜层和所述第二铜层形成所述铜层；
在所述第二铜层表面镀上金属保护层。
作为一种改进方式，所述母材的制备方法还包括：在所述基板上设置通孔和/或盲孔之前，将所述第一铜层的厚度减薄至3-12um。
作为一种改进方式，所述金属保护层的厚度为3-5um。
作为一种改进方式，所述金属保护层为锡层或镍层。
作为一种改进方式，沿所述裸露的铜层进行蚀刻得到精细线路的步骤中，采用碱性蚀刻液蚀刻裸露的铜层。
作为一种改进方式，对所述半成品镀铜具体包括：在所述铜层精细线路及所述通孔和/或盲孔的孔壁镀铜。
作为一种改进方式，所述封装基板制备方法还包括：对所述半成品镀铜，具有成品精细线路的封装基板之后，进行以下工序：
在所述通孔及精细线路表面覆盖油墨，形成油墨层；
对完成油墨处理工序的成品盖上干膜并开窗漏出焊盘和线路手指；
对开窗漏出的所述焊盘和所述线路手指进行表面处理，并褪掉所述干膜；
对均未进行表面处理的精品线路及孔壁进行蚀刻退铜，得到封装基板成品；
对所述封装基板成品进行切割，制得封装基板。
作为一种改进方式，所述精细线路的线宽/线距小于等于20/20um。
本发明提供的封装基板制备方法通过在母材金属保护层上刻蚀线路，接着沿裸露的铜层进行蚀刻得到精细线路，再褪掉金属保护层，漏出铜层精细线路，得到半成品，最后对半成品镀铜，得到具有成品精细线路的封装基板，这样，通过激光刻蚀工艺可以一次成型具有线宽/线距小于等于20/20um精细线路的封装基板，该制备方法简单，成本低，可实现大批量制备，提高了生产效率，而且还能够保持高良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本发明实施例提供的封装基板制备方法的流程示意图；
图2是本发明实施例提供的母材的制备方法的流程示意图；
图3是本发明实施例提供的封装基板制备过程的结构变化示意图。
附图标号说明：
1、母材；11、铜层；111、第一铜层；112、第二铜层；12、金属保护层；13、基板；14、通孔；15、第三铜层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
请参阅图1-3，本发明实施例公开的封装基板制备方法S100，用于制造供芯片封装的封装基板，封装基板制备方法S100包括：
步骤S10，提供母材1，母材1具有铜层11以及覆盖于铜层11的金属保护层12，采用激光刻蚀工艺在金属保护层12上刻蚀线路，并裸露出铜层11。
步骤S20，沿裸露的铜层11进行蚀刻得到精细线路，精细线路的线宽/线距小于等于20/20um。优选地，利用碱性蚀刻液把裸露的铜层11蚀刻去掉，留下的部分即为精细线路，碱性蚀刻液可以为氢氧化钠蚀刻液，也可以为氯化铵铜蚀刻液，当然了，还可以选择现有技术中其他蚀刻方法把裸露的铜层11去掉，在此不作具体说明。
步骤S30，褪掉金属保护层12，漏出铜层精细线路，得到半成品，具体为，利用酸性蚀刻液把金属保护层12蚀刻去掉，酸性蚀刻液可以为盐酸-三氯化铁、盐酸-氯气、盐酸-双氧水、盐酸-氯化钠或者酸性氯化铜蚀刻液。当然了，还可以选择现有技术中其他蚀刻方法把金属保护层12褪掉，在此不作具体说明。
步骤S40，对半成品镀铜，得到具有成品精细线路的封装基板。
本实施例的封装基板制备方法通过激光刻蚀工艺对金属保护层12蚀刻，再对裸露的铜层11进行蚀刻，得到具有线宽/线距小于等于20/20um精细线路的封装基板，该制备方法简单，成本低，可实现大批量制备，提高了生产效率，而且还能够保持高良率。
请参阅图1-图2，母材1的制备方法包括：
步骤S11，提供具有双面第一铜层111的基板13，在基板13上设置通孔14和/或盲孔(图未示)作为导通孔或工具孔，通孔14贯穿基板13，盲孔至少贯穿基板13单面的铜层11。
步骤S12，在第一铜层111、通孔14和/或盲孔的表面镀铜，以在第一铜层111形成第二铜层112和在通孔14和/或盲孔的表面形成第三铜层15，为线路的导通做准备，第二铜层112和第三铜层15的厚度均为1-3um，第一铜层111和第二铜层112形成铜层11。
步骤S13，在第二铜层112表面镀上金属保护层12，本实施中，金属保护层12厚度为3-5um，金属保护层12为锡层或镍层。
前述步骤S40，对半成品镀铜，得到具有成品精细线路的封装基板，具体包括：在铜层精细线路及通孔14和/或盲孔的孔壁镀铜，镀铜的厚度为10um左右，做镀铜处理是一方面是因为基板13上的铜层11不利于在其表面直接进行后续处理，因此需要在其表面先进行镀铜处理，另一方面是增加精细线路厚度。
在本发明实施例中，上述步骤S11中，也可以提供具有单面铜层11的基板13，采用单面铜层基板或双面铜层基板可以分别制成单面精细线路封装基板和双面精细线路封装基板，从而满足不同的封装基板需求，增强封装基板的通用性。
请参阅图1和图3，母材1的制备方法还包括：步骤S111，在基板13上设置通孔14和/或盲孔之前，将第一铜层111的厚度减薄至3-12um，例如，5um。第一，对比较厚的基板13进行减薄处理，减小孔径厚度比，使得在基板13上微孔钻孔成为可能，便于后续在基板13上钻取通孔14和/或盲孔，第一铜层111如果太厚，钻孔比较困难，并且钻孔效率低下；第二，这个厚度的铜层11具备足够的强度支撑，使得基板13不会形变过大，从而保持线路板和通孔14和/或盲孔的尺寸精度和位置精度；第三，这个厚度的第一铜层111在进行步骤S20，沿裸露的铜层11进行蚀刻得到精细线路作业中，能够降低铜层11的形变程度，提高了封装基板的质量。
特别地，本发明实施例中的将第一铜层111的厚度减薄处理方法可以但不限定为：采用化学方法、机械方法或者化学与机械相结合的方法；其中，化学方法包括采用化学药水对铜箔减蚀；机械方法包括磨板或抛光。
更进一步地，采用激光钻孔工艺在基板13上设置通孔14和/或盲孔，采用激光钻孔工艺可以比较方便对减薄处理后的基板13进行打孔，打孔速度快，打孔精度高，加工后的碎屑易清除，对工件装夹要求简单。请参阅图1和图3，封装基板制备方法S100还包括：对半成品镀铜，具有成品精细线路的封装基板之后，进行以下工序：
步骤S50，在通孔14及精细线路表面覆盖油墨，形成油墨层，精品线路包括线路本身和导线，具体指的在通孔14和导线表面覆盖油墨，导线并不完全覆盖，留下需要后续处理的部分不覆盖。
步骤S60，对完成油墨处理工序的成品盖上干膜并开窗漏出焊盘和线路手指。
步骤S70，对开窗漏出的焊盘和线路手指进行表面处理，并褪掉干膜，这里描述的表面处理是在开窗漏出的焊盘和线路手指镀上镍金、银、镍银金、镍金、镍钯金、OSP等任意一种保护起来。
步骤S80，对均未进行表面处理的裸露的精品线路及孔壁进行蚀刻退铜，得到封装基板成品，这里描述的裸露的精品线路指的是未被油墨覆盖的导线，孔壁指的是非金属孔的孔壁，优选地，利用碱性蚀刻液把未被油墨覆盖的导线和非金属孔的孔壁蚀刻去掉，碱性蚀刻液可以为氢氧化钠蚀刻液，也可以为氯化铵铜蚀刻液，当然了，还可以选择现有技术中其他蚀刻方法把未被油墨覆盖的导线和非金属孔的孔壁去掉，在此不作具体说明。
步骤S90，对封装基板成品进行切割，制得封装基板。
优选地，封装基板成品可切割形成至少两个封装基板，这样，采用本发明实施例提供的封装基板制备方法，可通过一个母材1一次性同时制造出多个封装基板，利于封装基板的大批量生产制造，提高封装基板的生产效率。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (9)

1.一种封装基板制备方法，用于制造供芯片封装的封装基板，其特征在于，所述封装基板制备方法包括：
提供母材，所述母材具有铜层以及覆盖于所述铜层的金属保护层，采用激光刻蚀工艺在所述金属保护层上刻蚀线路，并裸露出铜层；
沿所述裸露的铜层进行蚀刻得到精细线路；
褪掉所述金属保护层，漏出铜层精细线路，得到半成品；
对所述半成品镀铜，得到具有成品精细线路的封装基板。
2.如权利要求1所述的封装基板制备方法，其特征在于，所述母材的制备方法包括：
提供具有双面第一铜层的基板，在所述基板上设置通孔和/或盲孔，且所述通孔贯穿所述基板，所述盲孔至少贯穿所述基板单面的所述铜层；
在所述第一铜层、所述通孔和/或所述盲孔的表面镀铜，以在所述第一铜层形成第二铜层和在所述通孔和/或所述盲孔的表面形成第三铜层，所述第一铜层和所述第二铜层形成所述铜层；
在所述第二铜层表面镀上金属保护层。
3.如权利要求2所述的封装基板制备方法，其特征在于，所述母材的制备方法还包括：在所述基板上设置通孔和/或盲孔之前，将所述第一铜层的厚度减薄至3-12um。
4.如权利要求1所述的封装基板制备方法，其特征在于，所述金属保护层的厚度为3-5um。
5.如权利要求1所述的封装基板制备方法，其特征在于，所述金属保护层为锡层或镍层。
6.如权利要求1所述的封装基板制备方法，其特征在于，沿所述裸露的铜层进行蚀刻得到精细线路的步骤中，采用碱性蚀刻液蚀刻裸露的铜层。
7.如权利要求2所述的封装基板制备方法，其特征在于，对所述半成品镀铜具体包括：在所述铜层精细线路及所述通孔和/或盲孔的孔壁镀铜。
8.如权利要求7所述的封装基板制备方法，其特征在于，所述封装基板制备方法还包括：对所述半成品镀铜，具有成品精细线路的封装基板之后，进行以下工序：
在所述通孔及精细线路表面覆盖油墨，形成油墨层；
对完成油墨处理工序的成品盖上干膜并开窗漏出焊盘和线路手指；
对开窗漏出的所述焊盘和所述线路手指进行表面处理，并褪掉所述干膜；
对均未进行表面处理的精品线路及孔壁进行蚀刻退铜，得到封装基板成品；
对所述封装基板成品进行切割，制得封装基板。
9.如权利要求1所述的封装基板制备方法，其特征在于，所述精细线路的线宽/线距小于等于20/20um。
CN202010049431.2A 2020-01-16 2020-01-16 封装基板制备方法 Active CN111243965B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010049431.2A CN111243965B (zh) 2020-01-16 2020-01-16 封装基板制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010049431.2A CN111243965B (zh) 2020-01-16 2020-01-16 封装基板制备方法

Publications (2)

Publication Number Publication Date
CN111243965A true CN111243965A (zh) 2020-06-05
CN111243965B CN111243965B (zh) 2023-02-03

Family

ID=70877848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010049431.2A Active CN111243965B (zh) 2020-01-16 2020-01-16 封装基板制备方法

Country Status (1)

Country Link
CN (1) CN111243965B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112788857A (zh) * 2021-02-02 2021-05-11 深圳明阳电路科技股份有限公司 一种线路板精细线路加工方法
CN117253805A (zh) * 2023-11-03 2023-12-19 浙江晶引电子科技有限公司 柔性薄膜封装基板的可重复高精度制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030049913A1 (en) * 2001-06-29 2003-03-13 Morio Gaku Process for the production of high-density printed wiring board
CN103187311A (zh) * 2011-12-27 2013-07-03 深南电路有限公司 封装基板制作方法
CN104717826A (zh) * 2013-12-17 2015-06-17 深圳崇达多层线路板有限公司 一种制作镀金线路板的方法及镀金线路板
CN106304668A (zh) * 2016-10-31 2017-01-04 安捷利电子科技（苏州）有限公司 一种采用增强型半加成法制作印制线路板的制作方法
CN109195341A (zh) * 2018-09-12 2019-01-11 安捷利（番禺）电子实业有限公司 一种提高线路铜层厚度和宽度的精密印制电路板的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030049913A1 (en) * 2001-06-29 2003-03-13 Morio Gaku Process for the production of high-density printed wiring board
CN103187311A (zh) * 2011-12-27 2013-07-03 深南电路有限公司 封装基板制作方法
CN104717826A (zh) * 2013-12-17 2015-06-17 深圳崇达多层线路板有限公司 一种制作镀金线路板的方法及镀金线路板
CN106304668A (zh) * 2016-10-31 2017-01-04 安捷利电子科技（苏州）有限公司 一种采用增强型半加成法制作印制线路板的制作方法
CN109195341A (zh) * 2018-09-12 2019-01-11 安捷利（番禺）电子实业有限公司 一种提高线路铜层厚度和宽度的精密印制电路板的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112788857A (zh) * 2021-02-02 2021-05-11 深圳明阳电路科技股份有限公司 一种线路板精细线路加工方法
CN117253805A (zh) * 2023-11-03 2023-12-19 浙江晶引电子科技有限公司 柔性薄膜封装基板的可重复高精度制备方法
CN117253805B (zh) * 2023-11-03 2024-06-14 浙江晶引电子科技有限公司 柔性薄膜封装基板的可重复高精度制备方法

Also Published As

Publication number Publication date
CN111243965B (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
CN104918421B (zh) 一种pcb金手指的制作方法
US20070117261A1 (en) Multilayer printed wiring board and method for producing the same
CN111243965B (zh) 封装基板制备方法
CN110519944A (zh) 复合铜厚基板制作方法
TW201709783A (zh) 立體配線基板及立體配線基板的製造方法
CN105704948A (zh) 超薄印制电路板的制作方法及超薄印制电路板
US20230010115A1 (en) Cyclic cooling embedded packaging substrate and manufacturing method thereof
KR100633852B1 (ko) 캐비티가 형성된 기판 제조 방법
CN105208777B (zh) 一种带金属化背钻孔的线路板制作方法
CN114040580A (zh) 一种通用盲槽板的制作方法
CN112867269B (zh) 一种pcb侧壁包覆金属的方法
CN113347810B (zh) 高厚径比金属化盲孔的加工方法
JP2003023235A (ja) 陥沈印刷回路基板及びその製造方法
CN112888176A (zh) 超厚铜镀镍金板制作方法
KR101700161B1 (ko) 리지드-플렉서블 기판 제조방법 및 이에 사용되는 동박판-테이프
KR20150051440A (ko) 복합 금속 필름 및 이를 이용한 인쇄회로기판의 회로패턴 형성 방법
CN109302808B (zh) 一种制作精细线路的方法
CN114158193B (zh) 一种pcb上孔的制作工艺
CN113015343B (zh) 一种层间交叉线连接结构的制作方法及电路板
CN111182739A (zh) 线路板制备方法
JPS59124794A (ja) 電子回路基板の製造方法
CN116193735A (zh) 一种阶梯槽底部图形的制作方法
JPH10270844A (ja) 配線板の製造方法
CN116581087A (zh) 一种高频高速半导体器件结构及其制备方法
CN115776772A (zh) 台阶线路印制电路板制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant