CN111223934A - 晶体管结构与其工艺方法 - Google Patents

晶体管结构与其工艺方法 Download PDF

Info

Publication number
CN111223934A
CN111223934A CN201911168953.8A CN201911168953A CN111223934A CN 111223934 A CN111223934 A CN 111223934A CN 201911168953 A CN201911168953 A CN 201911168953A CN 111223934 A CN111223934 A CN 111223934A
Authority
CN
China
Prior art keywords
region
drain
lower portion
source
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911168953.8A
Other languages
English (en)
Other versions
CN111223934B (zh
Inventor
卢超群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Invention Innovation And Cooperation Laboratory Co ltd
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN111223934A publication Critical patent/CN111223934A/zh
Application granted granted Critical
Publication of CN111223934B publication Critical patent/CN111223934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种晶体管结构。所述晶体管结构包含一栅极、一通道区、一漏极和一源极。所述栅极位于一第一硅材料的一硅表面上；所述通道区位于所述硅表面下且包含一第一端和一第二端。所述漏极和所述源极独立于所述第一硅材料且不是由所述第一硅材料所衍生出来。所述漏极包含一第一预定实体边界，所述第一预定实体边界直接连接所述第一端，所述源极包含一第二预定实体边界，以及所述第二预定实体边界直接连接所述第二端。所述漏/源极包含位于所述硅表面下的一下方部份，所述下方部份的底部局限于一绝缘区，以及所述漏/源极中除了所述下方部分外的侧壁局限于一间隔层。本发明相较于现有技术，可以在所述晶体管结构的关闭状态时仍具有低漏电流。

Description

晶体管结构与其工艺方法
技术领域
本发明涉及一种晶体管与其工艺方法，尤其涉及一种具有自我对准的三端的晶体管与其工艺方法。
背景技术
最常使用的一晶体管是形成于平面的一硅晶圆上的一金属氧化物半导体场效晶体管，其中所述晶体管的栅极是形成在所述硅晶圆的表面上，且由较薄的电介质如二氧化硅或高介电材料(high-k material)分开。所述晶体管的另外两端，也就是漏极与源极，是形成在所述硅晶圆的表面下方。而当所述晶体管的尺寸需要缩小时，可以利用一鳍式结构晶体管(例如一鳍式场效应晶体管(FinFET)、一三栅极晶体管(tri-gate FET)或一双栅(double-gate)晶体管等等)来实现，使所述晶体管的尺寸能从22纳米继续缩小至7纳米，或是比现有技术更小的尺寸。然而，有关所述鳍式结构晶体管的现有技术大多经由产生较高的开启电流(ON current)以强调驱动电流的能力，而达到高效能的表现；而不是强调在较低的关闭电流(OFF current)中具有低漏电流的能力。但在深纳米技术中，如何将所述晶体管(例如所述鳍式结构晶体管或一平面晶体管)应用于一低漏电流与低功耗的设备的重要性正在提升，特别是利用在一内存电路如静态随机存取存储器(SRAM)与动态随机存取存储器(DRAM)的开关、一手提式集成电路装置或一穿戴式装置等等的装置时。
例如，最普遍用于DRAM的存储单元是具有一存取晶体管(access transistor)和一存储电容(storage capacitor)的一存储单元。而现有技术将所述晶体管(所述平面晶体管或所述鳍式结构晶体管)作为所述存取晶体管时，所述晶体管在关闭状态(OFF state)时仍会具有较高的漏电流，例如每一存储单元超过1皮安培(pico-Amperes)。这会使所述存储单元存储的信号快速泄漏，而这是不能接受的状况。因此所述存储单元会需要非常短的更新时间以重建存储的信号，否则存储的信号便会遗失。已知在所述晶体管的关闭状态时具有多种漏电流种类，例如(a)栅极至通道的泄漏(Gate-to-Channel leakage)、(b)栅致漏极泄漏(Gate-Induced Drain Leakage,GIDL)、(c)漏极引入势垒降低(Drain-inducedbarrier lowering,DIBL)、(d)次临界漏电流(Sub-threshold leakage)、(e)由所述晶体管的硅材料中p-n接面引起的漏极与源极的侧壁或区域泄漏等等。然而，为了使所述存储单元可以具有近1飞安培(femto-Ampere)的关闭电流的目标值，所述晶体管部份的尺寸参数会被放宽至无法接受的数值，而违背了所述晶体管的缩放理论，其中所述晶体管的缩放理论要求缩小晶体管尺寸，以减少所述存储单元的尺寸并得以遵守摩尔定律(Moore’s Law)。例如，在10纳米的工艺技术中，所述晶体管的通道长度需要大于100纳米以将所述电晶体的关闭电流降至每一存储单元1飞安培，而这是很不实际的。
因此，需要提供具有可缩放结构的一种新的晶体管以遵守摩尔定律，并同时具有可调整的关闭电流以在关闭状态时仍具有低漏电流。
发明内容
本发明公开了可以通用于平面、3D管或鳍式结构(例如一鳍式场效应晶体管(FinFET)、一三栅极晶体管(tri-gate FET)或一双栅(double-gate)晶体管等等)的一种晶体管的设计，且可以显着地降低所述晶体管的漏电流，并使所述晶体管的尺寸可以缩小，其中包括可缩小的栅极的长度。也就是说，所述栅极的长度可以被设计为一光刻或一蚀刻法分别可以印刷或制造出的最小特征长度。另外，所述晶体管的栅极、漏极和源极的接触区域具有互相自我对准的特征，因此与现有技术的晶体管相比，所述晶体管允许更紧密的平面区域和更小的形状因子。
本发明的一实施例提供一种晶体管结构。所述晶体管结构包含一栅极、一通道区、一漏极和一源极。所述栅极位于一第一硅材料的一硅表面上方；所述通道区位于所述硅表面下方且包含一第一端和一第二端。另外，所述漏极/源极独立于所述第一硅材料且不是由所述第一硅材料所衍生出来。所述漏极包含一第一预定实体边界，所述第一预定实体边界直接连接所述通道区的所述第一端，所述源极包含一第二预定实体边界，以及所述第二预定实体边界直接连接所述通道区的所述第二端。
根据本发明的另一实施例，所述晶体管结构包含一间隔层。所述间隔层覆盖所述栅极的侧壁，其中所述漏极的所述第一预定实体边界对齐所述间隔层的一第一边缘，以及所述源极的所述第二预定实体边界对齐所述间隔层的一第二边缘。另外，所述晶体管结构包含一第一凹槽。所述第一凹槽具有一第一侧屏障，其中所述漏极包含一下方部分和一上方部分，所述下方部分位于所述第一凹槽内，所述上方部分堆叠于所述下方部分上且接触所述间隔层，以及所述第一侧屏障对齐所述漏极的所述第一预定实体边界。此外，一第一绝缘区设置于所述第一凹槽的底部，其中所述漏极的所述下方部分位于所述第一绝缘区上方，以及所述漏极的所述下方部分直接连接所述通道区的所述第一端。当所述第一硅材料的所述硅表面是一鳍式结构的上表面，以及所述第一凹槽形成于所述鳍式结构内时，以及所述漏极的所述下方部分的厚度和所述通道区的厚度与所述鳍式结构的厚度无关。
本发明的另一实施例公开一种晶体管结构。所述晶体管结构包含一栅极导通区、一间隔层、一通道区和一第一导通区。所述栅极导通区由位于一硅表面上的一栅极绝缘区向上延伸；所述间隔层覆盖所述栅极导通区的侧壁；所述通道区位于所述硅表面下方；以及所述第一导通区包含一上方部分和一下方部分。所述间隔层位于所述硅表面上方。所述通道区的长度大于所述栅极导通区的长度。所述第一导通区由一第一绝缘区向上延伸至一第一上表面。所述第一导通区的下方部分接触所述通道区，所述第一导通区的上方部分接触所述间隔层的一第一侧，以及所述第一导通区的宽度与所述第一绝缘区的宽度相同。
根据本发明的另一实施例，所述晶体管结构另包含一第二导通区。所述第二导通区包含一上方部分和一下方部分，以及所述第二导通区的上方部分由一第二绝缘区向上延伸至一第二上表面。所述第二导通区的下方部分接触所述通道区，所述第二导通区的上方部分接触所述间隔层的一第二侧，以及所述第二导通区的宽度与所述第二绝缘区的宽度相同。此外，所述通道区由所述间隔层的所述第二侧水平延伸至所述间隔层的所述第一侧。
根据本发明的另一实施例，所述第一导通区的上表面高于所述栅极导通区的顶部，以及所述第二导通区的上表面高于所述栅极导通区的顶部。根据本发明的另一实施例，所述第一导通区的下方部分的厚度介于5纳米至20纳米之间，以及所述第二导通区的下方部分的厚度介于5纳米至20纳米之间。根据本发明的另一实施例，所述晶体管结构另包含一覆盖结构。所述覆盖结构位于所述栅极导通区上方，其中所述第一导通区的上表面并不高于所述覆盖结构的顶部，以及所述第二导通区的上表面并不高于所述覆盖结构的顶部。根据本发明的另一实施例，所述栅极导通区、所述第一导通区和所述第二导通区的向上延伸方向垂直于所述硅表面。
本发明的另一实施例公开一种晶体管结构。所述晶体管结构包含一鳍式结构、一栅极、一间隔层、一第一凹槽、一第一绝缘区和一第一导通区。所述鳍式结构具有一硅成分上表面；所述栅极耦接于所述鳍式结构；所述间隔层覆盖所述栅极的一第一侧壁和一第二侧壁；所述第一凹槽形成于所述鳍式结构中；所述第一绝缘区形成于所述第一凹槽中；以及所述第一导通区由所述第一绝缘区向上延伸至一第一上表面。所述栅极的顶部高于所述硅成分上表面。所述第一凹槽的底部低于所述硅成分上表面。所述第一绝缘区的顶部低于所述硅成分上表面。所述第一导通区包含一第一下方部分和垂直层叠在所述第一下方部分上的一第一上方部分，其中所述第一导通区邻接所述间隔层中覆盖所述栅极的所述第一侧壁的部分，以及所述第一导通区沿着所述第一导通区的向上延伸方向具有一第一预定掺杂浓度分布。
根据本发明的另一实施例，所述晶体管结构另包含一第二凹槽、一第二绝缘区和一第二导通区。所述第二凹槽形成于所述鳍式结构中；所述第二绝缘区形成于所述第二凹槽中；所述第二导通区由所述第二绝缘区向上延伸至一第二上表面，其中所述第二凹槽的底部低于所述硅成分上表面，所述第二绝缘区的顶部低于所述硅成分上表面，所述第二导通区包含一第二下方部分和垂直层叠在所述第二下方部分上的一第二上方部分，所述第二导通区邻接所述间隔层中覆盖所述栅极的所述第二侧壁的部分，以及所述第二导通区沿着所述第二导通区的向上延伸方向具有一第二预定掺杂浓度分布。此外，所述晶体管结构另包含一通道区。所述通道区位于所述硅成分上表面下方，其中所述通道区包含一第一端和一第二端，所述第一凹槽与所述通道区的所述第一端相邻，以及所述第二凹槽与所述通道区的所述第二端相邻。另外，所述第一导通区的所述第一下方部分位于所述硅成分上表面下方且接触所述通道区的所述第一端，以及所述第二导通区的所述第二下方部分位于所述硅成分上表面下方且接触所述通道区的所述第二端。
根据本发明的另一实施例，所述晶体管结构另包含一覆盖结构。所述覆盖结构位于所述栅极上方，其中所述第一导通区的所述第一上表面并不高于所述覆盖结构的顶部，以及所述第二导通区的所述第二上表面并不高于所述覆盖结构的顶部。根据本发明的另一实施例，所述第一凹槽的厚度介于20纳米至50纳米之间，以及所述第二凹槽的厚度介于20纳米至50纳米之间。
根据本发明的另一实施例，所述晶体管结构另包含一第一栅极、一第一间隔层、一第二栅极和一第二间隔层。所述第一栅极耦接于所述鳍式结构；所述第一间隔层位于所述硅成分上表面上方且对齐所述第一凹槽的一边缘；所述第二栅极耦接于所述鳍式结构；以及所述第二间隔层位于所述硅成分上表面上方且对齐所述第二凹槽的一边缘，其中所述第一间隔层覆盖所述第一栅极的一侧壁，所述第二间隔层覆盖所述第二栅极的一侧壁，所述第一导通区邻接所述第一间隔层，以及所述第二导通区邻接所述第二间隔层。此外，所述第一导通区的所述第一下方部分低于所述硅成分上表面，所述第一导通区的所述第一下方部分的底部局限于所述第一绝缘区，以及所述第一导通区中除了所述第一下方部分以外的侧壁局限于所述间隔层和所述第一间隔层。所述第二导通区的所述第二下方部分低于所述硅成分上表面，所述第二导通区的所述第二下方部分的底部局限于所述第二绝缘区，以及所述第二导通区中除了所述第二下方部分以外的侧壁局限于所述间隔层和所述第二间隔层。
本发明的另一实施例公开一种晶体管结构的工艺方法。所述工艺方法包含：准备一第一硅材料；形成一栅极，其中所述栅极耦接于所述第一硅材料；以及形成具有第一可控制的掺杂浓度分布的一漏极和具有第二可控制的掺杂浓度分布的一源极，其中形成所述栅极、和形成所述漏极和所述源极的过程之间并不需要使用离子注入法。此外，(1)一间隔层被形成以覆盖所述栅极的侧壁，且所述间隔层位于所述第一硅材料的一硅表面上方；(2)具有一第一侧屏障的一第一凹槽和具有一第二侧屏障的一第二凹槽也被形成，其中所述第一凹槽的所述第一侧屏障对齐所述间隔层的一第一边缘，以及所述第二凹槽的所述第二侧屏障对齐所述间隔层的一第二边缘；以及(3)一第一绝缘区被形成于述第一凹槽底部和一第二绝缘区被形成于所述第二凹槽底部。所述漏极包含一下方部分和一上方部分，其中所述下方部分位于所述第一凹槽内且堆叠于所述第一绝缘区上，以及所述上方部分堆叠于所述下方部分上且接触所述间隔层。所述源极也包含一下方部分和一上方部分，其中所述下方部分位于所述第二凹槽内且堆叠于所述第二绝缘区上，以及所述上方部分堆叠于所述下方部分上且接触所述间隔层。
本发明的另一实施例公开一种晶体管结构的工艺方法。所述工艺方法包含：准备具有一通道区的一第一硅材料；于所述通道区上方形成一栅极；以及形成具有第一可控制的掺杂浓度分布的一漏极和具有第二可控制的掺杂浓度分布的一源极，其中所述漏极包含一第一预定实体边界，所述源极包含一第二预定实体边界，所述第一预定实体边界连接所述通道区的一第一端，以及所述第二预定实体边界连接所述通道区的一第二端。此外，(1)一间隔层被形成以覆盖所述栅极的侧壁，且所述间隔层位于所述第一硅材料的一硅表面上方；(2)具有一第一侧屏障的一第一凹槽和具有一第二侧屏障的一第二凹槽被形成，其中所述第一凹槽的所述第一侧屏障对齐所述间隔层的一第一边缘，以及所述第二凹槽的所述第二侧屏障对齐所述间隔层的一第二边缘；(3)一第一绝缘区被形成位于所述第一凹槽底部和一第二绝缘区被形成于所述第二凹槽底部，其中所述漏极包含一下方部分和一上方部分，其中所述下方部分位于所述第一凹槽内且堆叠于所述第一绝缘区上，以及所述上方部分堆叠于所述下方部分上且接触所述间隔层。另外，所述漏极的所述下方部分是根据选择性外延增长方法，由所述第一侧屏障中未被所述第一绝缘区阻挡的部分而形成的。
本发明的另一实施例公开一种晶体管结构的工艺方法。所述工艺方法包含：准备具有一通道区的一第一硅材料；于所述通道区上方形成一栅极；以及形成具有一第一可控制的掺杂浓度分布的一垂直的漏极和具有一第二可控制的掺杂浓度分布的一垂直的源极，其中在所述通道区的一第一端和所述垂直的漏极之间并未形成一离子注入区，以及在所述通道区的一第二端和所述垂直的源极之间并未形成所述离子注入区。所述垂直的漏极的所述第一可控制的掺杂浓度分布由下往上包含：(1)一轻掺杂区、一正常掺杂区、一次重掺杂区和一重掺杂区；(2)一正常掺杂区、一轻掺杂区、一次重掺杂区和一重掺杂区；或(3)一未掺杂区、一正常掺杂区、一次重掺杂区和一重掺杂区。
本发明公开了一种晶体管结构，所述晶体管结构包含一栅极与位于所述栅极上方的一覆盖结构，其中所述栅极从一硅表面上方的一电介质向上延伸。所述晶体管结构包含围绕着所述栅极与所述覆盖结构的侧壁的间隔层。一漏极由所述硅表面向下延伸至位于一凹槽中的一绝缘区，且所述漏极也从所述硅表面向上延伸。相同地，一源极也由所述硅表面向下延伸至位于另一凹槽中的另一绝缘区，且所述源极也从所述硅表面向上延伸。所述漏极和所述源极的上表面并不高于所述覆盖结构的上表面，使得所述漏极和所述源极可以和所述栅极互相阻隔且不连接。所述漏极或所述源极局限于所述绝缘区和所述栅极的侧壁上的所述间隔层，以及所述漏极或所述源极暴露于一通道区的区域可以显着地减少。另外，所述通道区不只位于所述栅极下方，还位于所述间隔层下方。所述栅极、所述漏极和所述源极的向上延伸方向垂直于所述硅表面。本发明相较于现有技术，可以在所述晶体管结构的关闭状态时仍具有低漏电流。
附图说明
图1是本发明所公开的一种晶体管结构的横截面的示意图。
图2是说明利用蚀刻步骤以在晶体管通道区上方的电介质形成栅极的横截面示意图。
图3是说明利用形成步骤以形成围绕栅极的两侧壁的间隔层的横截面示意图。
图4A是本发明的一第一实施例说明利用蚀刻步骤以形成对应漏极与源极的凹槽的横截面示意图。
图4B是本发明的一第二实施例说明利用蚀刻步骤以形成对应漏极与源极的凹槽的横截面示意图。
图5A是根据图4A的结构，说明填充隔离材料至凹槽的横截面示意图。
图5B是根据图4B的结构，说明填充隔离材料至凹槽的横截面示意图。
图6A是根据图4A的结构，说明利用硅台形成步骤以增长出侧向地位于凹槽表面上的单晶硅层的横截面示意图。
图6B是根据图4B的结构，说明利用硅台形成步骤以增长出侧向地位于凹槽表面上的单晶硅层的横截面示意图。
图7A是根据图4A的结构，说明利用硅柱形成步骤以沿着栅极的侧壁上的间隔层垂直地增长单晶硅层的横截面示意图。
图7B是根据图4B的结构，说明利用硅柱形成步骤以沿着栅极的侧壁上的间隔层垂直地增长单晶硅层的横截面示意图。
图8A是根据图4A的结构，说明生成将硅柱增长地更高以形成所述晶体管结构与假栅极的横截面示意图。
图8B是根据图4B的结构，说明生成将硅柱增长地更高以形成所述晶体管结构与假栅极的横截面示意图。
图9是根据图8A的结构，说明垂直分层漏极与垂直分层源极的横截面示意图。
图10是本发明另一实施例说明具有鳍式结构的栅极、垂直分层漏极与垂直分层源极的三维示意图。
其中，附图标记说明如下：
1 栅极
2 电介质
3 通道区
4 间隔层
5 源极
6 漏极
5a、6a 下方部分
5b、6b 上方部分
7 硅表面
8 绝缘区
9 底部表面
10、11 高导电部分
20 多晶硅层
21 第二氧化层
22 第二氮化层
30 凹槽
31 部份区域
32 硅台
33 硅柱
34 重掺杂区
41 第三氧化层
42 第三氮化层
50 垂直分层源极
60 垂直分层漏极
70 假栅极
80 绝缘层
NQT、NQT2 晶体管结构
具体实施方式
请参照图1，图1是本发明所公开的一种晶体管结构NQT的横截面的示意图。晶体管结构NQT完整地利用晶体管结构NQT的垂直方向以及让晶体管结构NQT的三端(一栅极、一源极和一漏极)自我对准(self-aligned)以减少平面区域的大小，使得晶体管结构NQT具有较小的形状因素(form-factor)，且维持了大小的可扩展性，其中即使到了晶体管结构NQT的工艺的最后阶段，也就是分别制造晶体管结构NQT的栅极、源极和漏极的接触区时也是如此。另外，晶体管结构NQT进一步地利用绝缘区(例如氧化物、氮化物等等)以隔离晶体管结构NQT中除了需连接至硅通道区的接面以外的大部分接面，以减少多种可能的漏电流机制，但同时维持了硅块基板接地或接上一负偏压的结构，而不会涉及绝缘体上覆硅的结构(Silicon-on-Insulator，SOI，其中SOI结构具有较高成本与较复杂的设计)。更重要地，晶体管结构NQT的栅极长度可以与晶体管结构NQT的最小特征尺寸近似地短，以及大部分的漏电流机制如栅致漏极泄漏(Gate-Induced Drain Leakage,GIDL)、漏极引入势垒降低(Drain-induced barrier lowering,DIBL)、次临界漏电流(Sub-threshold leakage)和大部分经由晶体管的p-n接面的漏电流都显着地减少了。另外，晶体管结构NQT的另外一创新点在于晶体管结构NQT的源极和漏极的阻值不仅可通过改变掺杂浓度或改变结构来进行控制，还可以通过设计晶体管结构NQT的源极、漏极结构的多种实体维度(例如长度、宽度与高度)来进行控制(其中晶体管结构NQT的源极、漏极结构的多种实体维度在晶体管结构NQT的工艺中可以更准确地控制至目标值)。
如图1所示，晶体管结构NQT包含位于一电介质2上方的一栅极1，其中电介质2还位于一通道区3上方。另外，晶体管结构NQT另包含间隔层4，其中间隔层4围绕着栅极1的两侧。间隔层4可以是单层或是多层的结构，且可以包含氮化物、氧化物或氮氧化物等。晶体管结构NQT的特征在于一源极5(或一第一导通区)和一漏极6(或一第二导通区)，其中源极5和漏极6是经由特别的工艺塑造为柱体状并附在间隔层4旁，以使晶体管结构NQT的三端：栅极1、源极5和漏极6自我对准且其各自向上延伸的方向互相平行。另外，源极5和漏极6的一部分(例如源极5和漏极6的下方部分5a、6a)低于一硅表面7，以及源极5和漏极6位于绝缘区8的上方。绝缘区8包含氧化物、氮化物、或是其他可以以原子层沉积法(Atomic-Layer-Deposition,ALD)生成的绝缘材料等。绝缘区8是设置于源极5和漏极6下方以减少由源极5和漏极6的底部表面9和一硅基底间所产生的接面。另外，源极5和漏极6分别具有上方部分5b、6b，且上方部分5b、6b分别位于硅表面7的上方。另外，源极5和漏极6分别具有高导电部分10、11，其中高导电部分10、11是利用自我对准技术，分别形成在源极5和漏极6上方做为自然连续的连接区域，且另用于晶体管结构NQT未来互连的接触区域。
当具有晶体管结构NQT的一晶体管是一平面晶体管时，硅表面7可以是所述硅基底的表面；而当所述晶体管是一鳍式场效应晶体管(FinFET)或一三栅极晶体管(tri-gatetransistor)时，硅表面7可以是一鳍式结构的上表面。如图1所示，源极5由硅表面7向下延伸至绝缘区8(例如，源极5的下方部分5a位于硅表面7下方)，且同时由硅表面7向上延伸(例如，源极5的上方部分5b和高导电部分10位于硅表面7上方)，其中源极5的向上或向下延伸方向垂直于硅表面7。同样地，漏极6由硅表面7向下延伸至绝缘区8(例如，漏极6的下方部分6a位于硅表面7下方)，且同时由硅表面7向上延伸(例如，漏极6的上方部分6b和高导电部分11位于硅表面7上方)，其中漏极6的向上或向下延伸方向也垂直于硅表面7。另外，栅极1也由电介质2向上延伸，且栅极1的向上延伸方向也垂直于硅表面7。另外，绝缘区8覆盖凹槽30的底部。
另外，在本发明的一实施例中，栅极1、源极5和漏极6的延伸方向互相平行。漏极6的上方部分6b的上表面位于硅表面7的上方，且可以高于或低于栅极1的上表面。然而，漏极6的高导电部分11的上表面可高于栅极1的上表面。同样地，源极5的上方部分5b的上表面位于硅表面7的上方，且可以高于或低于栅极1的上表面。然而，源极5的高导电部分10的上表面可高于栅极1的上表面。另外，如图1所示，在本发明的另一实施例中，源极5(或漏极6)的宽度与绝缘区8的宽度相同。另外，通道区3由源极5的下方部分5a水平延伸至漏极6的下方部分6a，以及通道区3的长度比栅极1的长度长。例如，通道区3不只位于栅极1下方，也位于间隔层4下方。此外，通道区3的厚度比源极5的下方部分5a(或漏极6的下方部分6a)的厚度还要薄。而在本发明的另一实施例中，源极5的下方部分5a(或漏极6的下方部分6a)的厚度加上绝缘区8的厚度介于20纳米至50纳米间，例如30纳米；其中源极5的下方部分5a(或漏极6的下方部分6a)的厚度是可调整的，例如可以介于5纳米至20纳米间。
当所述鳍式结构的厚度介于20纳米至30纳米间且凹槽30是形成于所述鳍式结构中时，因为凹槽30的底部具有绝缘区8以防止电流泄漏，所以凹槽30的底部可以低于或高于所述鳍式结构的底部。此外，因为位于凹槽30底部的绝缘区8的厚度是可控制的，所以源极5的下方部分5a(或漏极6的下方部分6a)的厚度也是可调整的，且与所述鳍式结构的厚度无关。此外，通道区3的厚度也与所述鳍式结构的厚度无关。
以下将说明如何设计晶体管结构NQT以最小化关闭电流(以N型金属氧化物半导体(NMOS)为例)。首先，选择具有适当功函数(work function)的栅极材料(具有介于4.0电子伏特至5.2电子伏特之间的功函数的栅极材料，例如p+掺杂的多晶硅栅极材料或从各种金属栅极材料中选择的一种)以减少电介质2与通道区3之间的电场，其中通道区3是非硼掺杂、轻度硼掺杂或中度硼掺杂。接着形成具有适当的阻值的源极5和漏极6，其中源极5和漏极6的阻值是由源极5和漏极6优选或选定的长度、宽度、高度所决定，以及也由选定的多种掺杂浓度和在硅表面7下方与通道区3连接的适当开口区决定。另外，通道区3是以适当的浓度进行掺杂。因此举例来说，达成一单晶体管单电容单元(One-Transistor One-Capacitorcell,1T-1C cell)在关闭状态时具有很小的漏电流的操作细节如下：对漏极6提供逻辑1电压(例如电压vdd)的阵列偏压；对源极5提供逻辑0(例如0伏特或是负电压)电压；以及对所述硅基底提供负偏压以避免噪声电压尖峰使漏极6和源极5与所述硅基底间的接面(或源极5与所述硅基底间的接面或漏极6与所述硅基底间的接面)短暂地导通。电压vdd将随源极5和漏极6的阻值控制而降低，使得较低的电压被分配到通道区3。因为源极5和漏极6不但是被栅极1的长度分隔，还另外被间隔层4下方的硅区域分隔，所以晶体管结构NQT的有效通道长度事实上会比栅极1的实体长度长。另外，因为源极5和漏极6下方的绝缘区8使得源极5和漏极6与所述硅基底间的p-n接面较小，所以绝缘区8进一步地减少了不必要的寄生电容以及电流泄漏区域。
以下将公开实现创新的自我对准特征的晶体管结构NQT的工艺方法，其中晶体管结构NQT的工艺方法可以根据现有技术公开的深纳米鳍式结构晶体管(deep-nanometerfin-structure transistors)或高阶平面晶体管(advanced planar transistors)的工艺方法，再增加或改良少数步骤以实现晶体管结构NQT。晶体管结构NQT的工艺方法不只一种，但以下的优选工艺方法可以用于说明如何通过相关的关键工艺步骤和完整结构来达成晶体管结构NQT的关键特征和属性：
(1)首先，在一p型硅基底(或者具有三阱(triple-well)、双阱(twin-well)等结构的P型阱(p-well))上方形成一第一氧化层。接着沈积一第一氮化层，以及利用一光刻方法(photolithography method)以定义出对应晶体管结构NQT将来制造位置的一主动区域。蚀刻所述主动区域外的硅材料，并利用热生成的氧化材料(或沈积的氧化材料等)以形成一浅沟槽绝缘(shallow trench isolation,STI)，其中所述浅沟槽绝缘的表面比硅表面7低25纳米至30纳米，以及所述浅沟槽绝缘的厚度可再深入所述硅基底300纳米至1000纳米。
(2)移除所述第一氮化层和所述第一氧化层以暴露硅表面7中对应所述主动区域的表面。形成一电介质层以作为晶体管结构NQT的电介质2，其中所述电介质层可以是热生成的氧化材料、氧化物和复合绝缘材料、或高介电材料(high-k material)等。接着完成一通道掺杂工艺，其中所述通道掺杂工艺利用p型掺质(例如硼、二氟化硼等)以注入晶体管结构NQT的通道区3和源极5及漏极6的主动区域。接着沈积较厚的一多晶硅层20(例如掺杂后的多晶硅、多晶硅加硅化物材料、或金属等)以作为硅表面7上方的栅极材料，并接着在多晶硅层20上方形成一第二氧化层21和一第二氮化层22，其中第二氮化层22位于第二氧化层21上方。接着，如图2所示，利用一光罩步骤(lithography masking step)以定义出栅极1的形状和栅极1的连接区域，并利用一各向异性蚀刻技术(anisotropic etching technique)形成第二氮化层22、第二氧化层21、多晶硅层20的垂直堆迭样式，其中栅极1包含第二氮化层22、第二氧化层21、多晶硅层20。
(3)之后，在整个硅表面7上形成一第三氧化层41，接着形成一第三氮化层42。接着，如图3所示，使用所述各向异性蚀刻技术以形成间隔层4(也就是第三氧化层41与第三氮化层42所形成的复合层)，其中间隔层4围绕栅极1的两侧壁。
(4)接着，如图4A所示，将间隔层4作为光罩，利用所述各向异性蚀刻技术蚀刻源极5及漏极6的主动区域上暴露的硅材料，以形成凹槽30，其中凹槽30的底部被设置于一定深度(例如，按照设计需求可为20纳米，或是介于15纳米与30纳米之间)。另外，图4B示出了一替代方案，其中所述替代方案通过增加额外的步骤以回蚀刻部份的第三氮化层42，而暴露了硅表面7的部份区域31。在后续的说明中，图5A-8A以及图9的架构是根据图4A的架构来说明，以及图5B-8B的架构是根据图4B的架构来说明的。
(5)接着，如图5A、5B所示，沈积或者生成绝缘区8(例如所述高介电材料或一第四氧化层)以填充凹槽30并回蚀刻，使得绝缘区8的表面低于硅表面7。因此，间隔层4下方的通道区3的侧壁将延着晶体管结构NQT的宽度方向完全暴露出来。
(6)接着，如图6A、6B所示，利用一选择性外延增长方法(selective-epitaxy-growth,SEG)将通道区3暴露的侧壁上的硅作为一硅增长晶种(silicon-growth seeding)以增长出一单晶(single-crystalline)硅层(也就是硅台32)，其中所述单晶硅层是横向地位于凹槽30的表面上(另外，其他技术如所述原子层沉积法也可以生成相似的横向单晶硅层)。为了增加所述单晶硅层的质量与稳定性，可以利用激光退火技术(laser-annealing，或是使用快速热退火技术(rapid thermal annealing)等)来处理所述单晶硅层。如何设计所述单晶硅层所需的形状取决于晶体管结构NQT所期望的阻值与电压/电场分布影响为何，其中晶体管结构NQT的阻值与电压/电场分布影响可以有效地控制开启/关闭电流的调整以使晶体管结构NQT具有期望的特性。
(7)如图7A、7B所示，可以通过利用硅台32持续地增长单晶硅而生成硅柱33，其中因为硅柱33的宽度是被硅台32的开口良好地控制住的，所以硅柱33只会沿着栅极1侧壁上的间隔层4垂直地增长。硅柱33的高度可以被良好地控制住，且可以设计多种机制以形成硅柱33(例如使用不同的掺杂浓度分布，或是混合其他的非硅材料如锗或碳等)。在本发明另一实施例中，可以利用沈积法(例如所述原子层沉积法)以生成硅台32和硅柱33。
(8)硅柱33之上可形成具有重度n+离子掺杂浓度的一重掺杂区34。因此，重掺杂区34具有低阻值，且可用当作于源极5和漏极6未来互连的接触区域，其中重掺杂区34的范围和阻值可通过重掺杂区34的生成高度和掺杂浓度(或通过不同的导电材料如金属、硅化物或其他经由所述原子层沉积法沈积的材料等)来进行调整。如图8A、8B所示，只要源极5和漏极6(包含硅台32、硅柱33和重掺杂区34)不会高于由多晶硅层20、一覆盖结构(包含第二氧化层21和第二氮化层22)和任何位于所述覆盖结构上方的氮化层或氧化层所构成的堆叠结构的高度，则源极5和漏极6将可以互相阻隔不连接，且具有一定的高度以减少阻值。另外，如图8A所示，图8A的中央部份为晶体管结构NQT，在晶体管结构NQT的右侧可以是一假栅极70，以及晶体管结构NQT的左侧可以是另一晶体管结构NQT2。
源极5和漏极6的掺杂浓度分布是可控制的。例如，源极5和漏极6的掺杂浓度分布由下往上可以包含：(1)一轻掺杂区、一正常掺杂区、一次重掺杂区和一重掺杂区；(2)一正常掺杂区、一轻掺杂区、一次重掺杂区和一重掺杂区；或(3)一未掺杂区、一正常掺杂区、一次重掺杂区和一重掺杂区。其中所述重掺杂区的浓度高于所述次重掺杂区，所述次重掺杂区的浓度高于所述正常掺杂区，所述正常掺杂区的浓度高于所述轻掺杂区，以及所述轻掺杂区的浓度高于所述未掺杂区。
(9)此外，必要的话，用于进行先栅极(gate-first)工艺所需的多晶硅层20也可以替换为其他用于进行后栅极(gate-last)工艺、并具有适当功函数(介于4.0电子伏特至5.2电子伏特之间)的金属材料或是p+掺杂的多晶硅。
如图9所示，最终的漏极区是一垂直分层漏极60(Vertical Tiering Drain,VTD)，且最终的源极区是一垂直分层源极50(Vertical Tiering Source,VTS)，其中在所述覆盖结构(包含第二氧化层21和第二氮化层22)、垂直分层漏极60和垂直分层源极50的上方又覆盖了一绝缘层80。另外，图10是根据图9所示出的实施例绘制而成的晶体管结构NQT、垂直分层漏极60和垂直分层源极50的三维视图(其中图10并未绘示出绝缘层80)。与现有技术在所述硅基底中设计一轻掺杂漏极(Lightly Doped Drain,LDD)接面的设计对比，本发明的垂直分层漏极60与垂直分层源极50将更具有设计上的灵活性和控制性。另外，垂直分层漏极60与垂直分层源极50与通道区3的侧壁接触，且垂直分层漏极60与垂直分层源极50的其他区域都被绝缘区8(例如氮化物、氧化物或复合绝缘材料等)给隔离了。因此，与现有技术的晶体管设计中多种不理想的接面与栅极的设计对比，本发明的晶体管结构NQT将具有更少的漏电流。另外，晶体管结构NQT与工艺方法上的改良也使得垂直分层源极50和垂直分层漏极60的设计更具控制性，且减少了现有技术中硅基底内的p-n接面所导致的不理想的结构特性而产生的寄生因素如非线性行为(non-linearity)、接面扰动(junctiondisturbances)与多种种类的噪声等等。
上述说明清楚地描述了位于电介质2与间隔层4下方的通道区3、位于硅表面7上方与下方的垂直分层源极50和垂直分层漏极60、以及作为垂直分层源极50和垂直分层漏极60的接触区域的重掺杂区34之间的自我对准性质。因此，本发明垂直且自我对准的三端结构使得晶体管结构NQT具有更精准的控制性，兼容于更小的形状因素且占据更小的平面空间，以使晶体管结构NQT具有更高的包装密度。另外，在良好的设计结果下，晶体管结构NQT的关闭电流可以小于1飞安培(femto-Ampere)。
请重新参照图1，如图1所示，形成源极5与通道区3的接面和漏极6与通道区3的接面的过程之间完全避免了如现有技术中用以形成所述轻掺杂漏极区或n+掺杂区所需使用的离子注入法，所以可以减少所述离子注入法在源极5与通道区3的接面和漏极6与通道区3的接面内部所引起的损害。另外，在围绕栅极1的间隔层4下方并没有经刻意的工艺而形成的具有n型掺质的轻掺杂漏极区，而是如上述工艺方法的步骤(2)中所描述的p型基底中的多数p型通道掺质。因此，p型的通道区3与n型的源极5和漏极6之间的p-n接面并不直接位于栅极1的边缘的下方。此外，源极5和漏极6的深度是经由所述蚀刻技术和所述选择性外延增长方法与所述原子层沉积法的再生成所定义的，且局限于用于阻挡掺质进行垂直扩散的氧化层所定义的区域内，而不是局限于现有技术中经由垂直离子注入而形成的接面所导致的尾部扩散(tailing diffusion)的区域内。因为源极5和漏极6是经由所述选择性外延增长方法或所述原子层沉积法而再生成的，所以源极5和漏极6是独立于所述硅基底且不是由所述硅基底所衍生出来的。此外，在通道区3与源极5和通道区3与漏极6之间并未形成一离子注入区。而在本发明的另一实施例中，通道区3会直接连接至源极5和漏极6。
如图1所示，因为凹槽30的宽度是可由所述光刻法或所述蚀刻法控制，且位于凹槽30底部的绝缘区8的厚度也可由所述蚀刻法控制，所以源极5的下方部分5a(或漏极6的下方部分6a)的厚度与宽度也是可以精确控制的(因为源极5的下方部分5a(或漏极6的下方部分6a)局限于凹槽30与绝缘区8)。因此，通道区3会直接连接至源极5和漏极6。此外，本发明不但未利用所述离子注入法和所述热退火技术，也未利用一掺杂扩散法(dopant diffusionmethod)来形成晶体管结构NQT，因此与现有技术中不论是所述离子注入法、所述热退火技术或所述掺杂扩散法所形成的p-n接面的深度与位置的较大变动范围相比，本发明的晶体管结构中p-n接面的位置与源极5的下方部分5a(或漏极6的下方部分6a)的厚度是可以控制的。另外，晶体管结构NQT中的p-n接面对齐通道区3与源极5/漏极6之间的接面。
综上所述，本发明公开了所述晶体管结构，所述晶体管结构包含所述栅极与位于所述栅极上方的所述覆盖结构，其中所述栅极从所述硅表面上方的所述电介质向上延伸。所述晶体管结构包含围绕着所述栅极与所述覆盖结构的侧壁的间隔层。所述漏极由所述硅表面向下延伸至位于所述凹槽中的所述绝缘区，且所述漏极也从所述硅表面向上延伸。相同地，所述源极也由所述硅表面向下延伸至位于所述凹槽中的所述绝缘区，且所述源极也从所述硅表面向上延伸。所述漏极和所述源极的上表面并不高于所述覆盖结构的上表面，使得所述漏极和所述源极可以和所述栅极互相阻隔且不连接。所述漏极或所述源极局限于所述绝缘区和所述栅极的侧壁上的所述间隔层，以及所述漏极或所述源极暴露于所述通道区的区域可以显着地减少。另外，所述通道区不只位于所述栅极下方，还位于所述间隔层下方。所述栅极、所述漏极和所述源极的向上延伸方向垂直于所述硅表面。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (29)

1.一种晶体管结构，其特征在于包含：
一栅极，位于一第一硅材料的一硅表面上方；
一通道区，位于所述硅表面下方且包含一第一端和一第二端；
一漏极，独立于所述第一硅材料且不是由所述第一硅材料所衍生出来，其中所述漏极包含一第一预定实体边界，以及所述第一预定实体边界直接连接所述通道区的所述第一端；及
一源极，独立于所述第一硅材料且不是由所述第一硅材料所衍生出来，其中所述源极包含一第二预定实体边界，以及所述第二预定实体边界直接连接所述通道区的所述第二端。
2.如权利要求1所述的晶体管结构，其特征在于另包含：
一间隔层，覆盖所述栅极的侧壁，其中所述漏极的所述第一预定实体边界对齐所述间隔层的一第一边缘，以及所述源极的所述第二预定实体边界对齐所述间隔层的一第二边缘。
3.如权利要求2所述的晶体管结构，其特征在于另包含：
一第一凹槽，具有一第一侧屏障，其中所述漏极包含一下方部分和一上方部分，所述下方部分位于所述第一凹槽内，所述上方部分堆叠于所述下方部分上且接触所述间隔层，以及所述第一侧屏障对齐所述漏极的所述第一预定实体边界。
4.如权利要求3所述的晶体管结构，其特征在于另包含：
一第一绝缘区，位于所述第一凹槽的底部，其中所述漏极的所述下方部分位于所述第一绝缘区上方，以及所述漏极的所述下方部分直接连接所述通道区的所述第一端。
5.如权利要求3所述的晶体管结构，其特征在于：所述第一硅材料的所述硅表面是一鳍式结构的上表面，所述第一凹槽形成于所述鳍式结构内，以及所述漏极的所述下方部分的厚度和所述通道区的厚度与所述鳍式结构的厚度无关。
6.一种晶体管结构的工艺方法，其特征在于包含：
准备一第一硅材料；
形成一栅极，其中所述栅极耦接于所述第一硅材料；及
形成具有第一可控制的掺杂浓度分布的一漏极和具有第二可控制的掺杂浓度分布的一源极，其中形成所述栅极、和形成所述漏极和所述源极的过程之间并不需要使用离子注入法。
7.如权利要求6所述的工艺方法，其特征在于另包含：
于形成所述漏极和所述源极前，形成一间隔层，其中所述间隔层覆盖所述栅极的侧壁且位于所述第一硅材料的一硅表面上方。
8.如权利要求7所述的工艺方法，其特征在于另包含：
于形成所述漏极和所述源极前，形成具有一第一侧屏障的一第一凹槽和具有一第二侧屏障的一第二凹槽，其中所述第一凹槽的所述第一侧屏障对齐所述间隔层的一第一边缘，以及所述第二凹槽的所述第二侧屏障对齐所述间隔层的一第二边缘。
9.如权利要求8所述的工艺方法，其特征在于另包含：
于形成所述漏极和所述源极前，形成位于所述第一凹槽底部的一第一绝缘区和位于所述第二凹槽底部的一第二绝缘区。
10.如权利要求9所述的工艺方法，其特征在于：所述漏极包含一下方部分和一上方部分，其中所述下方部分位于所述第一凹槽内且堆叠于所述第一绝缘区上，以及所述上方部分堆叠于所述下方部分上且接触所述间隔层。
11.如权利要求9所述的工艺方法，其特征在于：所述源极包含一下方部分和一上方部分，其中所述下方部分位于所述第二凹槽内且堆叠于所述第二绝缘区上，以及所述上方部分堆叠于所述下方部分上且接触所述间隔层。
12.一种晶体管结构的工艺方法，其特征在于包含：
准备具有一通道区的一第一硅材料；
于所述通道区上方形成一栅极；
形成具有第一可控制的掺杂浓度分布的一漏极和具有第二可控制的掺杂浓度分布的一源极，其中所述漏极包含一第一预定实体边界，所述源极包含一第二预定实体边界，所述第一预定实体边界连接所述通道区的一第一端，以及所述第二预定实体边界连接所述通道区的一第二端。
13.如权利要求12所述的工艺方法，其特征在于另包含：
于形成所述漏极和所述源极前，形成一间隔层，其中所述间隔层覆盖所述栅极的侧壁且位于所述第一硅材料的一硅表面上方。
14.如权利要求13所述的工艺方法，其特征在于另包含：
于形成所述漏极和所述源极前，形成具有一第一侧屏障的一第一凹槽和具有一第二侧屏障的一第二凹槽，其中所述第一凹槽的所述第一侧屏障对齐所述间隔层的一第一边缘，以及所述第二凹槽的所述第二侧屏障对齐所述间隔层的一第二边缘。
15.如权利要求14所述的工艺方法，其特征在于：所述第一凹槽的所述第一侧屏障对齐所述漏极的所述第一预定实体边界，以及所述第二凹槽的所述第二侧屏障对齐所述源极的所述第二预定实体边界。
16.如权利要求14所述的工艺方法，其特征在于另包含：
于形成所述漏极和所述源极前，形成位于所述第一凹槽底部的一第一绝缘区和位于所述第二凹槽底部的一第二绝缘区。
17.如权利要求16所述的工艺方法，其特征在于：所述漏极包含一下方部分和一上方部分，其中所述下方部分位于所述第一凹槽内且堆叠于所述第一绝缘区上，以及所述上方部分堆叠于所述下方部分上且接触所述间隔层。
18.如权利要求17所述的工艺方法，其特征在于：所述漏极的所述下方部分是根据选择性外延增长方法，由所述第一凹槽的所述第一侧屏障中未被所述第一绝缘区阻挡的部分而形成的。
19.一种晶体管结构的工艺方法，其特征在于包含：
准备具有一通道区的一第一硅材料；
于所述通道区上方形成一栅极；
形成具有一第一可控制的掺杂浓度分布的一垂直的漏极和具有一第二可控制的掺杂浓度分布的一垂直的源极，其中在所述通道区的一第一端和所述垂直的漏极之间并未形成一离子注入区，以及在所述通道区的一第二端和所述垂直的源极之间并未形成所述离子注入区。
20.如权利要求19所述的工艺方法，其特征在于：所述垂直的漏极的所述第一可控制的掺杂浓度分布由下往上包含一轻掺杂区、一正常掺杂区、一次重掺杂区和一重掺杂区。
21.如权利要求19所述的工艺方法，其特征在于：所述垂直的漏极的所述第一可控制的掺杂浓度分布由下往上包含一正常掺杂区、一轻掺杂区、一次重掺杂区和一重掺杂区。
22.如权利要求19所述的工艺方法，其特征在于：所述垂直的漏极的所述第一可控制的掺杂浓度分布由下往上包含一未掺杂区、一正常掺杂区、一次重掺杂区和一重掺杂区。
23.一种晶体管结构，其特征在于包含：
一鳍式结构，具有一硅成分上表面；
一栅极，耦接于所述鳍式结构，且所述栅极的顶部高于所述硅成分上表面；
一第一凹槽，形成于所述鳍式结构中，且所述第一凹槽的底部低于所述硅成分上表面；
一第一绝缘区，形成于所述第一凹槽中，且所述第一绝缘区的顶部低于所述硅成分上表面；
一第一导通区，由所述第一绝缘区向上延伸至一第一上表面，其中所述第一导通区包含一第一下方部分和垂直层叠在所述第一下方部分上的一第一上方部分；
一第二凹槽，形成于所述鳍式结构中，且所述第二凹槽的底部低于所述硅成分上表面；
一第二绝缘区，形成于所述第二凹槽中，且所述第二绝缘区的顶部低于所述硅成分上表面；
一第二导通区，由所述第二绝缘区向上延伸至一第二上表面，其中所述第二导通区包含一第二下方部分和垂直层叠在所述第二下方部分上的一第二上方部分。
24.如权利要求23所述的晶体管结构，其特征在于另包含：
一间隔层，覆盖所述栅极的一第一侧壁和一第二侧壁；
其中所述第一导通区邻接所述间隔层中覆盖所述栅极的所述第一侧壁的部分，所述第一导通区沿着所述第一导通区的向上延伸方向具有一第一预定掺杂浓度分布，所述第二导通区邻接所述间隔层中覆盖所述栅极的所述第二侧壁的部分，以及所述第二导通区沿着所述第二导通区的向上延伸方向具有一第二预定掺杂浓度分布。
25.如权利要求24所述的晶体管结构，其特征在于另包含：
一通道区，位于所述硅成分上表面下方，其中所述通道区包含一第一端和一第二端，所述第一凹槽与所述通道区的所述第一端相邻，以及所述第二凹槽与所述通道区的所述第二端相邻。
26.如权利要求25所述的晶体管结构，其特征在于：所述第一导通区的所述第一下方部分位于所述硅成分上表面下方且接触所述通道区的所述第一端，以及所述第二导通区的所述第二下方部分位于所述硅成分上表面下方且接触所述通道区的所述第二端。
27.如权利要求24所述的晶体管结构，其特征在于另包含：
一覆盖结构，位于所述栅极上方，其中所述第一导通区的所述第一上表面并不高于所述覆盖结构的顶部，以及所述第二导通区的所述第二上表面并不高于所述覆盖结构的顶部。
28.如权利要求24所述的晶体管结构，其特征在于另包含：
一第一栅极，耦接于所述鳍式结构；
一第一间隔层，位于所述硅成分上表面上方且对齐所述第一凹槽的一边缘，其中所述第一间隔层覆盖所述第一栅极的一侧壁；
一第二栅极，耦接于所述鳍式结构；
一第二间隔层，位于所述硅成分上表面上方且对齐所述第二凹槽的一边缘，其中所述第二间隔层覆盖所述第二栅极的一侧壁；
其中所述第一导通区邻接所述第一间隔层，以及所述第二导通区邻接所述第二间隔层。
29.如权利要求24所述的晶体管结构，其特征在于：
所述第一导通区的所述第一下方部分低于所述硅成分上表面，所述第一导通区的所述第一下方部分的底部局限于所述第一绝缘区，以及所述第一导通区的侧壁中除了所述第一下方部分的侧壁以外的侧壁局限于所述间隔层和所述第一间隔层；及
所述第二导通区的所述第二下方部分低于所述硅成分上表面，所述第二导通区的所述第二下方部分的底部局限于所述第二绝缘区，以及所述第二导通区的侧壁中除了所述第二下方部分的侧壁以外的侧壁局限于所述间隔层和所述第二间隔层。
CN201911168953.8A 2018-11-26 2019-11-25 晶体管结构与其工艺方法 Active CN111223934B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201862771177P 2018-11-26 2018-11-26
US62/771,177 2018-11-26
US201862783203P 2018-12-21 2018-12-21
US62/783,203 2018-12-21
US201962824315P 2019-03-27 2019-03-27
US62/824,315 2019-03-27
US16/388,836 2019-04-18
US16/388,836 US11869972B2 (en) 2018-11-26 2019-04-18 Reduced-form-factor transistor with self-aligned terminals and adjustable on/off-currents and manufacture method thereof

Publications (2)

Publication Number Publication Date
CN111223934A true CN111223934A (zh) 2020-06-02
CN111223934B CN111223934B (zh) 2024-04-30

Family

ID=70771562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911168953.8A Active CN111223934B (zh) 2018-11-26 2019-11-25 晶体管结构与其工艺方法

Country Status (2)

Country Link
US (1) US11869972B2 (zh)
CN (1) CN111223934B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616128B2 (en) 2019-04-19 2023-03-28 Etron Technology, Inc. Transistor structure with reduced leakage current and adjustable on/off current
US11869972B2 (en) 2018-11-26 2024-01-09 Etron Technology, Inc. Reduced-form-factor transistor with self-aligned terminals and adjustable on/off-currents and manufacture method thereof
US11877439B2 (en) 2018-12-10 2024-01-16 Etron Technology, Inc. Unified micro system with memory IC and logic IC
TWI836152B (zh) * 2020-10-16 2024-03-21 鈺創科技股份有限公司 電晶體結構

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11030381B2 (en) 2019-01-16 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage analysis on semiconductor device
US11289574B2 (en) * 2019-12-26 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming epitaxial source/drain features in semiconductor devices
US20220302129A1 (en) * 2021-03-10 2022-09-22 Invention And Collaboration Laboratory Pte. Ltd. SRAM Cell Structures

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999025025A1 (de) * 1997-11-07 1999-05-20 Siemens Aktiengesellschaft Mos-transistor und verfahren zu dessen herstellung
US20010046766A1 (en) * 2000-03-28 2001-11-29 Tsutomu Asakawa Semiconductor devices and methods for manufacturing the same
CN1689149A (zh) * 2002-10-07 2005-10-26 因芬尼昂技术股份公司 具局部源极/漏极绝缘场效晶体管及其制造方法
US20060131657A1 (en) * 2004-12-10 2006-06-22 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device and method for the same
CN101567385A (zh) * 2009-05-27 2009-10-28 上海宏力半导体制造有限公司 绝缘源漏极mos晶体管及其制造方法
CN101908543A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 集成电路结构
US20120104514A1 (en) * 2010-11-03 2012-05-03 Samsung Electronics Co., Ltd. Semiconductor Devices and Methods of Manufacturing the Same
US20140193960A1 (en) * 2009-11-30 2014-07-10 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795582B2 (ja) 1987-11-17 1995-10-11 三菱電機株式会社 半導体装置の溝型キャパシタセルの製造方法
US4873205A (en) 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
TW297948B (en) 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
US6018174A (en) 1998-04-06 2000-01-25 Siemens Aktiengesellschaft Bottle-shaped trench capacitor with epi buried layer
US6838766B2 (en) 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device
US6920067B2 (en) 2002-12-25 2005-07-19 Ememory Technology Inc. Integrated circuit embedded with single-poly non-volatile memory
JP2004234770A (ja) 2003-01-31 2004-08-19 Renesas Technology Corp 半導体記憶装置とテスト方法
US7230312B2 (en) * 2003-12-31 2007-06-12 Micron Technology, Inc. Transistor having vertical junction edge and method of manufacturing the same
KR100639679B1 (ko) * 2004-11-26 2006-10-30 삼성전자주식회사 매립 절연막을 구비하는 트랜지스터의 제조방법 및 그에의하여 제조된 트랜지스터
US7945840B2 (en) 2007-02-12 2011-05-17 Micron Technology, Inc. Memory array error correction apparatus, systems, and methods
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
DE102008049718B3 (de) 2008-09-30 2010-02-25 Advanced Micro Devices, Inc., Sunnyvale Transistorbauelement mit einer asymmetrischen eingebetteten Halbleiterlegierung und Herstellungsverfahren dafür
US8456856B2 (en) 2009-03-30 2013-06-04 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
KR20120038195A (ko) 2010-10-13 2012-04-23 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US8575670B2 (en) 2011-12-09 2013-11-05 International Business Machines Corporation Embedded dynamic random access memory device formed in an extremely thin semiconductor on insulator (ETSOI) substrate
US9006810B2 (en) 2012-06-07 2015-04-14 International Business Machines Corporation DRAM with a nanowire access transistor
US9048339B2 (en) 2012-09-07 2015-06-02 International Business Machines Corporation Deep trench capacitor
KR20140038826A (ko) 2012-09-21 2014-03-31 삼성전자주식회사 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US9287398B2 (en) 2014-02-14 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor strain-inducing scheme
KR102291571B1 (ko) * 2015-01-13 2021-08-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2017149845A1 (ja) 2016-02-29 2017-09-08 ソニー株式会社 半導体装置
US9972721B1 (en) 2016-10-28 2018-05-15 Globalfoundries Inc. Thick FDSOI source-drain improvement
KR102068395B1 (ko) 2017-03-29 2020-01-21 매그나칩 반도체 유한회사 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
TWI621273B (zh) 2017-04-27 2018-04-11 立錡科技股份有限公司 具有可調整臨界電壓之高壓空乏型mos元件及其製造方法
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
KR102609445B1 (ko) 2018-10-22 2023-12-04 삼성전자주식회사 반도체 패키지
US11869972B2 (en) 2018-11-26 2024-01-09 Etron Technology, Inc. Reduced-form-factor transistor with self-aligned terminals and adjustable on/off-currents and manufacture method thereof
CN111554680B (zh) 2018-12-10 2023-09-05 钰创科技股份有限公司 统一集成电路系统
US11011520B2 (en) 2019-03-15 2021-05-18 Etron Technology, Inc. Semiconductor DRAM cell structure having low leakage capacitor
US11616128B2 (en) 2019-04-19 2023-03-28 Etron Technology, Inc. Transistor structure with reduced leakage current and adjustable on/off current

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999025025A1 (de) * 1997-11-07 1999-05-20 Siemens Aktiengesellschaft Mos-transistor und verfahren zu dessen herstellung
US20010046766A1 (en) * 2000-03-28 2001-11-29 Tsutomu Asakawa Semiconductor devices and methods for manufacturing the same
CN1689149A (zh) * 2002-10-07 2005-10-26 因芬尼昂技术股份公司 具局部源极/漏极绝缘场效晶体管及其制造方法
US20060131657A1 (en) * 2004-12-10 2006-06-22 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device and method for the same
CN101567385A (zh) * 2009-05-27 2009-10-28 上海宏力半导体制造有限公司 绝缘源漏极mos晶体管及其制造方法
CN101908543A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 集成电路结构
US20140193960A1 (en) * 2009-11-30 2014-07-10 Fujitsu Semiconductor Limited Fabrication method of semiconductor device and fabrication method of dynamic threshold transistor
US20120104514A1 (en) * 2010-11-03 2012-05-03 Samsung Electronics Co., Ltd. Semiconductor Devices and Methods of Manufacturing the Same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869972B2 (en) 2018-11-26 2024-01-09 Etron Technology, Inc. Reduced-form-factor transistor with self-aligned terminals and adjustable on/off-currents and manufacture method thereof
US11877439B2 (en) 2018-12-10 2024-01-16 Etron Technology, Inc. Unified micro system with memory IC and logic IC
US11616128B2 (en) 2019-04-19 2023-03-28 Etron Technology, Inc. Transistor structure with reduced leakage current and adjustable on/off current
TWI836152B (zh) * 2020-10-16 2024-03-21 鈺創科技股份有限公司 電晶體結構

Also Published As

Publication number Publication date
CN111223934B (zh) 2024-04-30
US20200168736A1 (en) 2020-05-28
US11869972B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
US11515418B2 (en) Vertical tunneling FinFET
CN111223934B (zh) 晶体管结构与其工艺方法
US11404574B2 (en) P-type strained channel in a fin field effect transistor (FinFET) device
US9178045B2 (en) Integrated circuit devices including FinFETS and methods of forming the same
US7235468B1 (en) FinFET device with reduced DIBL
US9947788B2 (en) Device with diffusion blocking layer in source/drain region
US20150214341A1 (en) Semiconductor devices having isolation insulating layers and methods of manufacturing the same
US20180269320A1 (en) Forming a combination of long channel devices and vertical transport fin field effect transistors on the same substrate
US20130234240A1 (en) Semiconductor device having junctionless vertical gate transistor and method of manufacturing the same
US9343371B1 (en) Fabricating fin structures with doped middle portions
US11616128B2 (en) Transistor structure with reduced leakage current and adjustable on/off current
KR20160035378A (ko) 반도체 장치 및 그 제조 방법
US6914277B1 (en) Merged FinFET P-channel/N-channel pair
KR102707810B1 (ko) 누설 전류가 감소되고 온/오프 전류를 조정할 수 있는 트랜지스터 구조체
KR100823874B1 (ko) 낮은 누설전류를 갖는 고밀도 ｆｉｎ 전계효과트랜지스터및 그 제조 방법
TWI836152B (zh) 電晶體結構
EP4418328A1 (en) Transistor structure with multiple vertical thin bodies
US20230402504A1 (en) Metal-oxide-semiconductor field-effect transistor structure with low leakage current and reserved gate length
US20230402457A1 (en) Transistor structure and method for fabricating the same
US20240304672A1 (en) Transistor structure with multiple vertical thin bodies
US20240014319A1 (en) Semiconductor structure and transistor structure
US20230127871A1 (en) Method of manufacturing semiconductor device
CN213212171U (zh) 带铁电或负电容材料的器件及包括该器件的电子设备
TW202423251A (zh) 電晶體結構
TW202404086A (zh) 電晶體結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211206

Address after: Taiwan, Hsinchu, China

Applicant after: Etron Technology, Inc.

Applicant after: Invention innovation and cooperation laboratory Co.,Ltd.

Address before: Taiwan, Hsinchu, China

Applicant before: Etron Technology, Inc.

GR01 Patent grant
GR01 Patent grant