CN111180414A - 集成有三维mim电容的器件及其制造方法 - Google Patents
集成有三维mim电容的器件及其制造方法 Download PDFInfo
- Publication number
- CN111180414A CN111180414A CN201911324559.9A CN201911324559A CN111180414A CN 111180414 A CN111180414 A CN 111180414A CN 201911324559 A CN201911324559 A CN 201911324559A CN 111180414 A CN111180414 A CN 111180414A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- conductive
- metal structure
- lead
- conductive metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及半导体制造技术领域,具体涉及一种集成有三维MIM电容的器件及其制造方法。该器件包括:第一介质层,其中形成有第一导电金属结构;第二介质层,其中形成有多个三维MIM电容,每个三维MIM电容的底端与第一导电金属结构连接,多个三维MIM电容在第二介质层呈现的二维平面中呈阵列式间隔排布;每个三维MIM电容从内向外依次包括上电极、覆盖在上电极的底面和侧面的介电层和覆盖在介电层外表面的下电极层,下电极层与第一导电金属结构连接。本申请通过将多个三维MIM电容集成在第二介质层中,当需要提高单位面积的电容密度时,可以通过增加三维MIM电容的个数或者提高三维MIM电容的高度,以使得器件的二维尺寸不变的情况下提高单位面积的电容密度。
Description
技术领域
本申请涉及半导体制造技术领域,具体涉及一种集成有三维金属-绝缘体-金属(Metal-Insulator-Metal,MIM)电容的器件及其制造方法。
背景技术
随着超大规模集成电路的发展,对单位面积电容密度的需求与日俱增。为了创建高精度电容的同时确保器件的高水平性能,MIM电容是关键手段。MIM电容通常是一种三明治结构,包括位于上层的金属电极和位于下层的金属电极,上层金属电极和下层金属电极之间隔离有一层薄绝缘层。
在相关技术中,对于MIM电容,通常通过扩大电容横向面积,来提高单位面积的电容占用面积。然而由于集成电路的器件的尺寸的限制,此种技术手段越来越难以保证集成电路所需的高水平性能。
发明内容
本申请提供了一种集成有三维MIM电容的器件及其制造方法,可以解决相关技术中扩大二维MIM电容密度时,存在器件横向尺寸限制的问题。
一方面,本申请提供了一种集成有三维MIM电容的器件,包括:
第一介质层,所述第一介质层中形成有第一导电金属结构;
第二介质层,所述第二介质层中形成有多个三维MIM电容,每个所述三维MIM电容的底端与所述第一导电金属结构连接,所述多个三维MIM电容在第二介质层呈现的二维平面中呈阵列式间隔排布;
其中,所述每个三维MIM电容从内向外依次包括上电极、覆盖在所述上电极的底面和侧面的介电层和覆盖在所述介电层外表面的下电极层,所述下电极层与所述第一导电金属结构连接。
可选的,所述上电极的高度大于其宽度。
可选的,所述下电极层的构成材料包括氮化钛。
可选的,所述介电层的构成材料包括氮化硅。
可选的,所述器件还包括:
第二导电金属结构,所述第二导电金属结构形成于所述第二介质层中,所述第二导电金属结构底端与所述第一导电金属结构连接;
第三介质层,所述第三介质层形成于所述第二介质层上,所述第三介质层中形成有上电极引线结构和下电极引线结构,所述上电极引线结构的底端与对应位置的上电极连接,所述下电极引线结构的底端与所述第二导电金属结构连接;
其中,所述上电极、所述第一导电金属结构和所述第二导电金属结构的构成材料包括铜。
可选的,所述第二导电金属结构包括底端与所述第一导电金属结构连接的铜导电孔和所述铜导电孔上连有的铜导电引线。
可选的,所述下电极引线结构包括底端与所述第二导电金属结构连接的铜导电通孔和与所述铜导电通孔的顶端连接的铜导电引线。
可选的,所述上电极引线结构包括多个铜导电通孔和铜导电引线,每个所述铜导电通孔的底端分别与对应的上电极连接,所述多个铜导电通孔上共同连接至所述铜导电引线。
可选的,所述器件还包括:
第二导电金属结构通孔,所述第二导电金属结构通孔形成于所述第二介质层中,所述第二导电金属结构通孔的底端与所述第一导电金属结构连接;
第三介质层,所述第三介质层形成于所述第二介质层上,所述第三介质层中形成有多个导电引线,每个所述导电引线的底端与对应位置的上电极连接;
第四介质层,所述第四介质层形成于所述第三介质层上,所述第四介质层中形成有多个上电极导电通孔,每个所述上电极导电通孔的底端与对应位置的第二导电金属结构引线连接;
第五介质层,所述第五介质层形成于所述第四介质层上,所述第五介质层中形成有多个上电极导电引线,每个所述上电极导电引线的底部与对应位置的上电极导电通孔的上端连接;
其中,所述第一导电金属结构、所述导电引线和所述上电极导电引线的构成材料包括铝;所述上电极、所述第二导电金属结构通孔和所述上电极导电通孔的构成材料包括钨。
可选的,所述第三介质层中还形成有第二导电金属结构引线,所述第二导电金属结构引线的底端与所述第二导电金属结构通孔连接;
所述第四介质层中还形成有下电极导电通孔,所述下电极导电通孔的底端与所述第二导电金属结构引线连接;
所述第五介质层中还形成有下电极导电引线,所述下电极导电引线的底端与所述下电极导电通孔连接;
其中,所述第二导电金属结构引线和所述下电极导电引线的构成材料包括铝;所述下电极导电通孔的构成材料包括钨。
另一方面,本申请提供了一种三维MIM电容的集成方法,包括:
提供第一介质层,所述第一介质层中形成有第一导电金属结构;
在所述第一介质层上形成第二介质层;
在所述第二介质层中刻蚀形成多个第一通孔,多个第一通孔在第二介质层呈现的二维平面中呈阵列式间隔排布,使第一导电金属结构暴露;
在所述第二介质层和第一通孔表面形成下电极层,所述下电极层覆盖所述第一通孔的底面和侧面,所述下电极层的底端与所述第一导电金属结构连接;
在所述下电极层的表面形成介电层;
在所述第一通孔中填充金属,形成上电极,所述第一通孔中的上电极、介电层和下电极构成三维MIM电容;
通过平坦化工艺去除所述第一通孔外的下电极层、介电层和金属。
可选的,所述第一通孔的高度大于其宽度。
可选的,所述在所述下电极层的表面形成介电层之后,还包括:
通过光刻和刻蚀在所述第二介质层中刻蚀形成第二通孔,使所述第一导电金属结构暴露;通过光刻和刻蚀在第二通孔上形成第一沟槽,所述第二通孔的上端与第一沟槽连通;
所述在所述第一通孔中填充金属,形成上电极,包括:
在所述第一通孔、所述第二通孔和所述沟槽中镀铜,分别形成所述上电极和第二导电金属结构。
可选的,所述通过平坦化工艺去除所述第一通孔外的下电极层、介电层和金属之后,还包括:
在所述第二介质层上形成第三介质层;
在所述第三介质层中形成上电极引线结构和下电极引线结构,所述上电极引线结构的底端与对应位置的上电极连接,所述下电极引线结构的底端与所述第二导电金属结构连接。
可选的,所述在所述下电极层的表面形成介电层之后,还包括:
通过光刻和刻蚀在第二介质层形成第二通孔,使所述第一导电金属结构暴露;
所述在所述第一通孔中填充金属,形成上电极,包括:
通过PVD工艺在所述第一通孔和所述第二通孔中填充钨后,分别形成所述上电极和第二导电金属结构通孔。
可选的,所述通过平坦化工艺去除所述第一通孔外的下电极层、介电层和金属之后,还包括:
在所述第二介质层上形成第三介质层;
在所述第三介质层中形成第二导电金属结构引线和多个导电引线,所述第二导电金属结构引线的底端与所述第二导电金属结构通孔连接,每个所述导电引线的底端与对应位置的上电极连接;
在所述第三介质层上形成第四介质层;
在所述第四介质层中形成下电极导电通孔和多个上电极导电通孔,所述下电极导电通孔的底端与所述第二导电金属结构引线连接,每个所述上电极导电通孔的底端与对应位置的第二导电金属结构引线连接;
在所述第四介质层上形成第五介质层;
在所述第五介质层中形成下电极导电引线和多个上电极导电引线,所述下电极导电引线的底端与所述下电极导电通孔连接,所述上电极导电引线的底部与所述每个上电极导电通孔的上端连接;
其中,所述导电引线、所述上电极导电引线和所述下电极导电引线的构成材料包括铝;所述上电极导电通孔和所述下电极导电通孔的构成材料包括钨。
本申请技术方案,至少包括如下优点:
通过将多个三维MIM电容集成在第二介质层中,当需要增加单位面积的电容密度时,一方面可以通过增加三维MIM电容的个数,另一方面可以提高三维MIM电容的高度,以使得器件的二维尺寸不变的情况下提高单位面积的电容密度,避免受到器件的二维尺寸的限制,能保证集成电路所需的高水平性能。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图;
图2是本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图;
图3是本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图;
图4是本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图;
图5是本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图;
图6是本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图;
图7是本申请一个示例性实施例提供的三维MIM电容的集成方法的流程图;
图8是本申请一个示例性实施例提供的三维MIM电容的集成方法的流程图;
图9是本申请一个示例性实施例提供的三维MIM电容的集成方法的流程图。
具体实施方式
下面将结合附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
示例性实施例1:
参考图1,其示出了本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图。如图1所示,该器件包括:
第一介质层100,第一介质层100中形成有第一导电金属结构110;第一导电金属结构110的构成材料包括铜(Cu)。
第二介质层200,第二介质层200中形成有多个三维MIM电容210,多个三维MIM电容210在第二介质层200呈现的二维平面中呈阵列式间隔排布,每个三维MIM电容210的底端与第一导电金属结构110连接。
其中,每个三维MIM电容210从内向外依次包括上电极230、覆盖在上电极230的底面和侧面的介电层240和覆盖在介电层外表面的下电极层220,下电极层220与第一导电金属结构110连接,便于从第一导电金属结构110上引出三维MIM电容210的下电极引线。可选的,上电极230的高度大于其宽度。示例性的,上电极230可以是圆柱体、立方体、椎体、圆台体等立体结构。
可选的,下电极层220的构成材料包括氮化钛(TiN);上电极230的构成材料包括铜;介电层240的构成材料包括氮化硅(SiN)。
当需要提高单位面积的电容密度时,一方面可以通过增加三维MIM电容210的个数,另一方面可以提高三维MIM电容210的高度,以使得器件的二维尺寸不变的情况下提高单位面积的电容密度,避免集成器件的二维尺寸的限制,从而能保证器件所需的高水平性能。
示例性实施例2:
参考图2,其示出了本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图。如图2所示,在示例性实施例1的基础上,还包括:
第二导电金属结构250,其形成于第二介质层200中,其底端与第一导电金属结构110连接。
第三介质层300,其形成于第二介质层200上,第三介质层300中形成有上电极引线结构310和下电极引线结构320,上电极引线结构310的底端与对应位置的上电极230连接,下电极引线结构320的底端与第二导电金属结构250连接。
其中,第二导电金属结构250包括底端与第一导电金属结构110连接的铜导电孔111和其上连有的铜导电引线112。
下电极引线结构320包括底端与第二导电金属结构250连接的铜导电通孔和与铜导电通孔的顶端连接的铜导电引线。
上电极引线结构310包括多个铜导电通孔,每个铜导电通孔的底端分别与对应的三维MIM电容210的上电极230连接,多个铜导电通孔上共同连接至一铜导电引线。可以理解的是,通过该上电极引线结构310能够连接多个三维MIM电容210,实现三维MIM电容210的集成。
通过铜互连的技术手段,三维MIM电容210的上电极230分别通过上电极引线结构310实现电连接,三维MIM电容210的下电极层220分别通过第一导电金属结构110、第二导电金属结构250和下电极引线结构320的互连结构实现电连接,从而在确保器件性能的同时,能够尽可能地避免器件尺寸的扩大。
示例性实施例3:
参考图3,其示出了本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图。如图3所示,在示例性实施例2的基础上,还包括:
其他导电金属结构123,其形成于第一介质层100、第二介质层200和第三介质层300中。该其他导电金属结构123包括互连的铜导电通孔和铜导电引线,每一层介质层中的其他导电金属结构123与其对应位置的上一层其他导电金属结构123,和/或,下一层其他导电金属结构123连接。
参考图4,其示出了本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图。如图4所示,该器件包括:
示例性实施例4:
第一介质层100,第一介质层100中形成有第一导电金属结构110;第一导电金属结构110位于第一介质层100的上部,第一导电金属结构110的构成材料包括铝(Al)。
第二介质层200,第二介质层200中形成有多个三维MIM电容210,多个三维MIM电容210在第二介质层200呈现的二维平面中呈阵列式间隔排布,每个三维MIM电容210的底端与第一导电金属结构110连接。
其中,每个三维MIM电容210从内向外依次包括上电极230、覆盖在上电极230的底面和侧面的介电层240和覆盖在介电层外表面的下电极层220,下电极层220与第一导电金属结构110连接,便于从第一导电金属结构110上引出三维MIM电容210的下电极引线。可选的,上电极230的高度大于其宽度。示例性的,上电极230可以是圆柱体、立方体、椎体、圆台体等立体结构。
可选的,构成下电极层220的构成材料包括氮化钛;上电极230的构成材料包括钨(W);介电层240的构成材料包括氮化硅。
当需要提高单位面积的电容密度时,一方面可以通过增加三维MIM电容210的个数,另一方面可以提高三维MIM电容210的高度,以使得器件的二维尺寸不变的情况下提高单位面积的电容密度,避免集成器件的二维尺寸的限制,从而能保证器件所需的高水平性能。
示例性实施例5:
参考图5,其示出了本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图。如图5所示,在示例性实施例4的基础上,还包括:
第二导电金属结构通孔260,其形成于第二介质层200中,其底端与第一导电金属结构110连接。可选的,该第二导电金属结构通孔260的构成材料包括钨。
第三介质层400,其形成于第二介质层200上,第三介质层400形成有多个导电引线410,每个导电引线410的底端与对应位置的上电极230连接;第三介质层400中还形成有第二导电金属结构引线420,该第二导电金属结构引线420的底端与第二导电金属结构通孔260连接。
第四介质层500,其形成于第三介质层400上,第四介质层500中形成有多个上电极导电通孔510,每个上电极导电通孔510的底端与对应位置的第二导电金属结构引线420连接;第四介质层500中还形成有下电极导电通孔520,该下电极导电通孔520的底端与第二导电金属结构引线420连接。
第五介质层600,其形成于第四介质层500上,第五介质层600中形成有多个上电极导电引线610,上电极导电引线610的底部与每个上电极导电通孔510的上端连接;第五介质层600中还形成有下电极导电引线620,该下电极导电引线620的底端与下电极导电通孔520连接。
需要解释的是,互连的导电引线410、上电极导电通孔510和上电极导电引线610形成上电极引线结构;互联的第二导电金属结构通孔260、第二导电金属结构引线420、下电极导电通孔520和下电极导电引线620形成下电极引线结构。
其中,导电引线410、第二导电金属结构引线420、上电极导电引线610和下电极导电引线620的构成材料包括铝;上电极导电通孔510和下电极导电通孔520的构成材料包括钨。
示例性实施例6:
参考图6,其示出了本申请一个示例性实施例提供的集成有三维MIM电容的器件的剖面图。如图6所示,示例性实施例5的基础上,还包括:
其他导电金属结构,其形成于第一介质层100、第二介质层200、第三介质层400、第四介质层500和第五介质层600中。该其他导电金属结构包括从下而上的顺序互连的钨导电通孔1231和铝导电引线1232,每一层介质层中的其他导电金属结构与其对应位置的上一层其他导电金属结构,和/或,下一层其他导电金属结构连接。
示例性实施例7:
参考图7,其示出了本申请一个示例性实施例提供的三维MIM电容的集成方法的流程图,该方法可用于制造示例性实施例1和示例性实施例4的器件,该方法包括:
步骤S1,提供第一介质层,该第一介质层中形成有第一导电金属结构。
步骤S2,在第一介质层上形成第二介质层。
步骤S3,在第二介质层中刻蚀形成多个第一通孔,多个第一通孔在第二介质层呈现的二维平面中呈阵列式间隔排布,使第一导电金属结构暴露。
示例性的,可通过光刻和刻蚀在第二介质层中形成多个第一通孔。
步骤S4,在第二介质层和第一通孔表面形成下电极层,该下电极层覆盖第一通孔的底面和侧面,下电极层的底端与第一导电金属结构连接。
可选的,下电极层的构成材料包括氮化钛。
步骤S5,在下电极层的表面形成介电层。
可选的,介电层的构成材料包括氮化硅。
步骤S6,在第一通孔中填充金属,形成上电极,其中,第一通孔中的上电极、介电层和下电极构成三维MIM电容。
可选的,第一通孔的高度大于其宽度。示例性的,第一通孔可以是圆柱体、立方体、椎体、圆台体等立体结构。
步骤S7,通过平坦化工艺去除第一通孔外的下电极层、介电层和金属。
示例性实施例8:
本实施例中提供的方法是示例性实施例7的一种可选的实施方式,可用于制造示例性实施例2中的器件,参考示例性实施例7和图2,本实施例中步骤S6中填充的金属包括铜,第一导电金属结构的构成材料包括铜,步骤S5之后,步骤S6之前,还包括:
通过光刻和刻蚀在第二介质层中刻蚀形成第二通孔,使第一导电金属结构暴露;通过光刻和刻蚀在第二通孔上形成第一沟槽,第二通孔的上端与第一沟槽连通。
步骤S6中“在第一通孔中填充金属,形成上电极”包括但不限于:在第一通孔、第二通孔和沟槽中镀铜,分别形成上电极和第二导电金属结构。
其中,第二导电金属结构的底端与第一导电金属结构连接,第二通孔中镀铜形成铜导电通孔,第一沟槽中镀铜形成铜导电引线。
示例性实施例9:
参考图8,其示出了本申请一个示例性实施例提供的三维MIM电容的集成方法的流程图,该方法是示例性实施例8的一种可选的实施方式,可用于制造示例性实施例2中的器件,该方法可以是步骤S7之后的方法,其包括:
步骤S711,在第二介质层上形成第三介质层。
步骤S712,在第三介质层中形成上电极引线结构和下电极引线结构,该上电极引线结构的底端与对应位置的上电极连接,该下电极引线结构的底端与第二导电金属结构连接。
示例性实施例10:
本实施例中提供的方法是示例性实施例9的一种可选的实施方式,可用于制造示例性实施例3中的器件,参考示例性实施例9和图3,本实施例中:
第一介质层、第二介质层和第三介质层中还形成有其他导电金属结构,该其他导电金属结构包括互连的铜导电通孔和铜导电引线,每一层介质层中的其他导电金属结构与其对应位置的上一层其他导电金属结构,和/或,下一层其他导电金属结构连接。
示例性实施例11:
本实施例中提供的方法是示例性实施例7的一种可选的实施方式,可用于制造示例性实施例4中的器件,参考示例性实施例7和图4,本实施例中,步骤S6中填充的金属包括钨,第一导电金属结构的构成材料包括铝,步骤S3之后,步骤S6之前,还包括:
通过光刻和刻蚀在第二介质层形成第二通孔,使第一导电金属结构暴露。
步骤S6中“在第一通孔中填充金属,形成上电极”包括但不限于:通过物理气相沉积(Physical Vapor Deposition,PVD)工艺在第一通孔和第二通孔中填充钨后,分别形成上电极和第二导电金属结构通孔。
示例性实施例12:
参考图9,其示出了本申请一个示例性实施例提供的三维MIM电容的集成方法的流程图,该方法是示例性实施例11的一种可选的实施方式,可用于制造示例性实施例5中的器件,该方法可以是步骤S7之后的方法,其包括:
步骤S721,在第二介质层上形成第三介质层。
步骤S722,在第三介质层中形成第二导电金属结构引线和多个导电引线,第二导电金属结构引线的底端与第二导电金属结构通孔连接,每个导电引线的底端与对应位置的上电极连接。
可选的,第二导电金属结构引线和导电引线的构成材料包括铝。可通过光刻和刻蚀在第三介质层中形成第二导电金属结构引线和多个导电引线对应的沟槽;在第二导电金属结构引线和多个导电引线对应的沟槽中镀铝,通过平坦化工艺形成第二导电金属结构引线和多个导电引线。
步骤S723,在第三介质层上形成第四介质层。
步骤S724,在第四介质层中形成下电极导电通孔和多个上电极导电通孔,下电极导电通孔的底端与第二导电金属结构引线连接,每个上电极导电通孔的底端与对应位置的第二导电金属结构引线连接。
可选的,下电极导电通孔和上电极导电通孔的构成材料包括钨。可通过光刻和刻蚀在第四介质层中形成下电极导电通孔和多个上电极导电通孔对应的通孔;通过PVD工艺在下电极导电通孔和多个上电极导电通孔对应的通孔中沉积钨,通过平坦化工艺形成下电极导电通孔和多个上电极导电通孔。
步骤S725,在第四介质层上形成第五介质层。
步骤S726,在第五介质层中形成下电极导电引线和多个上电极导电引线,下电极导电引线的底端与下电极导电通孔连接,每个上电极导电引线的底部与对应位置的上电极导电通孔的上端连接。
可选的,下电极导电引线和上电极导电引线的构成材料包括铝。可通过光刻和刻蚀在第五介质层中形成下电极导电引线和多个上电极导电引线对应的沟槽;在下电极导电引线和多个上电极导电引线对应的沟槽中镀铝,通过平坦化工艺形成下电极导电引线和多个上电极导电引线。
示例性实施例13:
本实施例中提供的方法是示例性实施例12的一种可选的实施方式,可用于制造示例性实施例6中的器件,参考示例性实施例12和图6,本实施例中,还包括形成于第一介质层、第二介质层、第三介质层、第四介质层和第五介质层中的其他导电金属结构。
其中,该其他导电金属结构包括从下而上的顺序互连的钨导电通孔和铝导电引线,每一层介质层中的其他导电金属结构与其对应位置的上一层其他导电金属结构,和/或,下一层其他导电金属结构连接。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (16)
1.一种集成有三维MIM电容的器件,其特征在于,包括:
第一介质层,所述第一介质层中形成有第一导电金属结构;
第二介质层,所述第二介质层中形成有多个三维MIM电容,每个所述三维MIM电容的底端与所述第一导电金属结构连接,所述多个三维MIM电容在第二介质层呈现的二维平面中呈阵列式间隔排布;
其中,所述每个三维MIM电容从内向外依次包括上电极、覆盖在所述上电极的底面和侧面的介电层和覆盖在所述介电层外表面的下电极层,所述下电极层与所述第一导电金属结构连接。
2.根据权利要求1所述的器件,其特征在于,所述上电极的高度大于其宽度。
3.根据权利要求2所述的器件,其特征在于,所述下电极层的构成材料包括氮化钛。
4.根据权利要求3所述的器件,其特征在于,所述介电层的构成材料包括氮化硅。
5.根据权利要求4所述的器件,其特征在于,还包括:
第二导电金属结构,所述第二导电金属结构形成于所述第二介质层中,所述第二导电金属结构底端与所述第一导电金属结构连接;
第三介质层,所述第三介质层形成于所述第二介质层上,所述第三介质层中形成有上电极引线结构和下电极引线结构,所述上电极引线结构的底端与对应位置的上电极连接,所述下电极引线结构的底端与所述第二导电金属结构连接;
其中,所述上电极、所述第一导电金属结构和所述第二导电金属结构的构成材料包括铜。
6.根据权利要求5所述的器件,其特征在于,所述第二导电金属结构包括底端与所述第一导电金属结构连接的铜导电孔和所述铜导电孔上连有的铜导电引线。
7.根据权利要求5所述的器件,其特征在于,所述下电极引线结构包括底端与所述第二导电金属结构连接的铜导电通孔和与所述铜导电通孔的顶端连接的铜导电引线。
8.根据权利要求5所述的器件,其特征在于,所述上电极引线结构包括多个铜导电通孔和铜导电引线,每个所述铜导电通孔的底端分别与对应的上电极连接,所述多个铜导电通孔上共同连接至所述铜导电引线。
9.根据权利要求4所述的器件,其特征在于,还包括:
第二导电金属结构通孔,所述第二导电金属结构通孔形成于所述第二介质层中,所述第二导电金属结构通孔的底端与所述第一导电金属结构连接;
第三介质层,所述第三介质层形成于所述第二介质层上,所述第三介质层中形成有多个导电引线,每个所述导电引线的底端与对应位置的上电极连接;
第四介质层,所述第四介质层形成于所述第三介质层上,所述第四介质层中形成有多个上电极导电通孔,每个所述上电极导电通孔的底端与对应位置的第二导电金属结构引线连接;
第五介质层,所述第五介质层形成于所述第四介质层上,所述第五介质层中形成有多个上电极导电引线,每个所述上电极导电引线的底部与对应位置的上电极导电通孔的上端连接;
其中,所述第一导电金属结构、所述导电引线和所述上电极导电引线的构成材料包括铝;所述上电极、所述第二导电金属结构通孔和所述上电极导电通孔的构成材料包括钨。
10.根据权利要求9所述的器件,其特征在于,所述第三介质层中还形成有第二导电金属结构引线,所述第二导电金属结构引线的底端与所述第二导电金属结构通孔连接;
所述第四介质层中还形成有下电极导电通孔,所述下电极导电通孔的底端与所述第二导电金属结构引线连接;
所述第五介质层中还形成有下电极导电引线,所述下电极导电引线的底端与所述下电极导电通孔连接;
其中,所述第二导电金属结构引线和所述下电极导电引线的构成材料包括铝;所述下电极导电通孔的构成材料包括钨。
11.一种三维MIM电容的集成方法,其特征在于,包括:
提供第一介质层,所述第一介质层中形成有第一导电金属结构;
在所述第一介质层上形成第二介质层;
在所述第二介质层中刻蚀形成多个第一通孔,多个第一通孔在第二介质层呈现的二维平面中呈阵列式间隔排布,使第一导电金属结构暴露;
在所述第二介质层和第一通孔表面形成下电极层,所述下电极层覆盖所述第一通孔的底面和侧面,所述下电极层的底端与所述第一导电金属结构连接;
在所述下电极层的表面形成介电层;
在所述第一通孔中填充金属,形成上电极,所述第一通孔中的上电极、介电层和下电极构成三维MIM电容;
通过平坦化工艺去除所述第一通孔外的下电极层、介电层和金属。
12.根据权利要求11所述的方法,其特征在于,所述第一通孔的高度大于其宽度。
13.根据权利要求12所述的方法,其特征在于,所述在所述下电极层的表面形成介电层之后,还包括:
通过光刻和刻蚀在所述第二介质层中刻蚀形成第二通孔,使所述第一导电金属结构暴露;通过光刻和刻蚀在第二通孔上形成第一沟槽,所述第二通孔的上端与第一沟槽连通;
所述在所述第一通孔中填充金属,形成上电极,包括:
在所述第一通孔、所述第二通孔和所述沟槽中镀铜,分别形成所述上电极和第二导电金属结构。
14.根据权利要求13所述的方法,其特征在于,所述通过平坦化工艺去除所述第一通孔外的下电极层、介电层和金属之后,还包括:
在所述第二介质层上形成第三介质层;
在所述第三介质层中形成上电极引线结构和下电极引线结构,所述上电极引线结构的底端与对应位置的上电极连接,所述下电极引线结构的底端与所述第二导电金属结构连接。
15.根据权利要求12所述的方法,其特征在于,所述在所述下电极层的表面形成介电层之后,还包括:
通过光刻和刻蚀在第二介质层形成第二通孔,使所述第一导电金属结构暴露;
所述在所述第一通孔中填充金属,形成上电极,包括:
通过PVD工艺在所述第一通孔和所述第二通孔中填充钨后,分别形成所述上电极和第二导电金属结构通孔。
16.根据权利要求15所述的方法,其特征在于,所述通过平坦化工艺去除所述第一通孔外的下电极层、介电层和金属之后,还包括:
在所述第二介质层上形成第三介质层;
在所述第三介质层中形成第二导电金属结构引线和多个导电引线,所述第二导电金属结构引线的底端与所述第二导电金属结构通孔连接,每个所述导电引线的底端与对应位置的上电极连接;
在所述第三介质层上形成第四介质层;
在所述第四介质层中形成下电极导电通孔和多个上电极导电通孔,所述下电极导电通孔的底端与所述第二导电金属结构引线连接,每个所述上电极导电通孔的底端与对应位置的第二导电金属结构引线连接;
在所述第四介质层上形成第五介质层;
在所述第五介质层中形成下电极导电引线和多个上电极导电引线,所述下电极导电引线的底端与所述下电极导电通孔连接,所述上电极导电引线的底部与所述每个上电极导电通孔的上端连接;
其中,所述导电引线、所述上电极导电引线和所述下电极导电引线的构成材料包括铝;所述上电极导电通孔和所述下电极导电通孔的构成材料包括钨。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911324559.9A CN111180414A (zh) | 2019-12-20 | 2019-12-20 | 集成有三维mim电容的器件及其制造方法 |
US16/999,498 US11355579B2 (en) | 2019-12-20 | 2020-08-21 | Device integrated with three-dimensional MIM capacitor and method for making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911324559.9A CN111180414A (zh) | 2019-12-20 | 2019-12-20 | 集成有三维mim电容的器件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111180414A true CN111180414A (zh) | 2020-05-19 |
Family
ID=70648861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911324559.9A Pending CN111180414A (zh) | 2019-12-20 | 2019-12-20 | 集成有三维mim电容的器件及其制造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11355579B2 (zh) |
CN (1) | CN111180414A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023015678A1 (zh) * | 2021-08-10 | 2023-02-16 | 长鑫存储技术有限公司 | 半导体结构、其版图以及半导体器件 |
WO2024093153A1 (zh) * | 2022-11-04 | 2024-05-10 | 长鑫存储技术有限公司 | 半导体封装结构及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020185671A1 (en) * | 2001-06-12 | 2002-12-12 | Kim Si Bum | Semiconductor device having a metal insulator metal capacitor |
US20050142737A1 (en) * | 2003-12-31 | 2005-06-30 | Park Jeong H. | Methods of fabricating MIM capacitors in semiconductor devices |
WO2019132939A1 (en) * | 2017-12-28 | 2019-07-04 | Intel Corporation | Shielded capacitors and embedded memory employing shielded capacitors |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100919712B1 (ko) * | 2007-06-27 | 2009-10-06 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
US10083958B2 (en) * | 2016-10-13 | 2018-09-25 | Globalfoundries Inc. | Deep trench metal-insulator-metal capacitors |
-
2019
- 2019-12-20 CN CN201911324559.9A patent/CN111180414A/zh active Pending
-
2020
- 2020-08-21 US US16/999,498 patent/US11355579B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020185671A1 (en) * | 2001-06-12 | 2002-12-12 | Kim Si Bum | Semiconductor device having a metal insulator metal capacitor |
US20050142737A1 (en) * | 2003-12-31 | 2005-06-30 | Park Jeong H. | Methods of fabricating MIM capacitors in semiconductor devices |
WO2019132939A1 (en) * | 2017-12-28 | 2019-07-04 | Intel Corporation | Shielded capacitors and embedded memory employing shielded capacitors |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023015678A1 (zh) * | 2021-08-10 | 2023-02-16 | 长鑫存储技术有限公司 | 半导体结构、其版图以及半导体器件 |
WO2024093153A1 (zh) * | 2022-11-04 | 2024-05-10 | 长鑫存储技术有限公司 | 半导体封装结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US11355579B2 (en) | 2022-06-07 |
US20210193792A1 (en) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI479523B (zh) | 製作用於電互連之組件的方法 | |
US11038012B2 (en) | Capacitor device and manufacturing method therefor | |
US20170053979A1 (en) | Capacitor structure | |
KR20170121228A (ko) | 기판을 관통하는 관통-구멍으로부터 돌출되는 전도성 비아의 돌출부를 둘러싸는 특징부를 가진 마이크로전자 구성요소 | |
JP2009267435A (ja) | 半導体素子のためのキャパシタおよびその製造方法 | |
CN109473486B (zh) | 一种电容器结构及其制作方法 | |
KR102140173B1 (ko) | 관통홀 구조를 갖는 캐패시터 및 그 제조방법 | |
CN111180414A (zh) | 集成有三维mim电容的器件及其制造方法 | |
KR100672673B1 (ko) | 커패시터 구조 및 그 제조방법 | |
JP3566658B2 (ja) | キャパシタおよびその形成方法 | |
EP3786991B1 (en) | Capacitor and preparation method therefor | |
JP2023022094A (ja) | コンデンサ及び複合電子部品 | |
US7327011B2 (en) | Multi-surfaced plate-to-plate capacitor and method of forming same | |
WO2020215260A1 (zh) | 电容器及其制备方法 | |
US11276750B2 (en) | Capacitor and method for fabricating the same | |
CN112259522B (zh) | 包含mim电容的后端结构及其制作方法 | |
CN104022015A (zh) | Mim双电容器结构及其制造方法 | |
US20210050410A1 (en) | Capacitor device and manufacturing method therefor | |
US20090040684A1 (en) | Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures | |
JP3987703B2 (ja) | 容量素子及びその製造方法 | |
TW201545184A (zh) | 電容器結構及其製造方法 | |
CN117577449B (zh) | 一种三维结构电容器及其制备方法 | |
EP3754704B1 (en) | Capacitor and manufacturing method thereof | |
KR102262273B1 (ko) | 건식 식각에 의한 커패시터 및 이의 제조 방법 | |
KR100591174B1 (ko) | 반도체 소자의 금속-절연체-금속 커패시터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200519 |