CN111146241A - 有机发光显示器的制造方法和掩模组件 - Google Patents

有机发光显示器的制造方法和掩模组件 Download PDF

Info

Publication number
CN111146241A
CN111146241A CN201910884097.XA CN201910884097A CN111146241A CN 111146241 A CN111146241 A CN 111146241A CN 201910884097 A CN201910884097 A CN 201910884097A CN 111146241 A CN111146241 A CN 111146241A
Authority
CN
China
Prior art keywords
mask
layer
mask assembly
circuit substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910884097.XA
Other languages
English (en)
Inventor
金勳
南基贤
金俊佑
安惠淑
高轻玹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111146241A publication Critical patent/CN111146241A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种制造显示装置的方法和一种掩模组件。所述制造显示装置的方法包括：准备像素电路基底，像素电路基底包括薄膜晶体管和分别电连接到薄膜晶体管的像素电极；使用第一掩模组件在像素电路基底上形成第一沉积层；以及使用第二掩模组件在像素电路基底上形成第二沉积层。第一掩模组件和第二掩模组件中的至少一个包括掩模板，掩模板包括沉积材料所穿过的开口部分和阻挡沉积材料的通路的覆盖部分。掩模板还包括从覆盖部分的边缘向开口部分的中心区域突出的突出部分。

Description

有机发光显示器的制造方法和掩模组件
于2018年11月2日在韩国知识产权局提交的名称为“Manufacturing Method ofOrganic Light-Emitting Display and Mask Assembly”的第10-2018-0133907号韩国专利申请通过引用全部包含于此。
技术领域
实施例涉及一种有机发光显示器的制造方法和用于该制造方法的掩模组件。
背景技术
显示装置的用途正在多样化，显示装置的厚度和重量正在减小，并且其使用范围正在扩大。
已经增加了用于连接或链接到显示装置的各种功能，同时增大了在这样的显示装置中显示区域所占据的面积。此外，正在考虑在扩大面积的同时添加各种功能的方法。
发明内容
实施例涉及一种制造显示装置的方法，所述方法包括：准备像素电路基底，像素电路基底包括薄膜晶体管和分别电连接到薄膜晶体管的像素电极；使用第一掩模组件在像素电路基底上形成第一沉积层；以及使用第二掩模组件在像素电路基底上形成第二沉积层。第一掩模组件和第二掩模组件中的至少一个包括掩模板，掩模板包括沉积材料所穿过的开口部分和阻挡沉积材料的通路的覆盖部分。掩模板包括从覆盖部分的边缘向开口部分的中心区域突出的突出部分。
第一掩模组件可以包括掩模片，掩模片包括彼此分隔开的多个孔。第一掩模组件的掩模板可以部分覆盖多个孔中的第一孔。
第一掩模组件的掩模板可以与掩模片叠置，并且可以在与掩模片的延伸方向相交的方向上延伸。
第一沉积层可以包括彼此分隔开的发射层。形成在像素电路基底上的发射层中的第一发射层中的每个的形状可以不同于发射层中的第二发射层中的每个的形状。
显示装置可以包括：透射区域，光或声音透射过透射区域；显示区域，部分地围绕透射区域；以及非显示区域，在透射区域与显示区域之间。第一发射层可以对应于所述显示区域，并且第二发射层可以对应于所述非显示区域。
第一沉积层可以包括彼此分隔开的发射层。形成在像素电路基底上的发射层中的第一发射层中的每个的面积可以比发射层中的第二发射层中的每个的面积大。
第二掩模组件的掩模板可以包括具有闭合回路边缘的开口部分。突出部分的边缘可以对应于闭合回路边缘的一部分。
第二沉积层可以包括空穴传输层、空穴注入层、电子传输层、电子注入层和具有极性与像素电极的极性不同的对向电极中的至少一个。形成在像素电路基底上的第二沉积层的第一部分的厚度可以比第二沉积层的第二部分的厚度大。
有机发光显示装置可以包括：透射区域，光或声音透射过透射区域；显示区域，部分地围绕透射区域；以及非显示区域，在透射区域与显示区域之间。第二沉积层的第一部分可以对应于显示区域。第二沉积层的第二部分可以对应于非显示区域。
第二沉积层可以不在透射区域上。
实施例还涉及一种掩模组件，掩模组件包括掩模板，掩模板包括：开口部分，沉积材料穿过开口部分；覆盖部分，阻挡沉积材料的通路；以及突出部分，从覆盖部分的边缘向开口部分的中心区域突出。
掩模组件的开口部分可以包括闭合回路边缘。突出部分的边缘可以对应于闭合回路边缘的一部分。
开口部分的闭合回路边缘可以包括线性区域。突出部分可以从线性区域突出。
开口部分的闭合回路边缘可以包括曲线区域。突出部分可以从曲线区域突出。
覆盖部分和突出部分可以一体地形成。
掩模组件还可以包括与掩模板叠置的掩模片，所述掩模片包括彼此分隔开的多个孔。
掩模板的突出部分可以部分地覆盖掩模片的孔。
掩模板的突出部分可以部分地覆盖掩模片的孔中的第一孔。
掩模片和掩模板可以彼此叠置，同时彼此接触。
掩模片和掩模板可以由不同的材料制成。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得明显，在附图中：
图1示出了根据实施例的显示装置的平面图；
图2示出了根据实施例的显示装置的像素的剖视图；
图3示出了根据实施例的用于形成显示装置的第一沉积层的第一掩模组件的透视图；
图4A示出了根据实施例的第一掩模组件的掩模板的平面图；
图4B示出了其中图4A的第一掩模组件的掩模板和掩模片彼此叠置的状态的平面图；
图4C示出了根据另一实施例的第一掩模组件的掩模板的平面图；
图4D示出了根据另一实施例的第一掩模组件的掩模板的平面图；
图5示出了在根据实施例的显示装置的制造工艺中使用的第一制造装置的剖视图；
图6示出了包括第一沉积层的像素电路基底的一部分的平面图；
图7示出了根据实施例的用于形成显示装置的第二沉积层的第二掩模组件的透视图；
图8示出了图7的第二掩模组件的开口的平面图；
图9示出了在根据实施例的显示装置的制造工艺中使用的第二制造装置的剖视图；
图10示出了包括第二沉积层的像素电路基底的一部分的平面图；以及
图11示出了沿图10中的线A-A'和线B-B'截取的剖视图。
具体实施方式
现在将参照附图在下文中更充分地描述示例实施例；然而，可以以不同的形式来实施它们，且不应该解释为局限于在这里所提出的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并将充分传达示例性实施方式给本领域技术人员。
在附图中，为了示出的清楚起见，可以夸大层和区域的尺寸。还将理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接在另一层或基底上，或者还可以存在中间层。另外，将理解的是，当层被称作“在”另一层“下”时，该层可以直接在另一层下，并且还可以存在一个或更多个中间层。此外，还将理解的是，当层被称作“在”两层“之间”时，该层可以是在两层之间的唯一层，或者还可以存在一个或更多个中间层。同样的参考标号始终表示同样的元件。
如这里所使用的，术语“和/或”包括一个或更多个相关所列项的任意和所有组合。贯穿公开，表达“a、b和c中的至少一个”表示：只有a；只有b；只有c；a和b二者；a和c二者；b和c二者；a、b和c中的全部；或者其变型。
将理解的是，虽然术语“第一”、“第二”等在这里可以用来描述各种组件，但是这些组件不应该受这些术语的限制。这些术语仅用来将一个组件与另一组件区别开来。
除非它在上下文中具有明显不同的含义，否则以单数使用的表达包含复数的表达。
当某个实施例可不同地被实施时，特定的工艺顺序可不同于描述的顺序被执行。例如，两个相继描述的工艺可被基本上同时执行或以与描述的顺序相反的顺序被执行。
图1示出了根据实施例的显示装置10的平面图。
参照图1，显示装置10可以包括用于发光的显示区域DA。透射区域OA可以布置在显示区域DA中。透射区域OA可以接触显示区域DA的第一边缘E1，并且透射区域OA可以被显示区域DA部分地围绕。在这方面，图1公开了其中透射区域OA的除上部以外的剩余部分被显示区域DA围绕的结构。
透射区域OA可以是光或声音所穿过的区域。用于改善显示装置10或用于添加新功能的组件可以位于透射区域OA中。所述组件可以包括例如捕获图像的相机或者诸如能够识别距离或指纹的光学传感器的电子组件。在一些实施方式中，所述组件可以是输出声音的扬声器。作为实施例，显示装置10可以包括对应于透射区域OA的开口。
非显示区域NDA可以包括第一非显示区域NDA1和第二非显示区域NDA2。第一非显示区域NDA1可以位于透射区域OA与显示区域DA之间。第一非显示区域NDA1可以作为整体围绕透射区域OA。第二非显示区域NDA2可以作为整体围绕显示区域DA。第一非显示区域NDA1可以连接到第二非显示区域NDA2。
图1示出了透射区域OA布置为与显示区域DA的与垫(pad，或称为“焊盘”或“焊垫”)部分PAD相对的第一边缘E1相邻。在一些实施方式中，透射区域OA可以设置为与显示区域DA的与第一边缘E1相对的第二边缘E2相邻，或者可以设置为与垂直于第一边缘E1的第三边缘E3或第四边缘E4相邻。在一些实施方式中，透射区域OA可以在显示区域DA的角处，例如，可以在相邻边缘之间的角处。
图2示出了根据实施例的沿图1的线II-II’截取的显示装置的像素的剖视图。
参照图2，显示装置10可以包括像素电路基底D和在像素电路基底D上的中间层22和对向电极23。像素电路基底D可以包括包含薄膜晶体管TFT的像素电路和电连接到像素电路的像素电极21。像素电极21、中间层22和对向电极23可以形成发射某一颜色的光的有机发光二极管20。密封构件可以在对向电极23上。密封构件可以包括薄膜密封层，所述薄膜密封层包括至少一层无机封装层和至少一层有机密封层。在一些实施方式中，密封构件可以包括面向基底11的密封基底以及设置在密封基底和基底11之间的密封部分。密封部分可以在第二非显示区域NDA2和/或第一非显示区域NDA1中围绕显示区域DA。
像素电路基底D可以包括基底11、薄膜晶体管TFT和像素电极21。基底11可以包括聚合物树脂或玻璃材料。例如，基底11可以包括包含二氧化硅(SiO2)作为主要成分的玻璃材料或者诸如增强塑料的树脂。在一些实施方式中，基底11可以是包括基体层和阻挡层的多层结构，其中，基体层包括诸如聚酰亚胺的聚合物树脂，阻挡层包括诸如氮化硅或氧化硅。
诸如氮化硅层、氮氧化硅层或氧化硅层的缓冲层12可以在基底11上。半导体层13可以在缓冲层12上。半导体层13可以包括诸如非晶硅或结晶硅的无机半导体材料。在一些实施方式中，半导体层13可以包括氧化物半导体材料或有机半导体材料。
栅电极15可以在半导体层13上。包括诸如氮氧化硅、氧化硅和/或氮化硅的无机材料的栅极绝缘层14可以在栅电极15与半导体层13之间。
半导体层13可以包括与栅电极15叠置的沟道区13-2和位于沟道区13-2的两侧上的源区13-1和漏区13-3。源区13-1和漏区13-3可以分别连接到源电极17-1和漏电极17-2。源电极17-1和漏电极17-2可以在层间绝缘层16上。层间绝缘层16可以包括诸如氮氧化硅、氧化硅和/或氮化硅的无机材料。
源电极17-1和漏电极17-2可以通过穿过层间绝缘层16和栅极绝缘层14的接触孔分别连接到源区13-1和漏区13-3。
包括半导体层13、栅电极15以及源电极17-1和漏电极17-2的薄膜晶体管TFT可以被平坦化绝缘层18覆盖。平坦化绝缘层18可以包括诸如聚酰亚胺的有机材料。
像素电极21在平坦化绝缘层18上，并且可以通过平坦化绝缘层18的接触孔连接到薄膜晶体管TFT。像素电极21可以是包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)等的反射层。像素电极21还可以包括布置在反射层上方和/或下方的诸如氧化铟锡(ITO)的透明导电层。
像素限定层19可以在像素电极21上。像素限定层19可以具有使像素电极21的中心区域暴露的通孔。像素限定层19可以增大像素电极21的边缘与对向电极23之间的距离，从而减少或防止在它们之间产生电弧等。像素限定层19可以包括诸如聚酰亚胺或六甲基二硅醚(HMDSO)的有机材料。
中间层22可以包括低分子材料或聚合物材料。中间层22可以包括发射层22B。发射层22B可以包括发射某一颜色的光的聚合物材料或低分子材料。第一公共层22A和第二公共层22C可以位于发射层22B的上方和下方。
第一公共层22A可以是单层或多层。例如，当第一公共层22A包括聚合物材料时，第一公共层22A可以是具有单层结构的空穴传输层(HTL)，并且可包括聚3,4-乙撑-二氧噻吩(PEDOT)或聚苯胺(PANI)。当第一公共层22A包括低分子材料时，第一公共层22A可以包括空穴注入层(HIL)和空穴传输层(HTL)。
第二公共层22C是可选的。当第一公共层22A和发射层22B包括聚合物材料时，可以期望形成第二公共层22C。第二公共层22C可以是单层或多层。第二公共层22C可以包括电子传输层(ETL)和/或电子注入层(EIL)。
中间层22中的发射层22B可以针对显示区域DA中的每个像素布置。发射层22B可以与像素电极21的通过像素限定层19的开口暴露的上表面叠置。中间层22的第一公共层22A和第二公共层22C可以分别形成为单个一体(single body)，以覆盖(图1的)显示区域DA。
对向电极23可以包括具有低功函数的导电材料。例如，对向电极23可以包括(半)透明电极，所述(半)透明电极包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的合金。在一些实施方式中，对向电极23还可以包括位于包括上述材料的(半)透明电极上的诸如ITO、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟(In2O3)的层。对向电极23可以形成为单个一体，以覆盖(图1的)显示区域DA。
在显示装置10的制造工艺中，可以通过沉积工艺形成中间层22和对向电极23。像素电路基底D可以布置在用于沉积的腔室中，在所述腔室中形成中间层22和对向电极23。可以通过单独的工艺形成包括从基底11延伸到像素限定层19的层的像素电路基底D，然后将像素电路基底D移动到用于沉积的腔室。
图3示出了根据实施例的用于形成显示装置的第一沉积层的第一掩模组件的透视图，图4A示出了根据实施例的第一掩模组件的掩模板的平面图，图4B示出了其中图4A的第一掩模组件的掩模板和掩模片彼此叠置的状态的平面图，图4C示出了根据另一实施例的第一掩模组件的掩模板的平面图，图4D示出了根据另一实施例的第一掩模组件的掩模板的平面图。
参照图3，第一掩模组件100可以包括多个掩模片120。掩模片120可以在一个方向上布置。例如，图3示出了每个掩模片120在Y方向上延伸，并且多个掩模片120在X方向上布置。
掩模片120可以包括多个孔121。孔121可以彼此分隔开一定距离。孔121的布置可以与参照图1描述的显示装置10的像素(例如，发光区域)的布置基本相同。
掩模片120可以在掩模框架110上。掩模片120在Y方向上的两端可以由掩模框架110支撑。掩模片120在X方向上的两侧可以由结合到掩模框架110的支撑框架140支撑，以防止每个掩模片120由于重力而下垂。
支撑框架140可以与掩模片120在相同的方向上延伸，例如，可以在图3的Y方向上延伸。支撑框架140可以支撑掩模片120的两侧而不覆盖掩模片120的孔121。
支撑框架140的两端可以通过插入到掩模框架110等中而结合到掩模框架110。支撑框架140可以在相邻的掩模片120之间，并且可以如上所述支撑掩模片120的两侧。
多个掩模板130可以在与掩模片120相交的方向上布置。例如，每个掩模板130在X方向上延伸，并且多个掩模板130可以在图3的Y方向上布置，Y方向为与掩模片120的布置方向相交的方向。
掩模板130可以安装在掩模框架110中。每个掩模板130在X方向上的两端可以分别被掩模框架110支撑。掩模框架110可以包括容纳掩模板130的端部的槽。
掩模片120和掩模板130可以包括不同的材料。例如，掩模板130可以包括奥氏体不锈钢，并且掩模片120可以包括镍铁合金(例如，殷钢)。
与一个掩模片120叠置的相邻掩模板130之间的空间S可以是沉积材料所通过的开口部分。空间S可以具有与上面参照图1描述的显示装置10对应的区域。可以通过在母基底上形成多个显示装置并且通过划片工艺等来分离母基底，从而形成显示装置10。图3中示出的空间S可以对应于显示装置10。
如上参照图1所述，显示装置10可以包括透射区域OA。透射区域OA是光或声音透射过的区域。(图2的)中间层22不沉积在透射区域OA中。为了这个目的，掩模板130可以包括对应于透射区域OA的突出部分133。
参照图3和图4A，掩模板130可以包括在X方向上延伸的主体部分131和从主体部分131的一侧突出的突出部分133。
主体部分131可以是覆盖部分，所述覆盖部分用于在设置有主体部分131的位置处阻挡沉积材料穿过掩模片120的孔121的通路。主体部分131可以包括具有直边的矩形形状的第一子体部分131-1以及从第一子体部分131-1突出并具有倒圆边缘的第二子体部分131-2。第二子体部分131-2的倒圆边缘可以平滑地连接到第一子体部分131-1的边缘。第二子体部分131-2的倒圆边缘可以对应于参照图1描述的显示区域DA中的倒圆角。作为另一实施例，当要形成的显示装置10的显示区域DA的角没有被倒圆时，例如，当所述角是直角时，主体部分131可以仅包括第一子体部分131-1。
突出部分133可以从主体部分131突出。突出部分133可以对应于参照图1描述的透射区域OA。突出部分133可以具有比显示区域DA的透射区域OA的尺寸大的尺寸。图3示出了突出部分133基本上是圆形的，但是在一些实施方式中，突出部分133可以具有椭圆形形状或诸如多边形形状的各种平面形状。
相邻掩模板130之间的空间S是上面参照图3描述的沉积材料所穿过的开口部分。掩模板130可以限定空间S的边界。
参照图3和图4B，掩模板130可以覆盖掩模片120的多个孔121中的一些。当掩模板130和掩模片120彼此叠置时，多个孔121中的第一孔121A可以不被掩模板130覆盖。然而，第二孔121B可以被掩模板130完全覆盖，第三孔121C可以被掩模板130部分覆盖。
可以使用第一掩模组件100来沉积第一沉积层(例如，作为中间层22的一部分的发射层22B)。在沉积工艺中，掩模板130和掩模片120可以彼此叠置，并且它们之间的相对位置可以固定。例如，掩模板130和掩模片120可以通过诸如焊接的工艺来固定。
图3、图4A和图4B示出了突出部分133从主体部分131的边缘的线性区域突出。在一些实施方式中，突出部分133可以如图4C中所示从主体部分131的边缘的弯曲区域突出。在这种情况下，(图1的)显示装置10的透射区域OA可以与显示区域DA的角边缘接触。
突出部分133可以具有各种形状。例如，如图3、图4A和图4B中所示，突出部分133可以基本上是圆形的。在一些实施方式中，突出部分133'可以具有如图4D中所示的半椭圆形形状。在一些实施方式中，突出部分133可以呈具有倒圆的角的矩形形状，或者可以具有多边形形状或不规则形状。
图5示出了可以在根据实施例的显示装置的制造工艺中使用的第一制造装置1000的剖视图。
参照图5，第一制造装置1000可以包括腔室1110、第一支撑部分1120、第二支撑部分1130、源部分1140、磁力部分1160、视觉部分1170和压力调节器1180。
腔室1110可以包括在其内部的空间。腔室1110的一侧可以打开，并且闸门阀1110-1可以安装在可以打开的区域中。腔室1110的一侧可以通过操作闸门阀1110-1来打开或闭合。
像素电路基底D可以在第一支撑部分1120上。图5中所示的像素电路基底D可以是上面参照图2描述的包括基底11上的薄膜晶体管TFT和连接到薄膜晶体管TFT的像素电极21的基底。
第一支撑部分1120可以支撑像素电路基底D。在实施例中，第一支撑部分1120可以是固定在腔室1110中的支架类型。在另一实施例中，第一支撑部分1120可以是在腔室1110内部可线性移动的梭子类型。在下文中，为了便于解释，假设第一支撑部分1120是固定在腔室1110中的支架类型。
第一掩模组件100可以在腔室1110中位于第二支撑部分1130上。第二支撑部分1130可以精细地调节第一掩模组件100的位置。第二支撑部分1130可以包括用于移动第一掩模组件100的驱动单元或者对准单元。
源部分1140可以设置为面向第一掩模组件100。源部分1140包括沉积材料。源部分1140可以通过向沉积材料施加热量来使沉积材料蒸发或升华。
磁力部分1160可以在腔室1110中以面向像素电路基底D。磁力部分1160可以在源部分1140的相对侧，像素电路基底D位于磁力部分1160和源部分1140之间。磁力部分1160可以将磁力施加到第一掩模组件100的掩模片120(见图3)。磁力部分1160可以防止(图3的)掩模片120下垂，使得掩模片120保持相邻于像素电路基底D。磁力部分1160可以使掩模片120与像素电路基底D之间的均匀间隙保持均匀。
视觉部分1170可以安装在腔室1110中。视觉部分1170可以拍摄像素电路基底D和第一掩模组件100的位置。视觉部分1170可以包括用于拍摄像素电路基底D和第一掩模组件100的相机。可以基于由视觉部分1170拍摄的图像来检测像素电路基底D和第一掩模组件100的位置。第二支撑部分1130可以基于检测的位置信息精细地调节第一掩模组件100的位置。
压力调节器1180可以连接到腔室1110。压力调节器1180可以调节腔室1110内部的压力。例如，压力调节器1180可以将腔室1110内部的压力调节为与大气压相等或相似。在一些实施方式中，压力调节器1180可以将腔室1110内部的压力调节为与真空状态相同或相似。
压力调节器1180可以包括连接到腔室1110的连接管1181和安装在连接管1181中的泵1182。根据泵1182的操作，外部空气可以通过连接管1181引入，或者腔室1110内部的气体可以被引导到外部。
可以在第一制造装置1000中形成参照图2描述的显示装置10的中间层的子层(例如，发射层22B)。
第一掩模组件100和像素电路基底D可以布置在腔室1110内部。
例如，当压力调节器1180将腔室1110内部的压力调节为与大气压相同或相似时，闸门阀1110-1可以操作以打开腔室1110。其后，像素电路基底D可以装入腔室1110。像素电路基底D可以以各种方式装入腔室1110。例如，像素电路基底D可以通过腔室1110外部的机器臂等从腔室1110的外部装入腔室1110。在另一实施例中，当第一支撑部分1120以梭子形状形成时，其上具有像素电路基底D的第一支撑部分1120可以通过腔室1110外部的单独的机器臂等载出腔室1110或载入腔室1110。
第一掩模组件100可以布置在腔室1110中。在另一实施例中，第一掩模组件100可以以与像素电路基底D相同的方式从腔室1110的外部装入腔室1110。
像素电路基底D可以在第一支撑部分1120上。视觉部分1170可以拍摄像素电路基底D和第一掩模组件100的位置。例如，视觉部分1170可以拍摄形成在像素电路基底D上的第一对准标记和第一掩模组件100的第二对准标记。像素电路基底D和第一掩模组件100的位置可以基于第一对准标记和第二对准标记的拍摄检测来获得。
当获得像素电路基底D和第一掩模组件100的位置时，第二支撑部分1130可以精细地调节第一掩模组件100的位置。
其后，可以根据源部分1140的操作将沉积材料提供到第一掩模组件100。沉积材料可以穿过参照图3等描述的设置在第一掩模组件100的掩模片120中的多个孔121。已经穿过多个孔121的沉积材料可以沉积在像素电路基底D上。沉积材料可以是例如构成如上所述的(图2的)发射层22B的材料。在沉积工艺期间，泵1182可以将腔室1110内部的气体排出到外部，从而保持腔室1110内部的压力与真空状态相同或相似。
图6示出了包括使用参照图5描述的第一制造装置形成的第一沉积层(例如，发射层)的像素电路基底的一部分的平面图。在下文中，将主要描述第一沉积层为发射层的情况。在一些实施方式中，使用第一掩模组件形成的第一沉积层可以是第一公共层和第二公共层中的任意一层。
参照图6，可以在像素电路基底D上形成第一沉积层(例如，发射层22B)。发射层22B可以布置为在显示区域DA中彼此分隔开以对应于相应的像素。显示区域DA中的发射层22B可以包括已经穿过上面参照图4B描述的掩模片120的开口中没有被掩模板130覆盖的掩模片120的第一孔121A的沉积材料。
透射区域OA可以是掩模板130的突出部分133与掩模片120叠置并且覆盖掩模片120的部分。第一沉积层(例如，发射层22B)没有形成在该部分中。
可以在显示区域DA附近(例如在第一非显示区域NDA1中)形成第一虚设沉积层(例如，虚设发射层22O)。虚设发射层22O可以是对应于不发光的虚设像素的层。可以在形成第一沉积层的工艺期间形成虚设发射层22O和发射层22B。第一沉积层可以包括第一发射层(例如，发射层22B)和第二发射层(例如，虚设发射层22O)。因此，虚设发射层22O的材料可以与形成在显示区域DA中的发射层22B的材料相同，而虚设发射层22O的面积和/或形状与形成在显示区域DA中的发射层22B的面积和/或形状不同。例如，虚设发射层22O的面积可以比形成在显示区域DA中的发射层22B的面积小。虚设发射层22O可以包括已经穿过上面参照图4B描述的掩模片120的开口中被掩模板130部分覆盖的第三孔121C的沉积材料。连接虚设发射层22O的相应边缘的虚线L1可以对应于上面参照图3和图4A描述的突出部分133的边缘。
图7示出了根据实施例的用于形成显示装置的第二沉积层的第二掩模组件的透视图，图8示出了图7的第二掩模组件的开口的平面图。
参照图7和图8，第二掩模组件200可以包括掩模框架210、掩模板220和支撑框架230。掩模框架210可以具有方形环或框架的形状。支撑框架230可以作为格子状的肋安装在掩模框架210中。例如，支撑框架230可以与掩模框架210分开制造，然后结合到掩模框架210。在一些实施方式中，支撑框架230可以与掩模框架210一体地形成。支撑框架230可以通过肋来划分掩模框架210的内部空间，并且可以支撑掩模板220。
掩模板220可以包括开口部分220op。作为沉积材料所穿过的部分的开口部分220op可以被限定开口部分220op的主体部分221围绕。主体部分221可以是用于覆盖或阻挡沉积材料的通路的覆盖部分。开口部分220op可以通过主体部分221而具有作为整体的闭合曲线的边缘。
掩模板220可以包括从主体部分221向开口部分220op的中心区域突出的突出部分223。突出部分223可以对应于上面参照图1描述的显示装置10的透射区域OA。
突出部分223可以形成为比透射区域OA大。接触主体部分221的边缘的突出部分223可以与主体部分221一体地形成。突出部分223的边缘可以与主体部分221的边缘一体地连接以形成边界，例如，形成开口部分220op的边缘。开口部分220op的形状可以对应于上面参照图1描述的显示装置10的显示区域DA。
突出部分223的形状和位置可以分别对应于上面参照图3描述的第一掩模组件100的突出部分133的形状和位置。例如，突出部分223可以在与上面参照图3和图4A描述的突出部分133对应的位置。在另一实施例中，当第一掩模组件100的突出部分133形成在如图4C中所示的位置时，第二掩模组件200的突出部分223也可以形成在与参照图4C描述的突出部分133的位置对应的位置。在另一实施例中，当第一掩模组件100的突出部分133具有参照图4D描述的形状时，第二掩模组件200的突出部分223也可以具有参照图4D描述的形状。
图9示出了可以在根据实施例的显示装置的制造工艺中使用的第二制造装置的剖视图。
参照图9，第二制造装置2000可以包括腔室2010、第三支撑部分2020、第四支撑部分2030、源部分2060、压力调节器2070和视觉部分2080。
腔室2010可以包括在其内部的空间。腔室2010的一侧可以打开。闸门阀2011可以布置在可以打开的区域中，以打开或闭合所述可以打开的区域。
第三支撑部分2020可以在腔室2010中以支撑像素电路基底D。在实施例中，第三支撑部分2020可以固定在腔室2010中，并且像素电路基底D可以在第三支撑部分2020的上方。在另一实施例中，第三支撑部分2020可以以在腔室2010中能够线性移动的梭子的形式存在。在另一实施例中，第三支撑部分2020可以以布置在腔室2010内部并且支持像素电路基底D的夹子的形式存在。在一些实施方式中，第三支撑部分2020可以包括用于在腔室2010中固定像素电路基底D的静电卡盘或粘附卡盘。
第二掩模组件200可以在第四支撑部分2030上。第四支撑部分2030可以调节第二掩模组件200的位置。例如，第四支撑部分2030可以将第二掩模组件200升高或降低一定距离，可以旋转第二掩模组件200或可以在一个方向上线性移动第二掩模组件200。
源部分2060可以包括沉积材料。源部分2060可以使沉积材料升华或蒸发。源部分2060可以包括用于将热量施加到沉积材料的加热器。源部分2060可以包括用于容纳沉积材料的坩埚。在沉积工艺期间，源部分2060可以在腔室2010内在某一位置保持静止。在一些实施方式中，在沉积工艺期间，源部分2060可以在腔室2010内在一方向上线性移动和往复。
压力调节器2070可以连接到腔室2010。压力调节器2070可以调节腔室2010内部的压力。压力调节器2070可以包括连接到腔室2010的导管2071和安装在导管2071中的真空泵2072，以调节腔室2010内部的压力。根据真空泵2072的操作，可以将腔室2010内部的气体排出到外部或可以朝向腔室2010的内部供应气体。
视觉部分2080可以拍摄腔室2010中的像素电路基底D和第二掩模组件200。像素电路基底D和第二掩模组件200可以基于通过视觉部分2080拍摄的图像来对准。
可以在第二制造装置2000中形成上面参照图2描述的显示装置10的中间层的子层，例如，第一公共层22A和/或第二公共层22C或者对向电极23。在下文中，为了便于描述，将描述形成第一公共层22A的工艺。
首先，将第二掩模组件200和像素电路基底D布置在腔室2010内部。在布置像素电路基底D和第二掩模组件200时，可以通过视觉部分2080拍摄像素电路基底D的第一对准标记和第二掩模组件200的第三对准标记并且将第一对准标记和第三对准标记彼此进行比较，从而可以调节像素电路基底D和第二掩模组件200的位置。第四支撑部分2030可以精细地调节第二掩模组件200的位置。
其后，可以操作源部分2060以将沉积材料供应到像素电路基底D。沉积材料可以穿过上面参照图7和图8描述的开口部分220op。已经穿过开口部分220op的沉积材料可以沉积在像素电路基底D上。在实施例中，在沉积工艺期间，真空泵2072可以将腔室2010内部的气体排出到外部，从而保持腔室2010内部的压力与真空状态相同或相似。
图10示出了包括使用上面参照图9描述的第二制造装置形成的第二沉积层(例如，第一公共层、第二公共层和/或对向电极)的像素电路基底的一部分的平面图。图11示出了沿着图10中的线A-A'和线B-B'截取的剖视图。在下文中，将主要描述第二沉积层是第一公共层的情况。然而，在其它实施例中，使用第二掩模组件形成的第二沉积层可以是第二公共层和/或对向电极。
参照图10和图11，可以在像素电路基底D上形成第二沉积层(例如，第一公共层22A)。第一公共层22A可以形成为单个一体，以作为整体覆盖显示区域DA。透射区域OA是与掩模板220的突出部分223对应的部分，从而不在其中形成第二沉积层，例如第一公共层22A。
在上面参照图9描述的沉积工艺中，可以布置掩模板220以面对像素电极21和像素限定层19的上表面，并且在掩模板220与像素电极21和像素限定层19的上表面之间具有一定间隙。掩模板220的突出部分223可以覆盖透射区域OA和第一非显示区域NDA1，并且具有比透射区域OA的尺寸大的尺寸。然而，当采用与像素限定层19分隔开一定距离以便与像素限定层19的上表面具有间隙的突出部分223来执行沉积工艺时，相对于朝向像素限定层19的上表面的方向倾斜前进的沉积材料会在像素电路基底D上的区域中部分地沉积在突出部分223正下方的区域中。就这一点而言，图10示出了穿过显示区域DA而延伸到第一非显示区域NDA1的边缘部分22O'。第一公共层22A的位于第一非显示区域NDA1中的部分(例如，第一公共层22A的相邻于透射区域OA的边缘的边缘部分22O')可以具有与第一公共层22A的位于显示区域DA中的部分的厚度不同的厚度。
例如，如图11中所示，第一公共层22A中的边缘部分22O'的厚度t2可以等于或小于第一公共层22A的位于显示区域DA中的部分的厚度t1，并且边缘部分22O'的厚度t2可以在朝向透射区域OA的方向上逐渐减小。
通过总结和回顾，正在开发这样一种显示装置，所述显示装置具有光或声音所穿过的透射区域，同时扩大了显示区域的面积。当有机材料等沉积在透射区域中时，有机材料等的层会在诸如穿过透射区域形成开口的工艺期间被损坏，或者异物会穿过所述层到达像素的发光元件。此外，即使没有穿过透射区域形成开口，也存在这样的风险：有机材料等的层会沉积在透射区域上并且会降低透射区域中的透射率。
根据一个或更多个实施例，制造有机发光显示器的方法和掩模组件可以防止沉积层形成在与透射区域或开口对应的部分上。可以减小异物可能进入显示区域的像素的可能性或异物可能进入透射区域使得透射率下降的可能性。
这里已经公开了示例实施例，并且尽管采用了特定的术语，但是它们仅以通用的和描述性的含义来使用和解释，而不是出于限制的目的。在一些情况下，对于截止到本申请提交时的本领域普通技术人员将明显的是，除非另外具体指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用，或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的其精神和范围的情况下，可以在形式上和细节上进行各种改变。

Claims (20)

1.一种制造显示装置的方法，所述方法包括：
准备像素电路基底，所述像素电路基底包括薄膜晶体管和分别电连接到薄膜晶体管的像素电极；
使用第一掩模组件在所述像素电路基底上形成第一沉积层；以及
使用第二掩模组件在所述像素电路基底上形成第二沉积层，
其中：
所述第一掩模组件和所述第二掩模组件中的至少一个包括掩模板，所述掩模板包括沉积材料所穿过的开口部分和阻挡所述沉积材料的通路的覆盖部分，并且
所述掩模板还包括从所述覆盖部分的边缘向所述开口部分的中心区域突出的突出部分。
2.如权利要求1所述的方法，其中：
所述第一掩模组件包括所述掩模板和掩模片，所述掩模片包括彼此分隔开的多个孔，并且
所述第一掩模组件的所述掩模板部分地覆盖所述多个孔中的第一孔。
3.如权利要求2所述的方法，其中，所述第一掩模组件的所述掩模板与所述掩模片叠置，并且在与所述掩模片的延伸方向相交的方向上延伸。
4.如权利要求1所述的方法，其中：
所述第一沉积层包括彼此分隔开的发射层，并且
形成在所述像素电路基底上的所述发射层中的第一发射层中的每个的形状不同于所述发射层中的第二发射层中的每个的形状。
5.如权利要求4所述的方法，其中：
所述显示装置包括：透射区域，光或声音透射过所述透射区域；显示区域，部分围绕所述透射区域；以及非显示区域，在所述透射区域与所述显示区域之间，并且
所述第一发射层对应于所述显示区域，所述第二发射层对应于所述非显示区域。
6.如权利要求1所述的方法，其中：
所述第一沉积层包括彼此分隔开的发射层，并且
形成在所述像素电路基底上的所述发射层中的第一发射层中的每个的面积比所述发射层中的第二发射层中的每个的面积大。
7.如权利要求1所述的方法，其中：
所述第二掩模组件包括所述掩模板，
所述第二掩模组件的所述掩模板的所述开口部分具有闭合回路边缘，并且
所述突出部分的边缘对应于所述闭合回路边缘的一部分。
8.如权利要求7所述的方法，其中：
所述第二沉积层包括空穴传输层、空穴注入层、电子传输层、电子注入层和具有极性不同于所述像素电极的极性的对向电极中的至少一个，并且
形成在所述像素电路基底上的所述第二沉积层的第一部分的厚度比所述第二沉积层的第二部分的厚度大。
9.如权利要求8所述的方法，其中：
所述显示装置包括：透射区域，光或声音透射过所述透射区域；显示区域，部分地围绕所述透射区域；以及非显示区域，在所述透射区域与所述显示区域之间，并且
所述第二沉积层的所述第一部分对应于所述显示区域，并且所述第二沉积层的所述第二部分对应于所述非显示区域。
10.如权利要求9所述的方法，其中，所述第二沉积层不在所述透射区域上。
11.一种掩模组件，所述掩模组件包括：
掩模板，包括开口部分，沉积材料穿过所述开口部分；覆盖部分，阻挡所述沉积材料的通路；以及突出部分，从所述覆盖部分的边缘向所述开口部分的中心区域突出。
12.如权利要求11所述的掩模组件，其中：
所述掩模组件的所述开口部分包括闭合回路边缘，并且
所述突出部分的边缘对应于所述闭合回路边缘的一部分。
13.如权利要求12所述的掩模组件，其中：
所述开口部分的所述闭合回路边缘包括线性区域，并且
所述突出部分从所述线性区域突出。
14.如权利要求12所述的掩模组件，其中：
所述开口部分的所述闭合回路边缘包括曲线区域，并且
所述突出部分从所述曲线区域突出。
15.如权利要求12所述的掩模组件，其中，所述覆盖部分和所述突出部分一体地形成。
16.如权利要求11所述的掩模组件，所述掩模组件还包括与所述掩模板叠置的掩模片，所述掩模片包括彼此分隔开的多个孔。
17.如权利要求16所述的掩模组件，其中，所述掩模板的所述突出部分部分地覆盖所述掩模片的所述多个孔。
18.如权利要求17所述的掩模组件，其中，所述掩模板的所述突出部分部分地覆盖所述掩模片的所述多个孔中的第一孔。
19.如权利要求16所述的掩模组件，其中，所述掩模片和所述掩模板彼此叠置，同时彼此接触。
20.如权利要求16所述的掩模组件，其中，所述掩模片和所述掩模板由不同的材料制成。
CN201910884097.XA 2018-11-02 2019-09-19 有机发光显示器的制造方法和掩模组件 Pending CN111146241A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0133907 2018-11-02
KR1020180133907A KR102568785B1 (ko) 2018-11-02 2018-11-02 유기 발광 표시 장치의 제조 방법 및 마스크 조립체

Publications (1)

Publication Number Publication Date
CN111146241A true CN111146241A (zh) 2020-05-12

Family

ID=70459134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910884097.XA Pending CN111146241A (zh) 2018-11-02 2019-09-19 有机发光显示器的制造方法和掩模组件

Country Status (3)

Country Link
US (1) US10868268B2 (zh)
KR (1) KR102568785B1 (zh)
CN (1) CN111146241A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106480404B (zh) * 2016-12-28 2019-05-03 京东方科技集团股份有限公司 一种掩膜集成框架及蒸镀装置
JP6329711B1 (ja) * 2017-07-05 2018-05-23 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
CN107740040B (zh) * 2017-09-08 2019-09-24 上海天马有机发光显示技术有限公司 掩膜版组件及蒸镀装置
CN107740065B (zh) * 2017-09-26 2020-03-31 京东方科技集团股份有限公司 一种掩模版及其成膜方法、成膜设备
JP7487481B2 (ja) * 2019-02-06 2024-05-21 大日本印刷株式会社 蒸着マスク装置、マスク支持機構及び蒸着マスク装置の製造方法
KR20200121958A (ko) * 2019-04-16 2020-10-27 삼성디스플레이 주식회사 표시 장치의 제조방법
US11560616B2 (en) * 2019-11-05 2023-01-24 Boe Technology Group Co., Ltd. Mask device, mask plate, and frame
CN113272467B (zh) * 2019-11-12 2023-07-28 京东方科技集团股份有限公司 掩模板
KR20210088802A (ko) * 2020-01-06 2021-07-15 삼성디스플레이 주식회사 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20210142049A (ko) * 2020-05-15 2021-11-24 삼성디스플레이 주식회사 표시 장치, 마스크 조립체, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20220007800A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 마스크 및 이를 포함하는 증착 설비
KR20220055538A (ko) * 2020-10-26 2022-05-04 삼성디스플레이 주식회사 마스크 어셈블리 및 마스크 어셈블리의 제작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170222145A1 (en) * 2016-01-29 2017-08-03 Samsung Display Co., Ltd. Mask frame assembly for deposition and method of manufacturing display apparatus using the same
CN107523786A (zh) * 2016-06-15 2017-12-29 三星显示有限公司 掩模框架组件及其制造方法
CN107699851A (zh) * 2016-08-08 2018-02-16 三星显示有限公司 掩模组件、用其制造显示装置的设备和方法以及显示装置
CN107740065A (zh) * 2017-09-26 2018-02-27 京东方科技集团股份有限公司 一种掩模版及其成膜方法、成膜设备
CN107740040A (zh) * 2017-09-08 2018-02-27 上海天马有机发光显示技术有限公司 掩膜版组件及蒸镀装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040212555A1 (en) 2003-04-23 2004-10-28 Falco Mark A. Portable electronic device with integrated display and camera and method therefore
US9143668B2 (en) 2010-10-29 2015-09-22 Apple Inc. Camera lens structures and display structures for electronic devices
KR102420460B1 (ko) * 2016-01-15 2022-07-14 삼성디스플레이 주식회사 마스크 프레임 조립체, 표시 장치의 제조 장치 및 표시 장치의 제조 방법
KR20170111827A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
KR20180063633A (ko) 2016-12-02 2018-06-12 삼성전자주식회사 디스플레이를 포함하는 전자 장치 및 디스플레이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170222145A1 (en) * 2016-01-29 2017-08-03 Samsung Display Co., Ltd. Mask frame assembly for deposition and method of manufacturing display apparatus using the same
CN107523786A (zh) * 2016-06-15 2017-12-29 三星显示有限公司 掩模框架组件及其制造方法
CN107699851A (zh) * 2016-08-08 2018-02-16 三星显示有限公司 掩模组件、用其制造显示装置的设备和方法以及显示装置
CN107740040A (zh) * 2017-09-08 2018-02-27 上海天马有机发光显示技术有限公司 掩膜版组件及蒸镀装置
CN107740065A (zh) * 2017-09-26 2018-02-27 京东方科技集团股份有限公司 一种掩模版及其成膜方法、成膜设备

Also Published As

Publication number Publication date
US10868268B2 (en) 2020-12-15
KR20200051107A (ko) 2020-05-13
KR102568785B1 (ko) 2023-08-22
US20200144530A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
US10868268B2 (en) Manufacturing method of organic light-emitting display and mask assembly
US20210020874A1 (en) Mask assembly, apparatus and method of manufacturing display device using the same, and display device
US11545626B2 (en) Deposition mask assembly for display devices
KR102420460B1 (ko) 마스크 프레임 조립체, 표시 장치의 제조 장치 및 표시 장치의 제조 방법
US9570714B2 (en) Organic layer deposition assembly, organic layer deposition apparatus, organic light-emitting display apparatus and method of manufacturing the same
KR102631256B1 (ko) 마스크 조립체, 이를 이용한 표시 장치의 제조장치 및 표시 장치의 제조방법
US9837608B2 (en) Mask assembly and apparatus and method of manufacturing display apparatus using the same
US11629397B2 (en) Mask assembly, apparatus, and method of manufacturing display device
KR102630638B1 (ko) 마스크 조립체, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR102444178B1 (ko) 마스크 조립체, 마스크 조립체 제조방법 및 표시 장치 제조방법
US9972810B2 (en) Method of manufacturing mask assembly using electroforming and laser processes and method of manufacturing display apparatus using mask assembly
US20230371353A1 (en) Mask assembly, apparatus for manufacturing display apparatus, and method of manufacturing display apparatus
US10903459B2 (en) Mask assembly, and apparatus and method for manufacturing display apparatus including the mask assembly
CN110241381B (zh) 掩模组装体及掩模组装体、显示装置的制造方法
US11621310B2 (en) Deposition mask, method of manufacturing display device using the deposition mask, and display device
US11678559B2 (en) Mask assembly and method of manufacturing mask assembly of display device having first and second masks with a support coupled to the second mask
KR20220004893A (ko) 표시 장치의 제조 장치 및 표시 장치의 제조 방법
KR100846589B1 (ko) 기판 정렬 방법
US20230172039A1 (en) Mask frame assembly and method of manufacturing display apparatus by using the same
KR20160123434A (ko) 마스크 조립체 및 이를 이용한 표시 장치의 제조장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination