CN111129246A - 一种集成串联电阻倒装led芯片及其制作方法 - Google Patents
一种集成串联电阻倒装led芯片及其制作方法 Download PDFInfo
- Publication number
- CN111129246A CN111129246A CN201911371862.4A CN201911371862A CN111129246A CN 111129246 A CN111129246 A CN 111129246A CN 201911371862 A CN201911371862 A CN 201911371862A CN 111129246 A CN111129246 A CN 111129246A
- Authority
- CN
- China
- Prior art keywords
- layer
- resistance
- window
- metal electrode
- insulating medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 27
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 13
- 239000010980 sapphire Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000001704 evaporation Methods 0.000 claims description 12
- 230000008020 evaporation Effects 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种集成串联电阻倒装LED芯片及其制作方法,包括蓝宝石衬底,所述蓝宝石衬底上设置有氮化镓外延层,所述氮化镓外延层上设置有第一层金属电极,所述第一层金属电极外壁上设置有第一层绝缘介质,所述第一层绝缘介质上开有第一窗口;所述第一层绝缘介质外侧设有电阻层,所述电阻层通过所述第一窗口与所述第一层金属电极电接触连接;所述电阻层外壁上设置第二绝缘介质,所述第二绝缘介质上开有第二窗口;所述第二绝缘介质外侧设有第二金属电极,所述第二金属电极通过所述第二窗口与所述电阻层电接触连接。本发明在电极中间增设电阻层,形成芯片内部集成电阻,无需使用外设电阻串联,降低使用成本,缩小外部PCB板面积,缩小成品体积。
Description
技术领域
本发明涉及LED芯片,具体是一种集成串联电阻倒装LED芯片及其制作方法。
背景技术
目前市场倒装LED芯片均不带电阻,倒装LED芯片在应用过程中,时常会和芯片外部电阻串联使用,串联电阻起到分压和限制电流作用,限制电流避免倒装LED芯片因为过流工作而烧毁。
因此,在使用时,倒装LED芯片还需另外串联外部电阻使用,导致外部PCB板面积增大,同时增大成品的体积,使得成本提高。
发明内容
为解决上述现有技术的缺陷,本发明提供一种集成串联电阻倒装LED芯片及其制作方法,本发明在电极中间增设电阻层,形成芯片内部集成电阻,无需使用外设电阻串联,降低使用成本,缩小外部PCB板面积,缩小成品体积。
为实现上述技术目的,本发明采用如下技术方案:一种集成串联电阻倒装LED芯片,包括蓝宝石衬底,所述蓝宝石衬底上设置有氮化镓外延层,所述氮化镓外延层上设置有第一层金属电极,所述第一层金属电极外壁上设置有第一层绝缘介质,所述第一层绝缘介质上开有第一窗口;所述第一层绝缘介质外侧设有电阻层,所述电阻层通过所述第一窗口与所述第一层金属电极电接触连接;所述电阻层外壁上设置第二绝缘介质,所述第二绝缘介质上开有第二窗口;所述第二绝缘介质外侧设有第二金属电极,所述第二金属电极通过所述第二窗口与所述电阻层电接触连接。
进一步地,所述氮化镓外延层包括依次设置的氮化镓外延N型层、氮化镓外延发光层、氮化镓外延P型层,所述氮化镓外延N型层与所述蓝宝石衬底紧密接触连接。
进一步地,所述第一层金属电极包括N型电极和/或P型电极。
进一步地,所述电阻层采用电阻条,所述电阻条采用ITO薄膜电阻或者多晶硅电阻或者金属薄膜电阻。
进一步地,所述第一窗口、所述第二窗口均通过光刻、刻蚀工艺开设。
进一步地,所述第一层绝缘介质上通过蒸镀、溅射制备电阻层。
进一步地,所述第二金属电极通过蒸镀、溅射制备而成。
一种集成串联电阻倒装LED芯片的制作方法,进一步地,所述方法用于制作上述任一方案所述的一种集成串联电阻倒装LED芯片,所述方法包括以下步骤:
S1、在所述第一层金属电极上制备所述第一层绝缘介质;
S2、在所述第一层绝缘介质上通过光刻、刻蚀工艺开设所述第一窗口;
S3、通过蒸镀、溅射方法制备所述电阻层,并通过光刻、刻蚀工艺去除所述电阻层的所述电阻条之外的区域,使得所述电阻条一端通过所述第一窗口与所述第一层金属电极连接,形成电接触;
S4、制备所述第二绝缘介质,并通过光刻、刻蚀工艺开设所述第二窗口,所述第二窗口位于所述电阻条另外一端上;
S5、通过蒸镀、溅射方法制备所述第二金属电极,并通过光刻、刻蚀工艺去除所述第二金属电极之外的区域,使得所述第二金属电极通过所述第二窗口与所述电阻条连接,形成电接触。
综上所述,本发明取得了以下技术效果:
1、发明在电极中间增设电阻层,形成芯片内部集成电阻,无需使用外设电阻串联,降低使用成本,缩小外部PCB板面积,缩小成品体积;
2、本发明提供一种集成串联电阻倒装LED芯片的制作方法,为芯片内部集成电阻提供可能,该方法操作方便,制作的芯片成品率高。
附图说明
图1是本发明实施例提供的倒装LED芯片示意图;
图2是图1中A部分示意图;
图中,1、蓝宝石衬底,2、氮化镓外延层,201、氮化镓外延N型层,202、氮化镓外延发光层,203、氮化镓外延P型层,3、第一层绝缘介质,301、第一窗口,4、第一层金属电极,5、电阻层,6、第二绝缘介质,601、第二窗口,7、第二金属电极。
具体实施方式
以下结合附图对本发明作进一步详细说明。
本具体实施例仅仅是对本发明的解释,其并不是对本发明的限制,本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改,但只要在本发明的权利要求范围内都受到专利法的保护。
实施例:
如图1、图2所示,一种集成串联电阻倒装LED芯片,包括蓝宝石衬底1,蓝宝石衬底1上设置有氮化镓外延层2,具体的,氮化镓外延层2包括依次设置的氮化镓外延N型层201、氮化镓外延发光层202、氮化镓外延P型层203,氮化镓外延N型层201与蓝宝石衬底1紧密接触连接。
氮化镓外延层2上设置有第一层金属电极4,第一层金属电极4外壁上设置有第一层绝缘介质3,第一层绝缘介质3上开有第一窗口301,第一层绝缘介质3包裹第一层金属电极4(除去第一窗口301位置)。
第一层绝缘介质3外侧设有电阻层5,具体的,电阻层5采用电阻条,电阻条采用ITO薄膜电阻或者多晶硅电阻或者金属薄膜电阻,以纸面方向为准,电阻层5的左端超出第一层金属电极4左端设置,电阻层5的右端不超出第一层金属电极4右端设置。电阻层5通过第一窗口301与第一层金属电极4左端电接触连接。
电阻层5外壁上设置第二绝缘介质6,第二绝缘介质6上开有第二窗口601,第二绝缘介质6包裹电阻层5(除去第二窗口601位置);第二绝缘介质6外侧设有第二金属电极7,第二金属电极7通过第二窗口601与电阻层5右端电接触连接。
进一步地,第一窗口301、第二窗口601均通过光刻、刻蚀工艺开设。
进一步地,第一层绝缘介质3上通过蒸镀、溅射制备电阻层5。
进一步地,第二金属电极7通过蒸镀、溅射制备而成。
本实施例中,第一层金属电极4包括N型电极和/或P型电极,即,可以单独N型电极增设电阻层5,也可以单独P型电极增设电阻层5,也可以N型电极和P型电极同时增设电阻层5,满足多种不同的需求。
在另一个实施例中,提供一种集成串联电阻倒装LED芯片的制作方法,该方法用于制作上述任一方案中的一种集成串联电阻倒装LED芯片,该方法包括以下步骤:
S1、在第一层金属电极4上制备第一层绝缘介质3;
S2、在第一层绝缘介质3上通过光刻、刻蚀工艺开设第一窗口301;
S3、通过蒸镀、溅射方法制备电阻层5,并通过光刻、刻蚀工艺去除电阻层5的电阻条之外的区域,使得电阻条一端通过第一窗口301与第一层金属电极4连接,形成电接触;
S4、制备第二绝缘介质6,并通过光刻、刻蚀工艺开设第二窗口601,第二窗口601位于电阻条另外一端上;
S5、通过蒸镀、溅射方法制备第二金属电极7,并通过光刻、刻蚀工艺去除第二金属电极7之外的区域,使得第二金属电极7通过第二窗口601与电阻条连接,形成电接触。
本发明在芯片电极中间制备一层电阻层,形成芯片内部集成电阻,无需额外串联电阻,减小PCB板的面积和体积,降低成本。
以上所述仅是对本发明的较佳实施方式而已,并非对本发明作任何形式上的限制,凡是依据本发明的技术实质对以上实施例所做的任何简单修改,等同变化与修饰,均属于本发明技术方案的范围内。
Claims (8)
1.一种集成串联电阻倒装LED芯片,其特征在于:包括蓝宝石衬底(1),所述蓝宝石衬底(1)上设置有氮化镓外延层(2),所述氮化镓外延层(2)上设置有第一层金属电极(4),所述第一层金属电极(4)外壁上设置有第一层绝缘介质(3),所述第一层绝缘介质(3)上开有第一窗口(301);所述第一层绝缘介质(3)外侧设有电阻层(5),所述电阻层(5)通过所述第一窗口(301)与所述第一层金属电极(4)电接触连接;所述电阻层(5)外壁上设置第二绝缘介质(6),所述第二绝缘介质(6)上开有第二窗口(601);所述第二绝缘介质(6)外侧设有第二金属电极(7),所述第二金属电极(7)通过所述第二窗口(601)与所述电阻层(5)电接触连接。
2.根据权利要求1所述的一种集成串联电阻倒装LED芯片,其特征在于:所述氮化镓外延层(2)包括依次设置的氮化镓外延N型层(201)、氮化镓外延发光层(202)、氮化镓外延P型层(203),所述氮化镓外延N型层(201)与所述蓝宝石衬底(1)紧密接触连接。
3.根据权利要求1所述的一种集成串联电阻倒装LED芯片,其特征在于:所述第一层金属电极(4)包括N型电极和/或P型电极。
4.根据权利要求1所述的一种集成串联电阻倒装LED芯片,其特征在于:所述电阻层(5)采用电阻条,所述电阻条采用ITO薄膜电阻或者多晶硅电阻或者金属薄膜电阻。
5.根据权利要求1所述的一种集成串联电阻倒装LED芯片,其特征在于:所述第一窗口(301)、所述第二窗口(601)均通过光刻、刻蚀工艺开设。
6.根据权利要求1所述的一种集成串联电阻倒装LED芯片,其特征在于:所述第一层绝缘介质(3)上通过蒸镀、溅射制备电阻层(5)。
7.根据权利要求1所述的一种集成串联电阻倒装LED芯片,其特征在于:所述第二金属电极(7)通过蒸镀、溅射制备而成。
8.一种集成串联电阻倒装LED芯片的制作方法,其特征在于,所述方法用于制作如权利要求1-7任一项所述的一种集成串联电阻倒装LED芯片,所述方法包括以下步骤:
S1、在所述第一层金属电极(4)上制备所述第一层绝缘介质(3);
S2、在所述第一层绝缘介质(3)上通过光刻、刻蚀工艺开设所述第一窗口(301);
S3、通过蒸镀、溅射方法制备所述电阻层(5),并通过光刻、刻蚀工艺去除所述电阻层(5)的所述电阻条之外的区域,使得所述电阻条一端通过所述第一窗口(301)与所述第一层金属电极(4)连接,形成电接触;
S4、制备所述第二绝缘介质(6),并通过光刻、刻蚀工艺开设所述第二窗口(601),所述第二窗口(601)位于所述电阻条另外一端上;
S5、通过蒸镀、溅射方法制备所述第二金属电极(7),并通过光刻、刻蚀工艺去除所述第二金属电极(7)之外的区域,使得所述第二金属电极(7)通过所述第二窗口(601)与所述电阻条连接,形成电接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911371862.4A CN111129246B (zh) | 2019-12-27 | 2019-12-27 | 一种集成串联电阻倒装led芯片及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911371862.4A CN111129246B (zh) | 2019-12-27 | 2019-12-27 | 一种集成串联电阻倒装led芯片及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111129246A true CN111129246A (zh) | 2020-05-08 |
CN111129246B CN111129246B (zh) | 2021-06-15 |
Family
ID=70503678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911371862.4A Active CN111129246B (zh) | 2019-12-27 | 2019-12-27 | 一种集成串联电阻倒装led芯片及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111129246B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111653653A (zh) * | 2020-06-17 | 2020-09-11 | 京东方科技集团股份有限公司 | 一种发光器件及其制作方法、显示面板 |
CN112542481A (zh) * | 2020-12-28 | 2021-03-23 | 无锡新仕嘉半导体科技有限公司 | 一种集成多晶硅二极管的led结构 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054937A (zh) * | 2009-11-10 | 2011-05-11 | 索尼公司 | 发光元件及其制造方法 |
CN102239558A (zh) * | 2008-12-05 | 2011-11-09 | 松下电器产业株式会社 | 非易失性存储元件及其制造方法 |
US20120273753A1 (en) * | 2011-04-26 | 2012-11-01 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
CN102770980A (zh) * | 2010-02-25 | 2012-11-07 | 住友化学株式会社 | 发光装置及其制造方法 |
US20130214232A1 (en) * | 2012-02-17 | 2013-08-22 | Intermolecular, Inc. | Nonvolatile memory device using a varistor as a current limiter element |
TW201421739A (zh) * | 2012-11-08 | 2014-06-01 | Panasonic Corp | 紫外半導體發光元件及其製造方法 |
US8766297B2 (en) * | 2010-08-17 | 2014-07-01 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
CN104094427A (zh) * | 2012-02-15 | 2014-10-08 | 松下电器产业株式会社 | 发光装置及其制造方法 |
CN104737304A (zh) * | 2012-10-18 | 2015-06-24 | 浜松光子学株式会社 | 光电二极管阵列 |
JP2016046396A (ja) * | 2014-08-25 | 2016-04-04 | 株式会社日立製作所 | 有機発光素子及び光源装置 |
JP2017208400A (ja) * | 2016-05-17 | 2017-11-24 | ローム株式会社 | 半導体発光素子 |
CN109286036A (zh) * | 2018-07-25 | 2019-01-29 | 国网新疆电力有限公司电力科学研究院 | 低温下自加热锂电池及其制备方法 |
-
2019
- 2019-12-27 CN CN201911371862.4A patent/CN111129246B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102239558A (zh) * | 2008-12-05 | 2011-11-09 | 松下电器产业株式会社 | 非易失性存储元件及其制造方法 |
CN102054937A (zh) * | 2009-11-10 | 2011-05-11 | 索尼公司 | 发光元件及其制造方法 |
CN102770980A (zh) * | 2010-02-25 | 2012-11-07 | 住友化学株式会社 | 发光装置及其制造方法 |
US8766297B2 (en) * | 2010-08-17 | 2014-07-01 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
US20120273753A1 (en) * | 2011-04-26 | 2012-11-01 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
CN104094427A (zh) * | 2012-02-15 | 2014-10-08 | 松下电器产业株式会社 | 发光装置及其制造方法 |
US20130214232A1 (en) * | 2012-02-17 | 2013-08-22 | Intermolecular, Inc. | Nonvolatile memory device using a varistor as a current limiter element |
CN104737304A (zh) * | 2012-10-18 | 2015-06-24 | 浜松光子学株式会社 | 光电二极管阵列 |
TW201421739A (zh) * | 2012-11-08 | 2014-06-01 | Panasonic Corp | 紫外半導體發光元件及其製造方法 |
JP2016046396A (ja) * | 2014-08-25 | 2016-04-04 | 株式会社日立製作所 | 有機発光素子及び光源装置 |
JP2017208400A (ja) * | 2016-05-17 | 2017-11-24 | ローム株式会社 | 半導体発光素子 |
CN109286036A (zh) * | 2018-07-25 | 2019-01-29 | 国网新疆电力有限公司电力科学研究院 | 低温下自加热锂电池及其制备方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111653653A (zh) * | 2020-06-17 | 2020-09-11 | 京东方科技集团股份有限公司 | 一种发光器件及其制作方法、显示面板 |
CN111653653B (zh) * | 2020-06-17 | 2021-10-22 | 京东方科技集团股份有限公司 | 一种发光器件及其制作方法、显示面板 |
CN112542481A (zh) * | 2020-12-28 | 2021-03-23 | 无锡新仕嘉半导体科技有限公司 | 一种集成多晶硅二极管的led结构 |
Also Published As
Publication number | Publication date |
---|---|
CN111129246B (zh) | 2021-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111129246B (zh) | 一种集成串联电阻倒装led芯片及其制作方法 | |
US8035476B2 (en) | Chip resistor and method for making the same | |
JP2006190951A (ja) | 発光ダイオードパッケージ及びその製造プロセス | |
JP4411695B2 (ja) | 窒化物半導体発光素子 | |
CN106972025A (zh) | 薄膜晶体管阵列基板 | |
EP1978472A3 (en) | Semiconductor device and method for manufacturing the same | |
US8735904B2 (en) | Semiconductor device | |
TW201330284A (zh) | 提升正向電流能力的肖特基二極體 | |
US20150270448A1 (en) | Flip-chip led, method for manufacturing the same and flip-chip package of the same | |
TW201031021A (en) | LED wafer package and its manufacturing method | |
CN105742469A (zh) | 半导体发光芯片 | |
CN103636001A (zh) | 无金的欧姆接触 | |
CN107492557A (zh) | 半导体装置以及半导体装置的制造方法 | |
CN105023858B (zh) | 一种集成石墨烯温度传感的led器件及其制造方法 | |
KR100946758B1 (ko) | 발광 다이오드 소자와 그 제조 방법 | |
EP2204843A3 (en) | Semiconductor device and its manufacturing method | |
CN107134470B (zh) | 照明装置的倒装结构及其制作方法 | |
CN107204331B (zh) | 多层电容器的制造方法 | |
CN112310047B (zh) | 电容集成结构及其电容 | |
US20130175670A1 (en) | Zener diode structure and manufacturing method thereof | |
CN210778649U (zh) | 一种集成电阻倒装led芯片 | |
CN203746848U (zh) | 一种n电极延伸线点状分布的正装led芯片 | |
KR20170027592A (ko) | 발광 소자 및 이의 제조 방법 | |
CN106098666B (zh) | 晶片封装体及其制造方法 | |
CN104795480A (zh) | 一种n电极延伸线点状分布的正装led芯片及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |