CN111129131A - 平面栅igbt器件 - Google Patents

平面栅igbt器件 Download PDF

Info

Publication number
CN111129131A
CN111129131A CN201811277094.1A CN201811277094A CN111129131A CN 111129131 A CN111129131 A CN 111129131A CN 201811277094 A CN201811277094 A CN 201811277094A CN 111129131 A CN111129131 A CN 111129131A
Authority
CN
China
Prior art keywords
type
region
turn
gate
igbt device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811277094.1A
Other languages
English (en)
Other versions
CN111129131B (zh
Inventor
唐龙谷
戴小平
罗海辉
吴煜东
刘国友
张泉
覃荣震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Priority to CN201811277094.1A priority Critical patent/CN111129131B/zh
Publication of CN111129131A publication Critical patent/CN111129131A/zh
Application granted granted Critical
Publication of CN111129131B publication Critical patent/CN111129131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种平面栅IGBT器件，涉及半导体功率器件技术领域，用于解决现有技术中关断损耗较大的技术问题。本发明的平面栅IGBT器件，包括第一关断通路和第二关断通路，由于第一关断通路和第二关断通路是IGBT关断过程中载流子抽取的通道，因此通过增加一条额外的关断通路，从而提高了抗闩锁能力，因此既可缩短关断时间，也可增大可关断电流，从而减少关断损耗。

Description

平面栅IGBT器件
技术领域
本发明涉及半导体功率器件技术领域，特别地涉及一种平面栅IGBT器件。
背景技术
IGBT(Insulate Gate Bipolar Transistor)绝缘栅双极晶体管是一种新型的电力半导体器件。现已成为电力电子领域的新一代主流产品。它是一种具有MOS输入、双极输出功能的MOS、双极相结合的器件。结构上，它是由成千上万个重复单元(即元胞)组成，并采用大规模集成电路技术和功率器件技术制造的一种大功率集成器件。
IGBT作为一种依靠绝缘栅来控制开关状态的自关断器件，这种新型电力电子器件在导通状态利用栅电压来维持，一旦栅电压消失则器件关断。典型的IGBT器件结构如图1所示，其突出的缺陷是关断损耗较大，关断损耗是器件总损耗中最大的部分，从而影响了器件的通流能力(能关断的电流)和使用频率。
发明内容
本发明提供一种平面栅IGBT器件，用于解决现有技术中关断损耗较大的技术问题。
本发明提供一种平面栅IGBT器件，包括第一关断通路和第二关断通路，所述第一关断通路位于栅极的侧部，所述第二关断通路位于所述栅极的底部。
在一个实施方式中，所述平面栅IGBT器件的沟道类型为N沟道，所述第一关断通路包括第一P型基区和设置在所述第一P型基区上方的第一P+型体区，所述第一P+型体区至少部分地与发射极金属层接触。
在一个实施方式中，所述栅极的底端设置有栅极氧化层，所述第一P型基区的底端高于所述栅极氧化层底端。
在一个实施方式中，所述第二关断通路包括第二P型基区和第二P+型体区，所述第二P型基区的顶部设置有N+型源区，所述第二P+型体区设置于所述N+型源区的侧部，所述第二P+型体区至少部分地与所述发射极金属层接触。
在一个实施方式中，所述第二P型基区的顶端与所述栅极氧化层的底端齐平，所述第二P+型体区不与所述栅极氧化层接触。
在一个实施方式中，所述N+型源区至少部分地与所述栅极侧部的栅极隔离氧化层接触；
所述N+型源区的顶端或底端与所述第二P+型体区的顶端齐平。
在一个实施方式中，所述第二P型基区的侧部和底部均设置有N型载流子存储层。
在一个实施方式中，所述栅极的底部依次设置有N-型衬底、N’缓冲层、P+集电区和集电极金属层。
在一个实施方式中，所述栅极为多晶硅层或碳化硅层。
在一个实施方式中，所述平面栅IGBT器件的沟道类型为P沟道，所述第一关断通路包括第一N区和第一N+区；所述第二关断通路包括第二N区和第二N+型体区。
与现有技术相比，本发明的优点在于：由于第一关断通路和第二关断通路是IGBT关断过程中载流子抽取的通道，因此通过增加一条额外的关断通路，从而提高了抗闩锁能力，因此既可缩短关断时间，也可增大可关断电流，从而减少关断损耗。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。
图1是现有技术中平面栅IGBT器件的结构示意图；
图2是本发明的实施例中第一关断通路和第二关断通路的示意图；
图3是本发明的一个实施例中平面栅IGBT器件的结构示意图；
图4是本发明的另一个实施例中平面栅IGBT器件的结构示意图；
图5是本发明的又一个实施例中平面栅IGBT器件的结构示意图；
图6是本发明的再一个实施例中平面栅IGBT器件的结构示意图。
附图标记：
100，100’-第一关断通路；200，200’-第二关断通路；
101-N-型衬底；102-栅极氧化层102；103-栅极；
104-第一P型基区；105-第一P+型体区；
106-第二P型基区；107-N+型源区；108-第二P+型体区；
109-栅极隔离氧化层；
110-N’缓冲；111-P+集电区；112-发射极金属层；113-集电极金属层；
114-N型载流子存储层；
104’-第一N区；105’-第一N+区；
106’-第二N区；108’-第二N+区。
具体实施方式
下面将结合附图对本发明作进一步说明。
如图2和3所示，本发明提供一种平面栅IGBT器件，其包括第一关断通路100和第二关断通路200，第一关断通路100位于栅极103的侧部，第二关断通路200位于栅极103的底部。较之现有技术中的平面栅IGBT器件仅有一条关断通路的结构，本发明增加了一条额外的关断通路，由于关断通路即为IGBT关断过程中载流子抽取的通道，因此额外的关断通路能够缩短关断时间，同时可增大可关断电流，从而增强平面栅IGBT器件的关断能力。
下面以N沟道(反型成N型电子通路)平面栅IGBT器件为例，分别对上述的两个关断通路进行详细地介绍。
具体来说，第一关断通路100(图2中的虚线箭头所示)关断时电流从下文所述的第一P+型体区105流出，同理，第二关断通路200(图2中的实线箭头所示)关断时电流从下文所述的第二P+型体区108流出，因此由于本发明中增加了一条额外的关断电流路径100，从而有利于过剩载流子抽取过程，从而有利于关断。
在一个实施例中，第一关断通路100包括第一P型基区104和设置在第一P型基区104上方的第一P+型体区105，第一P+型体区105至少部分地与发射极金属层112接触。其中，第一P型基区104和第一P+型体区105均位于栅极103的侧部，发射极金属层112位于栅极103的顶端，并且由于第一P+型体区105设置在第一P型基区104的上方，因此有利于实现欧姆接触。
进一步地，栅极103的底端设置有栅极氧化层102，第一P+型体区105的底端高于栅极氧化层102底端。
由于栅极氧化层102是通过在N-型衬底101的顶部刻蚀沟槽并氧化而形成的，因此第一P型基区104的底端高于栅极氧化层102底端，也就是说，刻蚀沟槽需要贯通第一P型基区104。当栅极103相对发射极E(或发射极金属层112)施加超过阈值电压的电压时，第二P型基区106紧贴栅极氧化层102的一面将形成电子沟道，该电子沟道与缓冲区(N-区)101同为N型，从而形成开通的电流通路。
那么如果沟槽并未贯通第一P型基区104，就会导致第一P型基区104和第二P型基区106实质上连接，虽然第一P型基区104和第二P型基区106紧贴栅极氧化层102的那一面反型成N型了，但仍存在未反型的P型区现象，从而形成阻隔的电子通路。因此将第一P型基区104的底端设置为高于栅极氧化层102底端有利于形成开通的电流通路，而避免形成阻隔的电子通路。
此外，在栅极氧化层102侧面布置第一P型基区104和第一P+型体区105，第一P+型体区105与发射极金属层112接触还可确保器件具有足够的耐压能力。
第二关断通路200包括第二P型基区106和第二P+型体区108，第二P型基区106的顶部设置有N+型源区107，第二P+型体区108设置于N+型源区107的侧部，其中，第二P+型体区108至少部分地与发射极金属层112接触。N+型源区107和与发射极金属层112接触，从而形成导通时的电流通路；第二P+型体区108与发射极金属层112接触，从而形成关断时的电流通路。
第二P型基区106的顶端与栅极氧化层102的底端齐平，能够防止第二P型基区106与栅极氧化层102之间还有N-区而阻隔第二关断通路200。
第二P+型体区108不与栅极氧化层102接触，以确保N+型源区与发射极金属层112接触，避免阻隔导通时的电流通路。
N+型源区107至少部分地与栅极103侧部的栅极隔离氧化层109接触，从而取得良好的隔离效果。
可选地，如图3所示，N+型源区107的顶端与第二P+型体区108的顶端齐平。
进一步地，如图4所示，第二P型基区106的侧部和底部均设置有N型载流子存储层114。N型载流子存储层114起到空穴阻挡层的作用，能够提高IGBT导通时的载流子注入水平，从而降低导通电阻、降低导通损耗。
可选地，如图5所示，N+型源区107的底端与第二P+型体区108的顶端齐平。为了使第二P+型体区108注入的P型杂质不与N+型源区107的N型掺杂发生补偿，而降低有效的P型浓度，可以采用刻蚀掉部分N+型源区107，再注入P型杂质的方法，从而使第二P+型体区108的顶端低于N+型源区107的顶端。
此外，栅极103的底部依次设置有N-型衬底101、N’缓冲层110、P+集电区111和集电极金属层113。
可选地，栅极103为多晶硅层或碳化硅层。
下面将详细说明本发的两个关断通路的形成方法。
如图3所示，在N-型衬底101的顶部刻蚀沟槽，并在沟槽的底部布置平面栅IGBT基础结构。
氧化沟槽形成氧化层。其中，氧化层102的侧面和底面可以单独制作，氧化层的底面部分为栅极氧化层102，能够起到隔离的作用。
在栅极氧化层102的上方布置栅极多晶硅层103。由于平面栅通过刻蚀沟槽后在沟槽底部实施，因此平面栅极氧化层102的底部低于栅极多晶硅层103表面。
在栅极氧化层102侧面的硅体内布置第一P型基区104，并使第一P型基区104的底部高于栅极氧化层102的底部。
在第一P型基区104顶部布置第一P+型体区105。
在栅极氧化层102的下方布置第二P型基区106，并使第二P型基区106的顶面与栅极氧化层102的底面平齐。
在第二P型基区106的顶部、栅极氧化层102的底部边缘区域布置N+型源区107，并且N+型源区107须深入栅极氧化层102的下方。
在第二P型基区106的顶部、N+型源区107的侧面布置第二P+型体区108，并使第二P+型体区108不与栅极氧化层102接触。
在栅极多晶硅层103的顶面和侧面布置栅极隔离氧化层109，并使栅极隔离氧化层109至少部分地覆盖N+型源区107。
在N-型衬底101的底部布置N’缓冲层110，在N’缓冲层110的底部布置P+集电区111。
在芯片顶部布置发射极金属层，并使顶部的金属层接触N+型源区107和第二P+型体区108，其中，顶部的金属层为发射极金属层112。
在芯片底部布置金属层，并使底部的金属层与P+集电区111接触，其中，底部的金属层为集电极金属层113。
综上所述，关断通路是在栅压不足以形成反型沟道后，仍有通路使少数载流子流出电极，少数载流子浓度得以不断降低，最终实现关断。因此对于上述的N沟道(反型成N型电子通路)平面栅IGBT器件而言，N-衬底的少数载流子为空穴，因此关断过程是对空穴的抽取过程，抽取路径须为P或P+区。
在另外的一些实施例中，例如对于P沟道(反型成P型电子通路)平面栅IGBT器件来说，由于P-衬底的少数载流子为电子，为使关断过程中电子流出体内，则关断路径须为N或N+区。
如图6所示，将上述的各实施例中N沟道(反型成N型电子通路)平面栅IGBT器件中的原有N型掺杂区替换为P型掺杂区，原有P型掺杂区替换为N型区。这将使上述实施例中平面栅IGBT器件的沟道类型由N沟道转换为P沟道。
需要说明的是，该替换只涉及掺杂类型的改变，掺杂浓度相对大小不变，例如，P替换为N，P+替换为N+，N-替换为P-，N替换为P，N’替换为P’，N+替换为P+。
从而，第一关断通路100’包括第一N区104’以及设置在第一N区上方的第一N+区105’，上述第一N区104’和第一N+区105’的设置方式与第一P型基区104和第一P+型体区105的设置方式类似，在此不再赘述。
第二关断通路200’包括第二N区106’和第二N+区108’，其设置方式与第二P型基区106和第二P+型体区108的设置方式类似，在此不再赘述。
需要说明的是，本发明的附图中剖面线仅为区分和示意各部件，并无实质含义。
在上述各实施例及对应的附图中，仅示出本发明内容的最小功能单元。以各附图的结构最右侧边界往右做镜像，可得到新的符合本发明内容的最小功能单元。以各附图的结构最左侧边界往左做镜像，可得到与上述右侧镜像操作相同的新的符合本发明内容的最小功能单元。因此本说明书中的“左”或“右”仅针对附图结构而言，如做镜像，则“左”或“右”的表述可互换，不限定本发明内容。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.一种平面栅IGBT器件，其特征在于，包括第一关断通路和第二关断通路，所述第一关断通路位于栅极的侧部，所述第二关断通路位于所述栅极的底部。
2.根据权利要求1所述的平面栅IGBT器件，其特征在于，所述平面栅IGBT器件的沟道类型为N沟道，所述第一关断通路包括第一P型基区和设置在所述第一P型基区上方的第一P+型体区，所述第一P+型体区至少部分地与发射极金属层接触。
3.根据权利要求2所述的平面栅IGBT器件，其特征在于，所述栅极的底端设置有栅极氧化层，所述第一P型基区的底端高于所述栅极氧化层底端。
4.根据权利要求3所述的平面栅IGBT器件，其特征在于，所述第二关断通路包括第二P型基区和第二P+型体区，所述第二P型基区的顶部设置有N+型源区，所述第二P+型体区位于所述N+型源区的侧部，所述第二P+型体区至少部分地与所述发射极金属层接触。
5.根据权利要求4所述的平面栅IGBT器件，其特征在于，所述第二P型基区的顶端与所述栅极氧化层的底端齐平，所述第二P+型体区不与所述栅极氧化层接触。
6.根据权利要求4或5所述的平面栅IGBT器件，其特征在于，所述N+型源区至少部分地与所述栅极侧部的栅极隔离氧化层接触；
所述N+型源区的顶端或底端与所述第二P+型体区的顶端齐平。
7.根据权利要求6所述的平面栅IGBT器件，其特征在于，所述第二P型基区的侧部和底部均设置有N型载流子存储层。
8.根据权利要求2-4中任一项所述的平面栅IGBT器件，其特征在于，所述栅极的底部依次设置有N-型衬底、N’缓冲层、P+集电区和集电极金属层。
9.根据权利要求1-4中任一项所述的平面栅IGBT器件，其特征在于，所述栅极为多晶硅层或碳化硅层。
10.根据权利要求1所述的平面栅IGBT器件，其特征在于，所述平面栅IGBT器件的沟道类型为P沟道，所述第一关断通路包括第一N区和第一N+区；所述第二关断通路包括第二N区和第二N+型体区。
CN201811277094.1A 2018-10-30 2018-10-30 平面栅igbt器件 Active CN111129131B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811277094.1A CN111129131B (zh) 2018-10-30 2018-10-30 平面栅igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811277094.1A CN111129131B (zh) 2018-10-30 2018-10-30 平面栅igbt器件

Publications (2)

Publication Number Publication Date
CN111129131A true CN111129131A (zh) 2020-05-08
CN111129131B CN111129131B (zh) 2023-09-05

Family

ID=70484397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811277094.1A Active CN111129131B (zh) 2018-10-30 2018-10-30 平面栅igbt器件

Country Status (1)

Country Link
CN (1) CN111129131B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112510086A (zh) * 2020-11-27 2021-03-16 广东美的白色家电技术创新中心有限公司 一种igbt器件及智能功率模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020036311A1 (en) * 2000-09-27 2002-03-28 Hidetaka Hattori Power semiconductor device and manufacturing method thereof
US6818939B1 (en) * 2003-07-18 2004-11-16 Semiconductor Components Industries, L.L.C. Vertical compound semiconductor field effect transistor structure
KR20050083340A (ko) * 2004-02-23 2005-08-26 재단법인서울대학교산학협력재단 이중 게이트 트랜지스터
US20120306046A1 (en) * 2011-06-03 2012-12-06 Infineon Technologies Austria Ag Power Semiconductor Device with High Blocking Voltage Capacity
US20150155375A1 (en) * 2013-12-02 2015-06-04 The Hong Kong University Of Science And Technology Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel
CN106601800A (zh) * 2016-12-02 2017-04-26 杭州电子科技大学 一种沟槽绝缘栅双极型晶体管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020036311A1 (en) * 2000-09-27 2002-03-28 Hidetaka Hattori Power semiconductor device and manufacturing method thereof
US6818939B1 (en) * 2003-07-18 2004-11-16 Semiconductor Components Industries, L.L.C. Vertical compound semiconductor field effect transistor structure
KR20050083340A (ko) * 2004-02-23 2005-08-26 재단법인서울대학교산학협력재단 이중 게이트 트랜지스터
US20120306046A1 (en) * 2011-06-03 2012-12-06 Infineon Technologies Austria Ag Power Semiconductor Device with High Blocking Voltage Capacity
US20150155375A1 (en) * 2013-12-02 2015-06-04 The Hong Kong University Of Science And Technology Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel
CN106601800A (zh) * 2016-12-02 2017-04-26 杭州电子科技大学 一种沟槽绝缘栅双极型晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112510086A (zh) * 2020-11-27 2021-03-16 广东美的白色家电技术创新中心有限公司 一种igbt器件及智能功率模块

Also Published As

Publication number Publication date
CN111129131B (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
JP5520215B2 (ja) 改良された電力用スイッチングトランジスター
US8563986B2 (en) Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
JPH04146674A (ja) 半導体装置及びその製造方法
US20180012980A1 (en) Lateral insulated gate bipolar transistor
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN109103240B (zh) 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管
KR102158345B1 (ko) 측면 절연 게이트 양극성 트랜지스터 및 이의 제조방법
US8120107B2 (en) Semiconductor device internally having insulated gate bipolar transistor
TW201944494A (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
KR20140072729A (ko) 전력 반도체 소자 및 그 제조 방법
GB2295052A (en) Integrated circuits
CN101297407B (zh) 晶体管器件及其制造方法
CN111129131B (zh) 平面栅igbt器件
US5336907A (en) MOS gate controlled thyristor having improved turn on/turn off characteristics
CN109888006B (zh) 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管
JP5092202B2 (ja) 半導体装置
CN115117161A (zh) 半导体装置
JP2022049610A (ja) 半導体装置及び半導体回路
JP6430650B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
KR102141845B1 (ko) 고전력 스위칭용 반도체 소자 및 그 제조방법
KR102300623B1 (ko) 전력 반도체 소자 및 전력 반도체 칩
JP3649056B2 (ja) 半導体装置
JP3271501B2 (ja) Ｍｏｓ型ｇｔｏサイリスタおよびその駆動方法
JPS626670B2 (zh)
CN116247098A (zh) 一种鳍状mos开关器件及其制备方法、芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200924

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

GR01 Patent grant
GR01 Patent grant