CN111106117A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN111106117A
CN111106117A CN201910909872.2A CN201910909872A CN111106117A CN 111106117 A CN111106117 A CN 111106117A CN 201910909872 A CN201910909872 A CN 201910909872A CN 111106117 A CN111106117 A CN 111106117A
Authority
CN
China
Prior art keywords
mold
mold layers
layer
layers
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910909872.2A
Other languages
English (en)
Other versions
CN111106117B (zh
Inventor
崔恩荣
金亨俊
池正根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111106117A publication Critical patent/CN111106117A/zh
Application granted granted Critical
Publication of CN111106117B publication Critical patent/CN111106117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种制造半导体器件的方法，该方法被如下提供。形成孔以穿过初始第一模层和初始第二模层以分别形成在垂直于下部结构的垂直方向上交替地堆叠在下部结构上的第一模层和第二模层。沿着孔的侧表面部分地蚀刻第一模层，以形成凹陷区域和凹陷的第一模层。在凹陷区域中形成第三模层以形成层间绝缘层，使得每个层间绝缘层包括在垂直方向上位于相同水平的对应的第三模层和对应的凹陷的第一模层。在孔中形成第一电介质层以覆盖彼此堆叠的第三模层和第二模层。在第一电介质层上形成信息存储图案。

Description

制造半导体器件的方法
技术领域
本发明构思涉及制造半导体器件的方法。
背景技术
为了产品的价格竞争力，对提高半导体器件的集成度的需求正在增长。通过在垂直于半导体基板的上表面的方向上堆叠栅极，可以获得更高的半导体器件集成度。随着堆叠的栅极的数量增加，与堆叠的栅极对应的信息存储区域之间的干扰会增加。
发明内容
根据本发明构思的一示范性实施方式，一种制造半导体器件的方法被如下提供。形成孔以穿过初始第一模层和初始第二模层以分别形成在垂直于下部结构的垂直方向上交替堆叠在下部结构上的第一模层和第二模层。沿着孔的侧表面部分地蚀刻第一模层以形成凹陷区域和凹陷的第一模层。在凹陷区域中形成第三模层以形成层间绝缘层，使得每个层间绝缘层包括在垂直方向上位于相同水平的对应的第三模层和对应的凹陷的第一模层。在孔中形成第一电介质层以覆盖彼此堆叠的第三模层和第二模层。在第一电介质层上形成信息存储图案。
根据本发明构思的一示范性实施方式，一种制造半导体器件的方法被如下提供。形成包括初始第一模层和初始第二模层的堆叠结构，该初始第一模层和初始第二模层在垂直于下部结构的垂直方向上交替且重复地堆叠在下部结构上。形成孔以穿过堆叠结构从而形成第一模层和第二模层。该孔暴露第一模层的侧表面和第二模层的侧表面。通过孔暴露的第一模层被部分地蚀刻以形成凹陷区域和凹陷的第一模层。在凹陷区域中形成第三模层以形成层间绝缘层。每个层间绝缘层包括在垂直方向上位于相同水平的对应的凹陷的第一模层和对应的第三模层。每个第三模层插设在两个相邻的第二模层之间，并突出超过所述两个相邻的第二模层的侧表面到所述孔中。沿着第三模层的侧表面和第二模层的侧表面在孔中形成第一电介质层。在第一电介质层上形成信息存储图案。信息存储图案与第二模层相对并在垂直方向上彼此间隔开。在孔中形成第二电介质层以覆盖第一电介质层和信息存储图案，使得信息存储图案插设在第一电介质层和第二电介质层之间。在孔中形成沟道半导体层以覆盖第二电介质层。每个信息存储图案具有在垂直方向上与第三模层重叠的部分和在垂直方向上不与第三模层重叠的部分。
根据本发明构思的一示范性实施方式，一种制造半导体器件的方法被如下提供。通过在基板上交替地堆叠层间绝缘层和模层来形成堆叠结构。具有波纹状内侧表面的孔穿过堆叠结构。每个层间绝缘层具有圆化的拐角作为孔的波纹状内侧表面的部分。在孔的波纹状内侧表面上形成包括信息存储图案的垂直存储结构，使得信息存储图案在垂直于基板的垂直方向上彼此间隔开。每个层间绝缘层包括具有第一密度的内模层和具有比第一密度大的第二密度的外模层。
附图说明
从以下结合附图的详细描述，本公开的以上和其它的方面、特征和优点将被更清楚地理解，附图中：
图1是根据示例实施方式的半导体器件的示意性框图；
图2是概念地示出根据示例实施方式的半导体器件的存储阵列的电路图；
图3是根据示例实施方式的半导体器件的平面图；
图4A和图4B是示出根据示例实施方式的半导体器件的剖视图；
图5A和图5B是根据示例实施方式的半导体器件的局部放大剖视图；
图6A至图6C是示出根据示例实施方式的半导体器件的剖视图；以及
图7A至图14B是示出根据示例实施方式的制造半导体器件的方法的平面图和剖视图。
具体实施方式
在下文，将参照附图描述本发明构思的示例实施方式。
图1是根据示例实施方式的半导体器件的示意性框图。
参照图1，半导体器件1可以包括存储阵列MA、行地址解码器3、页缓冲器4、列地址解码器5和控制电路6。
存储阵列MA可以包括多个存储块BLK1、BLK2、……、BLKn。存储块BLK1、BLK2、……、BLKn中的每个可以包括布置成多个行和列的多个存储单元。所述多个存储单元可以经由字线WL、至少一条公共源极线CSL、至少一条串选择线SSL和至少一条地选择线GSL电连接到行地址解码器3。此外，存储单元可以通过位线BL电连接到页缓冲器4和列地址解码器5。
在一实施方式中，在存储单元当中，布置在同一行中的存储单元可以连接到相同的字线WL，布置在同一列中的存储单元可以连接到相同的位线BL。
行地址解码器3可以共同连接到存储块BLK1、BLK2、……、BLKn，并可以向根据块选择信号选择的存储块BLK1、BLK2、……、BLKn的字线WL提供驱动信号。例如，行地址解码器3可以从外部源接收地址信息ADDR并解码所接收的地址信息ADDR，以向电连接到存储块BLK1、BLK2、……、BLKn的字线WL、公共源极线CSL、串选择线SSL和地选择线GSL中的至少一部分供应电压。
页缓冲器4可以通过位线BL电连接到存储阵列MA。页缓冲器4可以连接到根据由列地址解码器5解码的地址选择的位线BL。页缓冲器4可以根据操作模式临时存储将被存储在存储单元中的数据，或者感测存储在存储单元中的数据。例如，页缓冲器4可以在编程操作模式中作为写驱动器电路操作，并在读操作模式中作为感测放大器电路操作。页缓冲器4可以从控制逻辑接收电力(例如电压或电流)，并可以将其提供给所选择的位线BL。
列地址解码器5可以接收地址信息ADDR，并根据所接收的地址信息ADDR在页缓冲器4和外部装置(例如存储器控制器)之间提供数据传输路径。列地址解码器5可以解码所接收的地址信息ADDR以选择位线BL中的任一条。列地址解码器5可以共同地连接到存储块BLK1、BLK2、……、BLKn，并可以向根据块选择信号选择的存储块BLK1、BLK2、……、BLKn的位线BL提供数据信息。在一示范性实施方式中，地址信息ADDR可以以时分复用方式由行地址解码器3和列地址解码器5接收。
控制电路6可以控制半导体器件1的整体操作。控制电路6可以接收控制信号和外部电压，并可以根据控制信号产生用于整体操作的各种信号和电压。控制电路6可以包括电压发生器，其利用外部电压产生内部操作所需的电压(例如编程电压、读取电压、擦除电压等)。控制电路6可以响应于控制信号控制读、写和/或擦除操作。
图2是概念地示出根据示例实施方式的半导体器件的存储阵列的电路图。
参照图1和图2，存储阵列MA可以包括公共源极线CSL、位线BL、以及布置在公共源极线CSL和位线BL之间的多个单元串CSTR。
所述多个单元串CSTR可以并联连接到每条位线BL。所述多个单元串CSTR可以共同连接到公共源极线CSL。所述多个单元串CSTR中的每个可以包括可串联连接的下选择晶体管GST、存储单元MCT和上选择晶体管SST。
在每个单元串CSTR中，存储单元MCT可以串联连接在下选择晶体管GST和上选择晶体管SST之间。每个存储单元MCT可以包括信息存储区域，其可以存储信息。
上选择晶体管SST可以电连接到位线BL中的对应位线，下选择晶体管GST可以电连接到公共源极线CSL。
上选择晶体管SST可以由串选择线SSL控制。存储单元MCT可以由多条字线WL控制。在一示例实施方式中，上选择晶体管SST可以提供为复数个。
下选择晶体管GST可以由地选择线GSL控制。公共源极线CSL可以共同连接到下选择晶体管GST的源极。
在一示例实施方式中，上选择晶体管SST可以是串选择晶体管，下选择晶体管GST可以是地选择晶体管。
接下来，将参照图3至图5A详细描述根据示例实施方式的半导体器件。
图3是根据示例实施方式的半导体器件的平面图。在图3中，为了理解的方便，可以仅示出半导体器件的主要部件。图4A和图4B是示出根据示例实施方式的半导体器件的剖视图。图4A示出沿着图3中的线I-I'的截面，图4B示出沿着图3中的线II-II'、III-III'和IV-IV'的截面。图5A是根据一示例实施方式的半导体器件的局部放大剖视图。图5A是图4A中的部分“‘A’”的放大剖视图。
参照图3至图5A，半导体器件100可以包括下部结构10和设置在下部结构10上的堆叠结构54。
下部结构10可以具有在X方向和Y方向上延伸的上表面。下部结构10可以包括半导体材料，诸如IV族半导体、III-V族化合物半导体或II-VI族氧化物半导体。例如，IV族半导体可以包括硅、锗或硅锗。下部结构10可以被提供为块晶片或外延层。
堆叠结构54可以包括层间绝缘层12和栅极图案52。栅极图案52可以堆叠在下部结构10上，并可以在垂直于下部结构10的上表面10s的Z方向上彼此间隔开。每个栅极图案52可以设置在层间绝缘层12中的两个相邻的层间绝缘层之间。例如，层间绝缘层12和栅极图案52可以交替且重复地彼此堆叠。
根据示例实施方式，由孔H暴露的每个栅极图案52的侧表面可以具有平坦形状。因此，与具有弯曲侧表面的传统栅极图案相比，可以改善栅极图案52的间隙填充特性。
每个层间绝缘层12可以包括内模层12i和外模层12o。内模层12i可以在Z方向上与栅极图案52交替地堆叠在下部结构10上，外模层12o可以在孔H中形成在内模层12i的侧表面上。内模层12i和外模层12o可以由绝缘材料诸如硅氧化物或硅氮化物形成。内模层12i和外模层12o可以由相同的材料或不同的材料形成。当内模层12i和外模层12o由不同的材料形成时，外模层12o的密度可以大于内模层12i的密度。
根据示例实施方式，每个层间绝缘层12可以包括从栅极图案52中的两个相邻的栅极图案突出的边界部分，其对应于外模层12o。边界部分可以包括侧表面12S和下表面12B，侧表面12S可以具有圆化的形状。例如，在下表面12B和侧表面12S相交的拐角处，每个层间绝缘层12可以具有圆化的拐角。因此，可以避免可能在传统的层间绝缘层的有角度的边界部分处发生的电场集中现象，并可以减少信息存储图案28的横向电荷损失。图5A示范性地示出层间绝缘层12的边界部分，但是本实施方式不限于此。例如，应当指出，层间绝缘层12的边界部分可以被修改为各种形状。
参照图5B，在修改的实施方式中，层间绝缘层12的边界部分(例如外模层12o的形状)可以具有在Z方向上部分地上下突出的圆化形状。例如，外模层12o在Z方向上的厚度可以在远离内模层12i的方向上从L3增加到L4、然后从L4减小到L5。
再次参照图3至图5A，在一实施方式中，栅极图案52可以包括最下面的栅极图案52L、最上面的栅极图案52U以及在最下面的栅极图案52L与最上面的栅极图案52U之间的中间栅极图案52M。层间绝缘层12中的最上面的层间绝缘层12U可以设置在最上面的栅极图案52U上。
栅极图案52可以在平行于下部结构10的上表面10s的Y方向上延伸。在X方向上分隔最上面的栅极图案52U的绝缘图案18可以设置在中间栅极图案52M上。绝缘图案18可以穿过最上面的层间绝缘层12U和最上面的栅极图案52U。
在Z方向上延伸的垂直存储结构40可以设置在下部结构10上。垂直存储结构40可以设置在穿过堆叠结构54的孔H中。垂直存储结构40可以穿过栅极图案52和层间绝缘层12。
具有与垂直存储结构40相同的结构并在Z方向上延伸的虚设垂直结构40d可以设置在下部结构10上。虚设垂直结构40d可以穿过栅极图案52和绝缘图案18。
每个垂直存储结构40可以包括穿过所述多个栅极图案52的多个第一部分W1和穿过所述多个层间绝缘层12的多个第二部分W2。例如，所述多个第一部分W1中的每个可以在垂直方向上与所述多个栅极图案52中的对应栅极图案位于相同的水平，所述多个第二部分W2中的每个可以在垂直方向上与所述多个层间绝缘层12中的对应的层间绝缘层位于相同的水平。在每个垂直存储结构40中，第一部分W1的宽度可以大于第二部分W2的宽度。层间台阶差(即，第一部分W1和第二部分W2之间的宽度差)可以增大或减小。例如，当外模层12o的在X方向上的厚度Wom增大时，层间台阶差会增大。此外，当孔H中的栅极图案52的蚀刻量增加时，层间台阶差会增大。此外，内模层12i在X方向上的厚度Wim不变。
第一上绝缘层42可以设置在堆叠结构54上。分隔结构60可以穿过堆叠结构54和第一上绝缘层42，并在Y方向上延伸。
在一实施方式中，每个分隔结构60可以包括分隔图案58和在分隔图案58的侧表面上的间隔物56。间隔物56可以由绝缘材料例如硅氧化物形成。分隔图案58可以由导电材料形成。
第二上绝缘层62可以设置在第一上绝缘层42上。第一上绝缘层42和第二上绝缘层62可以由硅氧化物形成。
导线66可以设置在第二上绝缘层62上。在一实施方式中，导线66可以用作图1和图2中的位线BL。
接触插塞64可以穿过第一上绝缘层42和第二上绝缘层62。接触插塞64可以电连接导线66和垂直存储结构40。
每个栅极图案52可以包括第一材料层48和第二材料层50。第一材料层48可以覆盖第二材料层50的上表面和下表面，并可以覆盖第二材料层50的面对垂直存储结构40和虚设垂直结构40d的侧表面。第一材料层48可以插设在第二材料层50和垂直存储结构40之间，并可以在第二材料层50和层间绝缘层12之间延伸。
在一实施方式中，第一材料层48可以由电介质材料形成，第二材料层50可以由导电材料形成。例如，第一材料层48可以由电介质材料诸如铝氧化物形成，第二材料层50可以由掺杂的硅、金属氮化物(例如TiN等)、金属(例如Ti、W等)和金属-半导体化合物(例如TiSi、WSi等)中的任一种、或两种或更多种导电材料形成。
在其它实施方式中，第一材料层48和第二材料层50可以由不同的导电材料形成。例如，第一材料层48可以由金属氮化物形成，第二材料层50可以由金属形成。
当第一材料层48由电介质材料形成并且第二材料层50由导电材料形成时，第二材料层50可以用作栅电极50L、50M和50U。或者，当第一材料层48和第二材料层50由导电材料形成时，第一材料层48和第二材料层50可以用作栅极图案52L、52M和52U。
在下文，将主要说明第一材料层48由电介质材料形成并且第二材料层50由导电材料形成的情况。
栅极图案52的第二材料层50可以是栅电极50L、50M和50U。例如，栅电极50L、50M和50U可以包括最下面的栅电极50L、中间栅电极50M和最上面的栅电极50U。最下面的栅极图案52L可以包括最下面的栅电极50L，中间栅极图案52M可以包括中间栅电极50M，最上面的栅极图案52U可以包括最上面的栅电极50U。
在一实施方式中，最下面的栅电极50L可以是地选择线GSL，最上面的栅电极50U可以是串选择线SSL，中间栅电极50M可以是字线WL。
在整个说明书中，中间栅电极50M(其可以是字线WL)可以被称为‘单元栅电极’。包括中间栅电极50M的中间栅极图案52M可以被称为‘单元栅极图案’。
最下面的栅电极50L可以被称为‘下选择栅电极’、‘地选择栅电极’或‘地选择线’。最上面的栅电极50U可以被称为‘上选择栅电极’、‘串选择栅电极’或‘串选择线’。包括最下面的栅电极50L的最下面的栅极图案52L可以被称为‘下选择栅极图案’。包括最上面的栅电极50U的最上面的栅极图案52U可以被称为‘上选择栅极图案’。
每个垂直存储结构40可以包括第一电介质层26、信息存储图案28、第二电介质层30、沟道半导体层32、芯图案34和焊盘图案36。
芯图案34可以由绝缘材料例如硅氧化物形成。芯图案34可以穿过栅极图案52。
沟道半导体层32可以延伸到芯图案34的侧表面上以围绕芯图案34的外表面。沟道半导体层32可以由硅形成。
焊盘图案36可以设置在沟道半导体层32和芯图案34上。焊盘图案36的水平可以高于最上面的栅极图案52U的水平。焊盘图案36可以由具有N型导电性的硅形成。
第二电介质层30可以设置在沟道半导体层32和堆叠结构54之间。第二电介质层30可以是隧道电介质层。第二电介质层30可以包括硅氧化物或杂质掺杂的硅氧化物。
第一电介质层26可以设置在第二电介质层30和堆叠结构54之间。第一电介质层26可以是阻挡电介质层。第一材料层48的厚度可以比第一电介质层26的厚度薄。在这种情况下，第一材料层48可以由具有比第一电介质层26高的介电常数的电介质材料形成。例如，第一电介质层26可以由硅氧化物形成，第一材料层48可以由具有比硅氧化物的介电常数高的介电常数的铝氧化物形成。
在每个垂直存储结构40中，设置在第一部分W1中的信息存储图案28可以在Z方向上彼此间隔开，并可以设置在第一电介质层26和第二电介质层30之间。
每个信息存储图案28可以包括在Z方向上与层间绝缘层12重叠的重叠部分28ia以及在Z方向上不与层间绝缘层12重叠的非重叠部分28oa。重叠部分28ia可以被称为内部区域，非重叠部分28oa可以被称为外部区域。重叠部分28ia和非重叠部分28oa可以在X方向上具有不同的厚度。例如，重叠部分28ia可以在X方向上具有比非重叠部分28oa大的厚度。
在每个垂直存储结构40中，第一电介质层26、第二电介质层30和沟道半导体层32可以设置在中间栅极图案52M(即，由孔H暴露的单元栅极图案)的侧表面上，并可以延伸到由孔H暴露的层间绝缘层12的侧表面上。
第一电介质层26和第二电介质层30可以通过信息存储图案28彼此分隔，并可以彼此接触。例如，第一电介质层26和第二电介质层30可以在每个层间绝缘层12的水平处彼此接触。第一电介质层26可以覆盖信息存储图案28的上表面28U、信息存储图案28的下表面28B以及信息存储图案28的面对单元栅极图案52M的第一侧表面28S1。第二电介质层30可以覆盖信息存储图案28的第二侧表面28S2，该第二侧表面28S2与信息存储图案28的第一侧表面28S1相反。短语“A与B接触”表示A和B之间的直接连接。
信息存储图案28可以设置在沟道半导体层32和中间栅电极50M之间，并可以用于存储信息。例如，根据诸如快闪存储器件的非易失性存储器件的操作条件，从沟道半导体层32经过第二电介质层30注入到信息存储图案28中的电子可以被捕获并保持，或者信息存储图案28中的被捕获的电子可以脱离(de-trapped)。因此，信息存储图案28可以构成图2中描述的存储单元MCT。信息存储图案28可以由能够存储信息的材料诸如硅氮化物或多晶硅形成。每个信息存储图案28(例如重叠部分28ia)在Z方向上的厚度L1可以比面对其的每个单元栅极图案52M的厚度L2薄。
图6A至图6C是示出根据示例实施方式的半导体器件的剖视图。除了下部结构具有彼此不同的结构之外，图6A和图6B所示的半导体器件200和300具有与以上参照图4A描述的半导体器件100基本上相同的配置。除了存储元件具有彼此不同的结构之外，图6C所示的半导体器件400具有与以上参照图4A描述的半导体器件100基本上相同的配置。在下文，相同的附图标记可以用于与图4A中的部件相同的部件，并将省略其详细描述。
参照图6A，半导体器件200可以包括下部结构10a和设置在下部结构10a上的堆叠结构54。
下部结构10a可以包括第一基板112、在第一基板112上的第二基板130以及在第一基板112与第二基板130之间的外围电路区域。
第一基板112可以是单晶硅基板，第二基板130可以是多晶硅基板。
第一基板112可以提供有元件分隔区域114i，用于将外围有源区域114a与其它区域分隔开。
下部结构10a的外围电路区域可以包括：外围晶体管PTR，包括源极/漏极S/D和外围栅极PG，形成在外围有源区域114a上；第一下绝缘层120，在第一基板112上；第一外围布线122，嵌入在第一下绝缘层120中；第二下绝缘层124，在第一下绝缘层120上；第二外围布线126，嵌入在第二下绝缘层124中；以及第三下绝缘层128，在第二下绝缘层124上。
参照图6B，半导体器件300可以包括下部结构40L以及设置在下部结构40L上的堆叠结构54。堆叠结构54可以包括彼此交替堆叠的层间绝缘层12和栅极图案52。每个栅极图案52可以包括第一材料层48和第二材料层50。顺序地堆叠的第一上绝缘层42和第二上绝缘层62可以设置在堆叠结构54上。分隔结构160可以穿过堆叠结构54和第一上绝缘层42。分隔结构160可以包括绝缘材料，例如硅氧化物。
垂直存储结构40可以穿过堆叠结构54。垂直存储结构40可以通过下部结构40L中的连接部分40H而彼此连接。例如，每个垂直存储结构40可以包括第一电介质层26、信息存储图案28、第二电介质层30、沟道半导体层32、芯图案34和焊盘图案36，如以上参照图4A和图4B描述的。第一电介质层26、第二电介质层30、沟道半导体层32和芯图案34可以延伸到下部结构40L中以形成连接部分40H。因此，垂直存储结构40可以通过连接部分40H而彼此连接。在一示例实施方式中，连接部分40H可以设置在比分隔结构160的位置低的位置。
在一示例实施方式中，下部结构40L可以包括第一下层35a和在第一下层35a上的第二下层35b。第一下层35a和第二下层35b可以由硅，例如掺杂的硅形成。
参照图6C，半导体器件400的垂直存储结构40还可以包括半导体图案23。半导体图案23可以面对栅极图案52中的最下面的栅极图案52L，并可以设置在比中间栅极图案52M低的水平。垂直存储结构40可以包括如上所述的第一电介质层26、信息存储图案28、第二电介质层30、沟道半导体层32、芯图案34和焊盘图案36。沟道半导体层32可以与半导体图案23接触。
半导体图案23可以通过从下部结构10的外延生长来形成。额外的电介质层47(例如硅氧化物层)可以设置在最下面的栅极图案52L和半导体图案23之间。
接下来，将参照图3和图7A至图14B详细描述根据一示例实施方式的制造半导体器件的方法。
图7A至图14B是示出根据示例实施方式的制造半导体器件的方法的视图。
图7A与沿着图3中的线I-I'截取的剖视图对应，图7B与沿着图3中的线II-II'、III-III'和IV-IV'截取的剖视图对应。在图8A至图14B中，以A结尾的附图(例如图8A、图9A、图10A、图11A、图12A、图13A和图14A)与沿着图3中的线I-I'截取的剖视图对应，以B结尾的附图(例如图8B、图9B、图10B、图11B、图12B、图13B和图14B)是在以A结尾的附图上的部分‘B’的放大图。
参照图7A和图7B，可以在垂直于下部结构的Z方向上在下部结构10上交替且重复地堆叠初始第一模层12P和初始第二模层14P，以形成堆叠结构54。例如，可以通过热氧化在下部结构10的上表面上形成初始最下面的第一模层12LP，然后可以使用化学气相沉积(CVD)工艺在初始最下面的第一模层12LP上交替且重复地形成剩余的初始第一模层12P和初始第二模层14P。设置在堆叠结构54的最下面的部分中的初始最下面的第一模层12LP可以是缓冲电介质膜，剩余的初始第一模层12P可以是层间绝缘层。此时，设置在堆叠结构54的最上面的部分中的初始最上面的第一模层12UP的厚度可以比其它初始第一模层12P的厚度相对更厚。初始第二模层14P可以使用置换栅极工艺用栅极层替换。
初始第一模层12P可以由诸如氧化物等的绝缘材料形成，初始第二模层14P可以由具有比初始第一模层12P的湿蚀刻速率低的湿蚀刻速率的材料(诸如氮化物等)形成。
可以形成穿过堆叠结构54的一部分的绝缘图案18。例如，绝缘图案18可以穿过初始第一模层12P中的初始最上面的第一模层12UP和初始第二模层14P中的最上面的初始第二模层，并可以在垂直方向(即，Z方向)上形成为线性形状。绝缘图案18可以由硅氧化物形成。
参照图8A和图8B，可以在垂直于下部结构10的Z方向上穿过初始第一模层12P和初始第二模层14P形成孔20，以形成第一模层12m和第二模层14m。例如，孔20可以通过如下形成：在设置于堆叠结构54的最上面的部分中的初始最上面的第一模层12UP上形成掩模图案；以及使用该掩模图案作为蚀刻掩模，通过蚀刻工艺交替地去除初始第一模层12P和初始第二模层14P。
在孔20中，第一模层12m的侧表面和第二模层14m的侧表面可以暴露。例如，孔20的侧表面可以由第一模层12m的侧表面和第二模层14m的侧表面限定。
参照图9A和图9B，可以部分地去除第一模层12m以沿着形成在堆叠结构54中的孔20的侧表面形成凹陷区域R。第一模层12m可以使用蚀刻工艺被部分地蚀刻，例如使用硫酸或氢氟酸作为蚀刻剂的湿蚀刻工艺。孔20可以形成为延伸孔(extended hole)20a。例如，第一模层12m的侧表面可以在湿蚀刻工艺中在远离孔的方向上凹陷，在该湿蚀刻工艺中蚀刻剂可以通过孔20到达第一模层12m的侧表面。具有凹陷的侧表面的第一模层12m可以被称为凹陷的第一模层12R。
在一实施方式中，凹陷的第一模层12R和第二模层14m之间的每个凹陷区域R的宽度(即，台阶差)可以是15nm或更小。例如，每个凹陷区域R的宽度可以对应于第二模层14m中的一个与凹陷的第一模层12R中的与其相邻的一个的宽度之间的差的一半。注意，这可以仅是一示例，本实施方式不限于此。例如，凹陷区域R的宽度可以根据电荷扩散防止效应、后续工艺中的台阶差的覆盖性等而变化。
参照图10A和图10B，可以用沿着凹陷的第一模层12R的侧表面和第二模层14m的侧表面形成的牺牲图案SP填充凹陷区域R。
在一实施方式中，牺牲图案SP可以通过沿着形成在堆叠结构54中的延伸孔20a的内壁在凹陷区域R中填充牺牲层、然后部分地蚀刻该牺牲层以暴露第二模层14m的侧表面来形成。牺牲层可以使用原子层沉积(ALD)工艺或化学气相沉积(CVD)工艺而形成为具有均一的厚度。例如，牺牲层可以形成在延伸孔20a的内侧表面上，覆盖凹陷的第一模层12R的侧表面和第二模层14m的侧表面。牺牲层可以包括半导体材料，诸如N型导电的多晶硅、未掺杂的多晶硅等。牺牲层的厚度可以大于或等于每个凹陷区域R的厚度。或者，牺牲层可以具有这样的厚度，使得牺牲层可以完全填充凹陷而不完全填充延伸孔20a。
参照图11A和图11B，朝向延伸孔20a的内部延伸的第三模层12m'可以与凹陷的第一模层12R一起构成层间绝缘层12。第三模层12m'的侧表面和第二模层14m的侧表面可以彼此连接以限定延伸孔20a的在垂直方向上延伸的波纹状(conrrugated)侧表面。
在一实施方式中，延伸到延伸孔20a中的第三模层12m'可以通过氧化形成在凹陷区域R中的牺牲图案SP来形成，并且第三模层12m'可以接触凹陷的第一模层12R以与凹陷的第一模层12R一起形成层间绝缘层12。在一示范性实施方式中，牺牲图案SP可以被完全氧化，使得牺牲图案SP可以被第三模层12m'替代。本发明构思不限于此。例如，牺牲图案SP可以被部分地氧化，使得没有被氧化的牺牲图案可以保留在第三模层12m'与凹陷的第一模层12R之间。
在另一实施方式中，第三模层12m'可以通过氧化凹陷区域R中的牺牲层形成。沿着延伸孔20a的内壁形成的第三模层12m'可以接触凹陷的第一模层12R以与凹陷的第一模层12R一起形成层间绝缘层12。
在每个实施方式中，由延伸孔20a暴露的第三模层12m'的表面可以具有圆化的形状。例如，每个第三模层12m'可以具有圆化的拐角。由于第三模层12m'的暴露表面具有圆化的形状，所以可以避免如果在每个第三模层12m'中存在有角的拐角，则在有角的拐角处可能发生的电场集中，从而可以减小由于在与第三模层12m'的暴露表面相邻的信息存储图案28的侧表面中的横向电荷扩散引起的损失。
第三模层12m'可以填充凹陷区域R，并可以延伸到延伸孔20a中。在每个第三模层12m'中，延伸到延伸孔20a中的部分的厚度可以比由凹陷区域R围绕的剩余部分的厚度薄。本发明不限于此。例如，如图5B所示，每个第三模层的延伸到延伸孔20a中的部分的厚度可以在延伸孔20a中具有最大厚度。
参照图12A和图12B，可以在延伸孔20a中形成覆盖第二模层14m和第三模层12m'的第一电介质层26。例如，第一电介质层26可以沿着第二模层14m的侧表面和层间绝缘层12共形地形成，该层间绝缘层12由凹陷的第一模层12R和第三模层12m'组成。信息存储图案28可以在第一电介质层26上形成以在Z方向上彼此间隔开并面对第二模层14m。
参照图13A和图13B，可以形成共形地覆盖第一电介质层26和信息存储图案28的第二电介质层30，可以通过各向异性地蚀刻第一电介质层26和第二电介质层30形成暴露下部结构10并覆盖第二电介质层30的沟道半导体层32，可以在沟道半导体层32上形成部分地填充每个延伸孔(图11A和图11B中的20a)的芯图案34，并且可以形成填充每个延伸孔(图11A和图11B中的20a)的焊盘图案36。因此，可以在每个延伸孔(图11A和图11B中的20a)中形成包括第一电介质层26、信息存储图案28、第二电介质层30、沟道半导体层32、芯图案34和焊盘图案36的垂直存储结构40。
接下来，可以形成覆盖堆叠结构54和垂直存储结构40的第一上绝缘层42。随后，可以穿过堆叠结构54和第一上绝缘层42形成分隔沟槽44。分隔沟槽44可以形成为线形。分隔沟槽44可以暴露下部结构10，并可以暴露堆叠结构54的第二模层14m。
参照图14A和图14B，可以以比第一蚀刻工艺的蚀刻速度更高的蚀刻速度执行第二蚀刻工艺以去除第二模层14m，从而在层间绝缘层12之间形成空隙空间46。例如，用于部分地蚀刻第一模层12m以形成凹陷区域(图9B中的R)的第一蚀刻工艺可以是使用含有硫酸的蚀刻剂的蚀刻工艺，用于去除第二模层14m的第二蚀刻工艺可以是使用含有磷酸的蚀刻剂的蚀刻工艺。蚀刻工艺的蚀刻剂可以根据第二模层14m的种类而变化。空隙空间46可以暴露垂直存储结构40的第一电介质层26。
再次参照图3、图4A和图4B，可以在空隙空间(图14A和图14B中的46)中形成栅极图案52。栅极图案52的形成可以包括：形成共形地覆盖空隙空间的内壁的第一材料层48以及形成填充由第一材料层48围绕的空隙空间的第二材料层50。
可以在分隔沟槽44中形成分隔结构60。分隔结构60的形成可以包括：在分隔沟槽44的侧壁上形成间隔物56以及形成分隔图案58以填充间隔物56之间的分隔沟槽44。
可以在第一上绝缘层42和分隔结构60上形成第二上绝缘层62。可以形成穿过第一上绝缘层42和第二上绝缘层62的接触插塞64。每个接触插塞64可以电连接到垂直存储结构40的对应的焊盘图案36。可以在第二上绝缘层62上形成导线66。导线66可以电连接到接触插塞64。
在实施方式中，信息存储图案28可以形成为被限定和隔离在如图11A所示的两个相邻的第三模层12m'之间的空间中。每个信息存储图案28可以被第一电介质层26和第二电介质层30围绕和隔离。因此，可以改善存储在信息存储图案28中的信息的保持特性。
根据示例实施方式的制造半导体器件的方法，通过形成具有圆化拐角的层间绝缘层以增大信息存储图案的隔离程度，可以提高半导体器件的可靠性。
本发明构思的各种有益的优点和效果不限于以上描述，并可以在描述本发明构思的特定实施方式的过程中被更容易地理解。
尽管以上已经示出和描述了示例实施方式，但是对于本领域技术人员来说将明显的是，在不脱离如由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和变化。
本申请要求于2018年10月29日在韩国知识产权局提交的韩国专利申请第10-2018-0129800号的优先权权益，其公开内容通过引用整体地结合于此。

Claims (20)

1.一种制造半导体器件的方法，包括：
形成穿过多个初始第一模层和多个初始第二模层的孔以分别形成在垂直于下部结构的垂直方向上交替堆叠在所述下部结构上的多个第一模层和多个第二模层；
沿着所述孔的侧表面部分地蚀刻所述多个第一模层，以形成多个凹陷区域和多个凹陷的第一模层；
在所述多个凹陷区域中形成多个第三模层以形成多个层间绝缘层，使得所述多个层间绝缘层中的每个包括所述多个第三模层中的对应的第三模层和所述多个凹陷的第一模层中的对应的凹陷的第一模层，该对应的第三模层和该对应的凹陷的第一模层在所述垂直方向上位于相同的水平；以及
在所述孔中形成第一电介质层，所述第一电介质层覆盖彼此堆叠的所述多个第三模层和所述多个第二模层；以及
在所述第一电介质层上形成多个信息存储图案。
2.根据权利要求1所述的方法，
其中所述多个第三模层中的每个填充所述多个凹陷区域中的对应的凹陷区域，所述对应的凹陷区域设置在所述多个第二模层中的两个相邻的第二模层之间，并且所述多个第三模层中的每个延伸超过所述两个相邻的第二模层的侧表面到所述孔中。
3.根据权利要求2所述的方法，
其中所述多个第三模层中的每个在所述孔中具有圆化的拐角。
4.根据权利要求1所述的方法，
其中所述第一电介质层共形地形成在所述多个第三模层的侧表面和所述多个第二模层的侧表面上；以及
所述多个信息存储图案在所述垂直方向上彼此间隔开，并且所述多个信息存储图案中的每个在所述垂直方向上与所述多个第二模层中的对应的第二模层位于相同的水平。
5.根据权利要求1所述的方法，
其中形成所述多个第三模层包括：
在所述多个凹陷区域中形成多个牺牲图案；以及
氧化所述多个牺牲图案以形成所述多个第三模层，其中所述多个第三模层中的每个与所述多个凹陷的第一模层中的对应的凹陷的第一模层接触。
6.根据权利要求1所述的方法，
其中形成所述多个第三模层包括：
沿着所述孔的内侧表面形成牺牲层以填充所述多个凹陷区域；
蚀刻所述牺牲层以暴露所述多个第二模层的侧表面，从而形成保留在所述多个凹陷区域中的多个牺牲图案；以及
氧化所述多个牺牲图案以形成所述多个第三模层。
7.根据权利要求6所述的方法，
其中所述牺牲层由半导体材料形成。
8.根据权利要求1所述的方法，
其中所述多个第三模层中的每个的由所述孔暴露的侧表面具有圆化的形状。
9.根据权利要求1所述的方法，还包括：
在所述孔中依次形成在所述第一电介质层上的所述多个信息存储图案、覆盖所述第一电介质层和所述多个信息存储图案的第二电介质层以及在所述第二电介质层上的沟道半导体层，使得所述第二电介质层插设在所述第一电介质层与所述半导体沟道层之间以及在所述多个信息存储图案与所述半导体沟道层之间。
10.根据权利要求1所述的方法，还包括：
形成穿过所述多个层间绝缘层和所述多个第二模层的分隔沟槽；
去除由所述分隔沟槽暴露的所述多个第二模层以形成多个空隙空间；
在所述多个空隙空间中形成多个栅极图案；以及
在所述分隔沟槽中形成分隔结构。
11.一种制造半导体器件的方法，包括：
形成包括在垂直于下部结构的垂直方向上交替且重复地堆叠在所述下部结构上的多个初始第一模层和多个初始第二模层的堆叠结构；
形成穿过所述堆叠结构的孔以形成多个第一模层和多个第二模层，所述孔暴露所述多个第一模层的侧表面和所述多个第二模层的侧表面；
部分地蚀刻由所述孔暴露的所述多个第一模层，以形成多个凹陷区域和多个凹陷的第一模层；
在所述多个凹陷区域中形成多个第三模层以形成多个层间绝缘层，所述多个层间绝缘层中的每个包括所述多个凹陷的第一模层中的对应的凹陷的第一模层和所述多个第三模层中的对应的第三模层，该对应的凹陷的第一模层和该对应的第三模层在所述垂直方向上位于相同的水平，
其中所述多个第三模层中的每个插设在所述多个第二模层中的两个相邻的第二模层之间，并突出超过所述两个相邻的第二模层的侧表面到所述孔中；
沿着所述多个第三模层的侧表面和所述多个第二模层的所述侧表面在所述孔中形成第一电介质层；
在所述第一电介质层上形成多个信息存储图案，所述多个信息存储图案与所述多个第二模层相对并在所述垂直方向上彼此间隔开；
在所述孔中形成覆盖所述第一电介质层和所述多个信息存储图案的第二电介质层，使得所述多个信息存储图案插设在所述第一电介质层和所述第二电介质层之间；以及
在所述孔中形成覆盖所述第二电介质层的沟道半导体层，
其中所述多个信息存储图案中的每个具有在所述垂直方向上与所述多个第三模层重叠的重叠部分和在所述垂直方向上不与所述多个第三模层重叠的非重叠部分。
12.根据权利要求11所述的方法，
其中所述多个信息存储图案中的每个的所述重叠部分与所述多个第二模层中的相应一个相邻，并且所述多个信息存储图案中的每个的所述非重叠部分与所述第二电介质层相邻。
13.根据权利要求11所述的方法，
其中所述重叠部分和所述非重叠部分具有彼此不同的厚度。
14.根据权利要求13所述的方法，
其中所述重叠部分具有比所述非重叠部分的厚度大的厚度。
15.根据权利要求11所述的方法，
其中在所述凹陷区域中形成所述多个第三模层包括：
在所述孔的内壁上形成牺牲层；
蚀刻所述牺牲层以形成保留在所述多个凹陷区域中的多个牺牲图案；以及
氧化所述多个牺牲图案以形成所述多个第三模层。
16.根据权利要求11所述的方法，还包括：
形成穿过所述多个层间绝缘层和所述多个第二模层的分隔沟槽；
去除由所述分隔沟槽暴露的所述多个第二模层以形成多个空隙空间；
在所述多个空隙空间中形成多个栅极图案；以及
在所述分隔沟槽中形成分隔结构。
17.一种制造半导体器件的方法，包括：
通过在基板上交替地堆叠多个层间绝缘层和多个模层而形成堆叠结构，
其中具有波纹状内侧表面的孔穿过所述堆叠结构，以及
其中所述多个层间绝缘层中的每个具有圆化的拐角作为所述孔的所述波纹状内侧表面的部分；以及
在所述孔的所述波纹状内侧表面上形成包括多个信息存储图案的垂直存储结构，使得所述多个信息存储图案在垂直于所述基板的垂直方向上彼此间隔开，
其中所述多个层间绝缘层中的每个包括具有第一密度的内模层和具有大于所述第一密度的第二密度的外模层。
18.根据权利要求17所述的方法，
其中所述多个层间绝缘层和所述多个模层的堆叠包括：
在所述基板上交替地堆叠多个第一模层和所述多个模层；
沿着穿过所述堆叠结构的第一孔的侧表面部分地去除所述多个第一模层，以形成多个凹陷区域和多个凹陷的第一模层；
在所述多个凹陷区域中形成多个牺牲图案；以及
氧化所述多个牺牲图案以形成填充所述多个凹陷区域的多个第三模层，所述多个第三模层延伸到所述第一孔中，
其中所述多个层间绝缘层中的每个包括所述多个第三模层中的对应的第三模层和所述多个凹陷的第一模层中的对应的凹陷的第一模层，该对应的第三模层和该对应的凹陷的第一模层在所述垂直方向上位于相同的水平，以及
其中所述多个第三模层的侧表面和所述多个模层的侧表面彼此连接以形成所述孔的所述波纹状内侧表面。
19.根据权利要求18所述的方法，
其中所述多个模层由通过沉积工艺形成的硅氧化物形成；
所述多个牺牲图案由硅形成；以及
所述多个第三模层由通过氧化所述多个牺牲图案而形成的硅氧化物形成。
20.根据权利要求17所述的方法，还包括：
形成穿过所述多个层间绝缘层和所述多个模层的分隔沟槽；
去除由所述分隔沟槽暴露的所述多个模层以形成多个空隙空间；
在所述多个空隙空间中形成多个栅极图案；以及
在所述分隔沟槽中形成分隔结构，
其中所述多个空隙空间暴露所述垂直存储结构，
所述垂直存储结构还包括第一电介质层和第二电介质层，以及
所述第一电介质层形成在所述孔的所述波纹状内侧表面上，以及
所述多个信息存储图案设置在所述第一电介质层和所述第二电介质层之间。
CN201910909872.2A 2018-10-29 2019-09-25 制造半导体器件的方法 Active CN111106117B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0129800 2018-10-29
KR1020180129800A KR102549172B1 (ko) 2018-10-29 2018-10-29 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN111106117A true CN111106117A (zh) 2020-05-05
CN111106117B CN111106117B (zh) 2024-03-12

Family

ID=70325419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910909872.2A Active CN111106117B (zh) 2018-10-29 2019-09-25 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US11094709B2 (zh)
KR (1) KR102549172B1 (zh)
CN (1) CN111106117B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675211A (zh) * 2020-05-15 2021-11-19 爱思开海力士有限公司 半导体存储器装置和该半导体存储器装置的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102570901B1 (ko) * 2017-11-20 2023-08-25 삼성전자주식회사 3차원 반도체 소자
JP2021150463A (ja) * 2020-03-18 2021-09-27 キオクシア株式会社 半導体装置
JP7467278B2 (ja) * 2020-08-17 2024-04-15 キオクシア株式会社 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170271527A1 (en) * 2016-03-16 2017-09-21 Kabushiki Kaisha Toshiba Semiconductor memory device with charge-diffusion-less transistors
US9875929B1 (en) * 2017-01-23 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
CN107665895A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 垂直存储器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049206A (ja) 2009-08-25 2011-03-10 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR101623546B1 (ko) 2010-05-28 2016-05-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8349681B2 (en) 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
KR102409748B1 (ko) * 2015-07-28 2022-06-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10541311B2 (en) 2016-02-18 2020-01-21 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US10103155B2 (en) 2016-03-09 2018-10-16 Toshiba Memory Corporation Semiconductor memory device
US9673216B1 (en) 2016-07-18 2017-06-06 Sandisk Technologies Llc Method of forming memory cell film
KR102552461B1 (ko) 2016-11-01 2023-07-06 삼성전자 주식회사 반도체 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170271527A1 (en) * 2016-03-16 2017-09-21 Kabushiki Kaisha Toshiba Semiconductor memory device with charge-diffusion-less transistors
CN107665895A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 垂直存储器件及其制造方法
US9875929B1 (en) * 2017-01-23 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675211A (zh) * 2020-05-15 2021-11-19 爱思开海力士有限公司 半导体存储器装置和该半导体存储器装置的制造方法

Also Published As

Publication number Publication date
CN111106117B (zh) 2024-03-12
KR20200049928A (ko) 2020-05-11
KR102549172B1 (ko) 2023-07-03
US20200135759A1 (en) 2020-04-30
US11094709B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
US10672781B2 (en) Semiconductor device
CN107993996B (zh) 半导体器件及制造其的方法
CN111106117B (zh) 制造半导体器件的方法
US11201168B2 (en) Semiconductor devices including flared source structures
US9362305B2 (en) Vertically stacked nonvolatile NAND type flash memory device with U-shaped strings, method for operating the same, and method for fabricating the same
US11233064B2 (en) Semiconductor device
US8748966B2 (en) Three dimensional non-volatile memory device and method of manufacturing the same
KR101845507B1 (ko) 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20200073702A (ko) 반도체 메모리 소자 및 그 제조 방법
KR20200045065A (ko) 반도체 소자 및 그 형성 방법
US11930641B2 (en) Semiconductor devices
KR20210059072A (ko) 반도체 장치
CN110767656B (zh) 3d存储器件及其制造方法
US20230422497A1 (en) Semiconductor devices
KR101458957B1 (ko) 선택 트랜지스터 및 그의 제조 방법
US20230262972A1 (en) Semiconductor device
JP2011233677A (ja) 不揮発性半導体記憶装置
KR20200085685A (ko) 반도체 소자 제조 방법
US10833093B2 (en) Semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant