CN113675211A - 半导体存储器装置和该半导体存储器装置的制造方法 - Google Patents

半导体存储器装置和该半导体存储器装置的制造方法 Download PDF

Info

Publication number
CN113675211A
CN113675211A CN202110196415.0A CN202110196415A CN113675211A CN 113675211 A CN113675211 A CN 113675211A CN 202110196415 A CN202110196415 A CN 202110196415A CN 113675211 A CN113675211 A CN 113675211A
Authority
CN
China
Prior art keywords
conductive pattern
layer
insulating layer
memory device
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110196415.0A
Other languages
English (en)
Inventor
李南宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113675211A publication Critical patent/CN113675211A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供一种半导体存储器装置和该半导体存储器装置的制造方法。该半导体存储器装置包括：第一层叠结构，其包括交替层叠的层间绝缘层和第一导电图案；第二层叠结构，其包括与第一层叠结构交叠的第二导电图案，以及与第一层叠结构交叠的第三导电图案，并且第二导电图案插置在第一层叠结构和第三导电图案之间，第三导电图案的氧化速率不同于第二导电图案的氧化速率；沟道结构，其穿透第一层叠结构和第二层叠结构；以及位线，其与第一层叠结构交叠，并且第二层叠结构插置在第一层叠结构和位线之间。

Description

半导体存储器装置和该半导体存储器装置的制造方法
技术领域
本公开总体涉及一种半导体存储器装置和该半导体存储器装置的制造方法，更具体地，涉及一种三维半导体存储器装置和该三维半导体存储器装置的制造方法。
背景技术
半导体存储器装置包括能够存储数据的存储器单元。三维半导体存储器装置包括三维布置的存储器单元，从而能够减小存储器单元占据的基板的面积。
为了提高三维半导体存储器装置的集成度，可以增加存储器单元的层叠数量。随着存储器单元的层叠数量的增加，三维半导体存储器装置的操作可靠性可能恶化。
发明内容
根据本公开的一个方面，可以提供一种半导体存储器装置，该半导体存储器装置包括：第一层叠结构，其包括交替层叠的层间绝缘层和第一导电图案；第二层叠结构，其包括与第一层叠结构交叠的第二导电图案，以及与第一层叠结构交叠的第三导电图案，并且第二导电图案插置在第一层叠结构和第三导电图案之间，第三导电图案的氧化速率不同于第二导电图案的氧化速率；沟道结构，其穿透第一层叠结构和第二层叠结构；以及位线，其与第一层叠结构交叠，并且第二层叠结构插置在第一层叠结构和位线之间。
根据本公开的另一方面，可以提供一种半导体存储器装置，该半导体存储器装置包括：芯绝缘层，其包括第一部分和从第一部分延伸的第二部分；掺杂半导体图案，其与芯绝缘层的第一部分交叠，并且第二部分插置在第一部分和掺杂半导体图案之间；第一阻挡绝缘层，其沿着芯绝缘层的侧壁和掺杂半导体图案的侧壁延伸，该第一阻挡绝缘层朝向芯绝缘层的第二部分突出；沟道层，其在第一阻挡绝缘层和掺杂半导体图案之间以及第一阻挡绝缘层和芯绝缘层之间延伸；隧道绝缘层，其设置在沟道层和第一阻挡绝缘层之间；数据存储层，其设置在隧道绝缘层和第一阻挡绝缘层之间；以及栅极层叠结构，其围绕第一阻挡绝缘层。
根据本公开的又一方面，可以提供一种制造半导体存储器装置的方法，该方法包括以下步骤：形成包括交替层叠的层间绝缘层和牺牲层的第一层叠结构；形成与第一层叠结构交叠的第一导电图案；形成与第一层叠结构交叠的第二导电图案，并且第一导电图案插置在第一层叠结构和第二导电图案之间；形成穿透第一层叠结构、第一导电图案和第二导电图案的孔；在孔的侧壁上形成多层，其中，多层包括沿着第一层叠结构的侧壁延伸的第一部分、沿着第一导电图案的侧壁延伸的第二部分以及沿着第二导电图案的侧壁延伸的第三部分，并且第二部分的宽度比第一部分和第三部分中的每一个的宽度更宽；以及多层的内壁上形成填充孔的沟道结构。
附图说明
在附图中，为了图示清楚，可能放大尺寸。应当理解，当一个元件被称为位于两个元件“之间”时，该一个元件可以是该两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的一个实施方式的半导体存储器装置的框图。
图2是示出根据本公开的一个实施方式的存储器块的电路图。
图3A和图3B是示意性示出根据本公开的实施方式的半导体存储器装置的立体图。
图4是示出根据本公开的一个实施方式的半导体存储器装置的栅极层叠结构的立体图。
图5是图4所示的区域A的放大截面图。
图6是示出根据本公开的一个实施方式的源极层和沟道结构的截面图。
图7是示出根据本公开的一个实施方式的源极层和沟道结构的截面图。
图8是示意性示出根据本公开的一个实施方式的半导体存储器装置的制造方法的流程图。
图9是示意性示出根据本公开的一个实施方式的半导体存储器装置的制造方法的流程图。
图10A、图10B、图10C、图10D、图11A、图11B、图11C、图11D、图12A、图12B、图12C和图12D是示出根据本公开的一个实施方式的存储器单元阵列的制造方法的截面图。
图13是示出根据本公开的一个实施方式的存储器系统的配置的框图。
图14是示出根据本公开的一个实施方式的计算系统的配置的框图。
具体实施方式
本文公开的具体的结构描述或功能描述仅仅是例示性的，用于描述根据本公开的构思的实施方式的目的。根据本公开的构思的实施方式能够以各种形式实现，并且不应解释为局限于本文阐述的具体实施方式。
在下文中，术语“第一”和“第二”用于区分一个组件和另一组件。例如，在不脱离根据本公开的构思的范围的情况下，第一组件可以被称为第二组件，并且类似地，第二组件可以被称为第一组件。
实施方式提供了一种能够提高操作可靠性的半导体存储器装置和该半导体存储器装置的制造方法。
图1是示出根据本公开的一个实施方式的半导体存储器装置10的框图。
参照图1，半导体存储器装置10可以包括外围电路PC和存储器单元阵列20。
外围电路PC可以控制用于在存储器单元阵列20中存储数据的编程操作、用于输出存储在存储器单元阵列20中的数据的读取操作以及用于擦除存储在存储器单元阵列20中的数据的擦除操作。
在一个实施方式中，外围电路PC可以包括电压发生器31、行解码器33、控制电路35和页缓冲器组37。
存储器单元阵列20可以包括多个存储器块。存储器单元阵列20可以通过字线WL连接到行解码器33，并且通过位线BL连接到页缓冲器组37。
控制电路35可以响应于命令CMD和地址ADD来控制外围电路PC。
电压发生器31可以在控制电路35的控制下产生用于编程操作、读取操作和擦除操作的各种操作电压，例如预擦除电压、擦除电压、接地电压、编程电压、验证电压、通过电压和读取电压。
行解码器33可以在控制逻辑35的控制下选择存储器块。行解码器33可以向联接到选定存储器块的字线WL施加操作电压。
页缓冲器组37可以通过位线BL连接到存储器单元阵列20。页缓冲器组37可以在控制电路35的控制下，在编程操作中临时存储从输入/输出电路(未示出)接收的数据。页缓冲器组37可以在控制电路37的控制下在读取操作或验证操作中感测位线BL的电压或电流。页缓冲器组37可以在控制电路35的控制下选择位线BL。
在结构上，存储器单元阵列20可以与外围电路PC的一部分交叠。
图2是示出根据本公开的一个实施方式的存储器块的电路图。
参照图2，存储器块可以包括共同连接到源极层SL的多个单元串CS1和CS2和多条字线WL1至WLn。多个单元串CS1和CS2可以连接到多条位线BL。
多个单元串CS1和CS2中的每一个可以包括连接到源极层SL的至少一个源极选择晶体管SST、连接到位线BL的至少一个漏极选择晶体管DST、以及串联连接在源极选择晶体管SST和漏极选择晶体管DST之间的多个存储器单元MC1至MCn。
多个存储器单元MC1至MCn的栅极可以分别连接到被层叠成彼此隔开的多条字线WL1至WLn。多条字线WL1至WLn可以设置在源极选择线SSL和两条或更多条漏极选择线DSL1和DSL2之间。这两条或更多条漏极选择线DSL1和DSL2可以在相同的水平上彼此隔开。
源极选择晶体管SST的栅极可以连接到源极选择线SSL。漏极选择晶体管DST的栅极可以连接到对应于该漏极选择晶体管DST的栅极的漏极选择线。
源极层SL可以连接到源极选择晶体管SST的源极。漏极选择晶体管DST的漏极可以连接到对应于该漏极选择晶体管DST的漏极的位线。
多个单元串CS1和CS2可以被划分成分别连接到上述两条或更多条漏极选择线DSL1和DSL2的串组。连接到相同字线和相同位线的单元串可以由不同的漏极选择线独立控制。此外，连接到相同漏极选择线的单元串可以由不同的位线独立控制。
在一个实施方式中，所述两条或更多条漏极选择线DSL1和DSL2可以包括第一漏极选择线DSL1和第二漏极选择线DSL2。多个单元串CS1和CS2可以包括连接到第一漏极选择线DSL1的第一串组的第一单元串CS1，以及连接到第二漏极选择线DSL2的第二串组的第二单元串CS2。
图3A和图3B是示意性示出根据本公开的实施方式的半导体存储器装置10A和10B的立体图。
参照图3A和图3B，半导体存储器装置10A和10B中的每一个可以包括设置在基板SUB上的外围电路PC和与外围电路PC交叠的栅极层叠结构GST。
每一个栅极层叠结构GST可以包括源极选择线SSL、多条字线WL1至WLn、以及通过第一狭缝S1在相同水平彼此隔离的两条或更多条漏极选择线DSL1和DSL2。
源极选择线SSL和多条字线WL1至WLn可以被形成为在第一方向X和第二方向Y上扩展并且平行于基板SUB的顶表面的板(plate)的形状。第一方向X可以是XYZ坐标系的X轴面对的方向，并且第二方向Y可以是XYZ坐标系的Y轴面对的方向。
多条字线WL1至WLn可以被层叠成在第三方向Z上彼此隔开。第三方向Z可以是XYZ坐标系的Z轴面对的方向。多条字线WL1至WLn可以设置在两条或更多条漏极选择线DSL1和DSL2与源极选择线SSL之间。
各个栅极层叠结构GST可以通过第二狭缝S2彼此隔离。第一狭缝S1可以被形成为在第三方向Z上比第二狭缝S2更短，并且与多条字线WL1至WLn交叠。
第一狭缝S1和第二狭缝S2中的每一个可以以直线形状延伸、以之字形形状延伸或者以波形形状(wave shape)延伸。可以根据设计规则而不同地改变第一狭缝S1和第二狭缝S2中的每一个的宽度。
参照图3A，根据一个实施方式，可以将源极选择线SSL设置成比所述两条或更多条漏极选择线DSL1和DSL2更靠近外围电路PC。
半导体存储器装置10A可以包括设置在栅极层叠结构GST和外围电路PC之间的源极层SL和比源极层SL更远地与外围电路PC隔开的多条位线BL。栅极层叠结构GST可以设置在多条位线BL和源极层SL之间。
参照图3B，根据一个实施方式，可以将所述两条或更多条漏极选择线DSL1和DSL2设置成比源极选择线SSL更靠近外围电路PC。
半导体存储器装置10B可以包括多条位线BL和源极层SL。多条位线BL可以设置在栅极层叠结构GST和外围电路PC之间。源极层SL可以比多条位线BL更远地与外围电路PC隔开。栅极层叠结构GST可以设置在多条位线BL和源极层SL之间。
再次参照图3A和图3B，多条位线BL可以由各种导电材料形成。源极层SL可以包括掺杂半导体层。在一个实施方式中，源极层SL可以包括n型掺杂硅层。
虽然图中未示出，但是外围电路PC可以通过具有各种结构的互连结构电连接到多条位线BL、源极层SL和多条字线WL1至WLn。
图4是示出根据本公开的一个实施方式的半导体存储器装置的栅极层叠结构GSTa、GSTb和GSTc的立体图。
参照图4，栅极层叠结构GSTa、GSTb和GSTc中的每一个可以包括第一层叠结构ST1和第二层叠结构ST2。第一层叠结构ST1和第二层叠结构ST2可以设置在多条位线BL和源极层SLa之间。
多条位线BL可以与第一层叠结构ST1交叠，并且第二层叠结构ST2可以设置在第一层叠结构ST1和多条位线BL之间。多条位线BL可以与源极层SLa交叠。
第一层叠结构ST1可以包括交替层叠的第一层间绝缘层ILD1和第一导电图案CP1。第一导电图案CP1可以用作源极选择线SSL和多条字线WL1至WLn。
第二层叠结构ST2可以包括第二导电图案CP2、第三导电图案CP3和第二层间绝缘层ILD2。第二导电图案CP2可以设置在第三导电图案CP3和第一层叠结构ST1之间，并且与第一层叠结构ST1交叠。第三导电图案CP3可以设置在第二导电图案CP2和第二层间绝缘层ILD2之间，并且与第一层叠结构ST1交叠。第三导电图案CP3可以包括与第二导电图案CP2接触的接触表面。第三导电图案CP3可以包括氧化速率(oxidation rate)不同于第二导电图案CP2的氧化速率的导电材料。在一个实施方式中，第二导电图案CP2可以包括硅，并且第三导电图案CP3可以包括电阻率低于硅的电阻率的导电材料。在一个实施方式中，第三导电图案CP3可以包括金属硅化物层，例如硅化钨层。通过电阻率低于第二导电图案CP2的电阻率的第三导电图案CP3，能够最小化漏极选择线DSL1和DSL2中的每一条的RC延迟。
第二层叠结构ST2可以被第一狭缝S1穿透。第二层叠结构ST2的第二导电图案CP2和第三导电图案CP3中的每一个可以通过第一狭缝S1而被隔离为漏极选择线DSL1和DSL2。在一个实施方式中，栅极层叠结构GSTa、GSTb和GSTc中的每一个可以包括通过第一狭缝S1彼此隔离的第一漏极选择线DSL1和第二漏极选择线DSL2。
栅极层叠结构GSTa、GSTb和GSTc可以通过比第一狭缝S1更深地形成的第二狭缝S2彼此隔离。可以在每一个第二狭缝S2的侧壁上形成间隔绝缘层SP，并且可以在每一个第二狭缝S2中形成垂直结构60。在一个实施方式中，垂直结构60可以与源极层SLa接触，并且包括填充每一个第二狭缝S2的导电材料。然而，本公开不限于此。在一个实施方式中，垂直结构60可以包括绝缘材料。
栅极层叠结构GSTa、GSTb和GSTc中的每一个的第一层叠结构ST1和第二层叠结构ST2可以被多个沟道结构CH穿透。多个沟道结构CH可以布置在多个沟道列(channelcolumn)中。布置在每个沟道列中的沟道结构可以包括在位线BL延伸的方向上排成一行的沟道结构。在一个实施方式中，布置在每个沟道列中的沟道结构可以包括第一沟道结构CH11和CH12以及第二沟道结构CH21和CH22。第一沟道结构CH11和CH12可以设置在第一狭缝S1的一侧，并且第二沟道结构CH21和CH22可以设置在第一狭缝S1的另一侧。换句话说，第一狭缝S1可以设置在第一沟道结构CH11和CH12与第二沟道结构CH21和CH22之间。
在一个实施方式中，第一沟道结构CH11和CH12可以延伸以穿透第一漏极选择线DSL1和第一层叠结构ST1。第二沟道结构CH21和CH22可以延伸以穿透第二漏极选择线DSL2和第一层叠结构ST1。第一导电图案CP1和第一层间绝缘层ILD1中的每一个可以延伸以围绕第一沟道结构CH11和CH12以及第二沟道结构CH21和CH22。
每一条位线可以经由漏极接触插塞DCT电连接到第一沟道结构CH11和CH12中的任何一个以及第二沟道结构CH21和CH22中的任何一个。
虚设沟道结构DCH可以设置在第一沟道结构CH11和CH12与第二沟道结构CH21和CH22之间。虚设沟道结构DCH可以穿透第一层叠结构ST1。第一狭缝S1可以与虚设沟道结构DCH交叠。
每一个沟道结构CH可以包括芯绝缘层CO、掺杂半导体图案DP和沟道层CL。虚设沟道结构DCH可以包括虚设芯绝缘层CO’和虚设沟道层CL’。
芯绝缘层CO可以被第一层叠结构ST1和第二导电图案CP2围绕。在一个实施方式中，芯绝缘层CO可以包括被第一层叠结构ST1围绕的第一部分PA和从第一部分PA延伸并且被第二导电图案CP2围绕的第二部分PB。虚设芯绝缘层CO’可以平行于芯绝缘层CO的第一部分PA延伸。
掺杂半导体图案DP可以与芯绝缘层CO交叠，并且被第三导电图案CP3和第二层间绝缘层ILD2围绕。在一个实施方式中，掺杂半导体图案DP可以与芯绝缘层CO的第一部分PA交叠，并且芯绝缘层CO的第二部分PB插置在掺杂半导体图案DP和芯绝缘层CO的第一部分PA之间。在一个实施方式中，掺杂半导体图案DP可以包括n型掺杂硅层。
掺杂半导体图案DP可以被第三导电图案CP3的至少一部分围绕，因此，在半导体存储器装置的擦除操作期间可以增大栅极感应漏极泄漏(GIDL)电流。GIDL电流可以由于施加到位线BL的擦除电压和施加到第三导电图案CP3的栅极电压之间的差而产生。
可以通过调节第二导电图案CP2的厚度D2来控制掺杂半导体图案DP与多条字线WL1至WLn中最靠近掺杂半导体图案DP的字线WLn之间的距离。第二导电图案CP2可以被形成为较厚，以改善连接到第一漏极选择线DSL1和第二漏极选择线DSL2的漏极选择晶体管的截止特性(off characteristic)。在一个实施方式中，第二导电图案CP2的厚度D2可以被形成为比每一个第一导电图案CP1的厚度D1和第三导电图案CP3的厚度D3更厚。在一个实施方式中，第二导电图案CP2的厚度D2可以是每一个第一导电图案CP1的厚度D1的两倍或更多倍。
沟道层CL可以沿着芯绝缘层CO的侧壁和掺杂半导体图案DP的侧壁延伸。沟道层CL可以包括第一部分PP1、从第一部分PP1延伸的第二部分PP2和从第二部分PP2延伸的第三部分PP3。第一部分PP1可以设置在第一层叠结构ST1和芯绝缘层CO之间。第一部分PP1可以在源极层SLa和芯绝缘层CO之间延伸，并且与源极层SLa接触。第二部分PP2可以设置在第二导电图案CP2和芯绝缘层CO之间。第三部分PP3可以围绕掺杂半导体图案DP的侧壁。虚设沟道层CL’可以平行于沟道层CL的第一部分PP1延伸。沟道层CL和虚设沟道层CL’中的每一个可以包括半导体层。在一个实施方式中，沟道层CL和虚设沟道层CL’中的每一个可以包括硅层。
每一个沟道结构CH的侧壁可以被存储器层ML围绕。虚设沟道结构DCH的侧壁可以被虚设存储器层ML’围绕。虚设存储器层ML’可以从虚设沟道结构DCH的侧壁延伸以穿透第二层叠结构ST2。虚设存储器层ML’可以延伸到隔离绝缘层50的侧壁上。隔离绝缘层50可以设置在第一漏极选择线DSL1和第二漏极选择线DSL2之间。隔离绝缘层50可以填充第一狭缝S1，并且与虚设沟道结构DCH交叠。虚设存储器层ML’可以与存储器层ML包括相同的材料层。
虽然图中未示出，但是漏极接触插塞DCT穿透的上绝缘层可以设置在多条位线BL和第二层叠结构ST2之间。
图5是图4所示的区域A的放大截面图。
参照图5，存储器层ML可以包括隧道绝缘层TI、数据存储层DL和第一阻挡绝缘层BI1。
隧道绝缘层TI可以围绕图4所示的每一个沟道结构CH的侧壁。隧道绝缘层TI可以包括电荷能够隧穿通过的绝缘材料。在一个实施方式中，隧道绝缘层TI可以包括氧化硅层。
数据存储层DL可以围绕隧道绝缘层TI的侧壁。数据存储层DL可以包括能够存储数据的材料层。在一个实施方式中，数据存储层DL可以由能够存储通过使用福勒-诺德海姆(Fowler-Nordheim，F-N)隧穿而改变的数据的材料层形成。为此，数据存储层DL可以包括其中能够捕获电荷的氮化物层。然而，本公开不限于此，并且数据存储层DL可以包括相变材料、纳米点等。
第一阻挡绝缘层BI1可以围绕数据存储层DL的侧壁。第一阻挡绝缘层BI1可以沿着芯绝缘层CO的侧壁和掺杂半导体图案DP的侧壁延伸。第一阻挡绝缘层BI1可以包括第一部分P1、第二部分P2和第三部分P3。第一部分P1设置在数据存储层DL和图4所示的第一层叠结构ST1之间。第二部分P2从第一部分P1延伸，并且设置在数据存储层DL和第二导电图案CP2之间。第三部分P3从第二部分P2延伸，并且设置在数据存储层DL和第三导电图案CP3之间。
第一阻挡绝缘层BI1可以包括氧化物。第一阻挡绝缘层BI1的第二部分P2的宽度W2可以被形成为比第一部分P1的宽度W1和第三部分P3的宽度W3中的每一个更宽。第二部分P2可以比第一部分P1和第三部分P3进一步朝向沟道结构的沟道层CL突出。在一个实施方式中，第一阻挡绝缘层BI1可以朝向位于掺杂半导体图案DP和芯绝缘层CO的第一部分PA之间的芯绝缘层CO的第二部分PB突出。第二部分P2可以朝向位于第三导电图案CP3和图4所示的第一层叠结构ST1之间的第二导电图案CP2突出。
通过第一阻挡绝缘层BI1的突出的第二部分P2，可以在第一阻挡绝缘层BI1的与数据存储层DL接触的内壁处限定不平坦表面。设置在第一阻挡层BI1和沟道层CL之间的数据存储层DL和设置在数据存储层DL和沟道层CL之间的隧道绝缘层TI中的每一个可以沿着第一阻挡绝缘层BI1的不平坦表面沉积。
沟道层CL可以在第一阻挡绝缘层BI1和掺杂半导体图案DP之间以及第一阻挡绝缘层BI1和芯绝缘层CO之间延伸。沟道层CL的第二部分PP2可以沿着第一阻挡绝缘层BI1的不平坦表面形成，从而比第一部分PP1和第三部分PP3进一步朝向芯绝缘层CO突出。
掺杂半导体图案DP可以在沟道层CL的突出的第二部分PP2上对准。因此，在本公开的实施方式中，可以减少掺杂半导体图案DP的位置超出目标范围的偏差(variation)。
第一导电图案CP1可以在各个第一层间绝缘层ILD1之间围绕存储器层ML。第一导电图案CP1可以包括电阻率低于硅的电阻率的导电材料。在一个实施方式中，第一导电图案CP1可以包括金属层。
还可以在第一导电图案CP1和第一阻挡绝缘层BI1之间形成第二阻挡绝缘层BI2。第二阻挡绝缘层BI2可以包括介电常数高于第一阻挡绝缘层BI1的介电常数的绝缘材料。在一个实施方式中，第二阻挡绝缘层BI2可以包括金属氧化物层。在一个实施方式中，金属氧化物层可以包括氧化铝层。第二阻挡绝缘层BI2可以沿着第一导电图案CP1和第一层间绝缘层ILD1之间的界面延伸。
第二导电图案CP2和第三导电图案CP3可以与第一阻挡绝缘层BI1接触。换句话说，可以在沟道层CL和包括第二导电图案CP2和第三导电图案CP3的漏极选择线之间省略第二阻挡绝缘层BI2。
图4和图5所示的半导体存储器装置可以应用于图3A所示的半导体存储器装置10A。图4和图5所示的半导体存储器装置可以在竖直方向倒置，以应用于图3B所示的半导体存储器装置10B。
如图4所示，沟道层CL可以穿透存储器层ML，并且包括与源极层SLa接触的底表面。然而，本公开的实施方式不限于此。
图6是示出根据本公开的一个实施方式的源极层SLb和沟道结构CH的截面图。图6所示的结构可以应用于图3A所示的半导体存储器装置10A。
参照图6，源极层SLb可以包括第一层SL1(即，第一源极层)和第二层SL2(即，第二源极层)，或者包括第一层SL1、第二层SL2和第三层SL3(即，第三源极层)。第一层SL1可以与第一层叠结构ST1交叠。第二层SL2可以设置在第一层叠结构ST1和第一层SL1之间。第三层SL3可以设置在第二层SL2和第一层叠结构ST1之间。
第一层SL1、第二层SL2和第三层SL3中的每一个可以包括半导体层。第一层SL1、第二层SL2和第三层SL3中的每一个可以包括p型杂质和n型杂质中的至少一种。在一个实施方式中，第一层SL1、第二层SL2和第三层SL3中的每一个可以包括n型掺杂硅层。
第一层叠结构ST1可以包括如参照图4所描述的那样交替层叠的第一层间绝缘层ILD和第一导电图案CP1，并且可以被沟道结构CH穿透。
沟道结构CH的端部EP可以穿透第三层SL3和第二层SL2，并且延伸到第一层SL1的内部。在一个实施方式中，沟道层CL和芯绝缘层CO可以穿透第三层SL3和第二层SL2，并且延伸到第一层SL1的内部。
可以将第一阻挡绝缘层BI1、数据存储层DL和隧道绝缘层TI中的每一个隔离成第一存储器图案ML1和第二存储器图案ML2。第二层SL2可以比第一层SL1和第三层SL3进一步朝向沟道层CL突出，并且与沟道层CL接触。
第一存储器图案ML1的第一阻挡绝缘层BI1、数据存储层DL和隧道绝缘层TI可以在第三层SL3和沟道层CL之间以及第一层叠结构ST1和沟道层CL之间延伸。第二存储器图案ML2的第一阻挡绝缘层BI1、数据存储层DL和隧道绝缘层TI可以在第一层SL1和沟道层CL之间延伸。
第二阻挡绝缘层BI2可以设置在第一存储器图案ML1的第一阻挡绝缘层BI1和第一导电图案CP1之间。
图7是示出根据本公开的一个实施方式的源极层SLc和沟道结构CH的截面图。图7所示的结构可以应用于图3B所示的半导体存储器装置10B。
参照图7，源极层SLc可以与第一层叠结构ST1交叠，并且包括掺杂半导体层。在一个实施方式中，源极层SLc可以包括n型掺杂硅。第一层叠结构ST1可以设置在源极层SLc和参照图4描述的第二层叠结构ST2之间。
第一层叠结构ST1可以包括如参照图4所描述的那样交替层叠的第一层间绝缘层ILD和第一导电图案CP1，并且可以被沟道结构CH穿透。
沟道结构CH的端部EP’可以穿透存储器层ML的第一阻挡绝缘层BI1、数据存储层DL和隧道绝缘层TI，并且延伸到源极层SLc的内部。在一个实施方式中，沟道层CL和芯绝缘层CO可以延伸到源极层SLc的内部。沟道层CL的构成沟道结构CH的端部EP’的部分可以与源极层SLc接触。
图8是示意性示出根据本公开的一个实施方式的半导体存储器装置的制造方法的流程图。
参照图8，半导体存储器装置的制造方法可以包括在基板上形成外围电路的步骤S1和在外围电路上形成存储器单元阵列的步骤S3。
在步骤S1中，外围电路可以设置在基板上。外围电路可以包括多个晶体管。可以在基板的部分区域中形成晶体管的结，并且可以在基板上形成晶体管的栅电极。
在步骤S3中，可以在外围电路上形成存储器单元阵列。步骤S3可以包括形成图3A所示的源极层SL的步骤、形成图3A所示的栅极层叠结构GST的步骤以及形成图3A所示的位线BL的步骤。
虽然图中未示出，但是在步骤S3之前，可以在外围电路上形成用于互连结构的导电图案，并且可以在互连结构上形成存储器单元阵列。
图9是示意性示出根据本公开的一个实施方式的半导体存储器装置的制造方法的流程图。
参照图9，半导体存储器装置的制造方法可以包括：形成包括外围电路的第一芯片的步骤S11、形成包括存储器单元阵列的第二芯片的步骤S13、接合第一芯片和第二芯片的步骤S15、移除第二芯片的辅助基板的步骤S17以及形成源极层的步骤S19。
在步骤S11中，外围电路可以设置在主基板上。第一芯片可以包括连接到外围电路的第一互连结构。
在步骤S13中，可以在辅助基板上形成存储器单元阵列。步骤S13可以包括形成图3B所示的栅极层叠结构GST的步骤和形成图3B所示的位线BL的步骤。包括图3B中所示的栅极层叠结构GST和位线BL的结构可以在竖直方向上倒置以形成在辅助基板上。第二芯片还可以包括连接到存储器单元阵列的第二互连结构。
在步骤S15中，第二芯片可以在第一芯片上对准，使得第一互连结构和第二互连结构彼此面对，并且一些第一互连结构和一些第二互连结构可以彼此接合。
在步骤S17中，可以移除第二芯片的辅助基板。可以暴露存储器单元阵列的沟道结构。
在步骤S19中，可以形成与沟道结构接触的源极层。因此，可以设置图3B所示的半导体存储器装置10B。
图10A、图10B、图10C、图10D、图11A、图11B、图11C、图11D、图12A、图12B、图12C和图12D是示出根据本公开的一个实施方式的存储器单元阵列的制造方法的截面图。稍后将参照图10A、图10B、图10C、图10D、图11A、图11B、图11C、图11D、图12A、图12B、图12C和图12D描述的存储器单元阵列的制造方法可以被包括在图8所示的步骤S3中或者被包括在图9所示的步骤S13中。
图10A至图10D是示出形成初步层叠结构110的步骤和形成穿透初步层叠结构110并且分别被存储器层130A围绕的沟道结构140A的步骤的截面图。
参照图10A，形成初步层叠结构110的步骤可以包括形成第一层叠结构110A的步骤和在第一层叠结构110A上形成第二层叠结构110B的步骤。
形成第一层叠结构110A的步骤可以包括交替层叠第一层间绝缘层101和牺牲层103的步骤。每一个牺牲层103可以包括相对于第一层间绝缘层101具有蚀刻选择性的材料。在一个实施方式中，第一层间绝缘层101可以包括氧化硅，并且牺牲层103可以包括氮化硅。
形成第二层叠结构110B的步骤可以包括顺序层叠第一导电图案111、第二导电图案113和第二层间绝缘层115的步骤。第一导电图案111、第二导电图案113和第二层间绝缘层115中的每一个可以与第一层叠结构110A交叠。第一导电图案111可以设置在第二导电图案113和第一层叠结构110A之间，并且第二导电图案113可以设置在第二层间绝缘层115和第一导电图案111之间。
第二导电图案113可以包括氧化速率低于第一导电图案111的氧化速率的导电材料。在一个实施方式中，第一导电图案111可以包括硅，并且第二导电图案113可以包括电阻率低于硅的电阻率的导电图案。在一个实施方式中，第二导电图案113可以包括金属硅化物层，例如硅化钨层。
第一导电图案111可以被形成为比每一个牺牲层103更厚。可以不同地控制第二导电图案113的厚度。在一个实施方式中，第二导电图案113可以被形成为比第一导电图案111更薄。
在形成初步层叠结构110之后，可以在初步层叠结构110上形成掩模层121。掩模层121可以包括氮化物层。
参照图10B，可以通过蚀刻掩模层121和初步层叠结构110形成孔125A。孔125A可以穿透初步层叠结构110。在形成孔125A的步骤中，穿透初步层叠结构110的虚设孔125B可以与孔125A同时形成。
可以通过蚀刻掩模层121和初步层叠结构110来限定孔125A和虚设孔125B。可以通过使用光致抗蚀剂图案(未示出)作为蚀刻屏障来蚀刻掩模层121和初步层叠结构110。可以通过光刻工艺形成光致抗蚀剂图案。
在形成孔125A和虚设孔125B之后，可以去除光致抗蚀剂图案。
参照图10C，可以形成多层(multi-layer)130L以覆盖孔125A和虚设孔125B的表面。多层130L可以延伸到掩模层121上。多层130L可以包括图11C所示的第一阻挡绝缘层133、数据存储层135和隧道绝缘层137。
多层130L可以包括第一部分Pa、第二部分Pb、第三部分Pc和第四部分Pd。多层130L的第一部分Pa、第二部分Pb和第三部分Pc可以设置在孔125A和虚设孔125B中的每一个的侧壁上。第一部分Pa可以沿着第一层叠结构110A的侧壁延伸。第二部分Pb可以从第一部分Pa延伸，并且沿着第一导电图案111的侧壁延伸。第三部分Pc可以从第二部分Pb延伸，并且沿着第二导电图案113的侧壁、第二层间绝缘层115的侧壁和掩模层121的侧壁延伸。第四部分Pd可以从第三部分Pc延伸，并且沿着掩模层121的顶表面延伸。多层130L的第二部分Pb可以被形成为具有比其它部分Pa、Pc和Pd的宽度更宽的宽度。
孔125A和虚设孔125B中的每一个的中央区域可以包括由第一部分Pa围绕的第一中央区域C1、由第二部分Pb围绕的第二中央区域C2和由第三部分Pc围绕的第三中央区域C3。第二部分Pb可以比第一部分Pa和第三部分Pc进一步朝向第二中央区域C2突出，使得多层130L的面对孔125A和虚设孔125B中的每一个的中央区域的内壁具有不平坦表面。
图11A至图11D是放大截面图。图11A至图11C示出了形成多层130L的步骤的一个实施方式。
参照图11A，图10C所示的形成多层130L的步骤可以包括在图10B所示的孔125A和虚设孔125B中的每一个的表面上形成衬垫层(liner layer)131的步骤。可以使用具有良好阶梯覆盖(step coverage)的沉积来形成衬垫层131。在一个实施方式中，可以使用原子层沉积(ALD)来形成衬垫层131。衬垫层131可以包括氧化速率低于第一导电图案111的氧化速率的材料。在一个实施方式中，衬垫层131可以包括氮化物层。
参照图11B，图10C所示的形成多层130L的步骤可以包括通过经由氧化工艺对图11A所示的衬垫层131和第一导电图案111进行氧化来形成阻挡绝缘层133的步骤。
在氧化工艺中，可以对第一导电图案111的一部分进行氧化。氧化工艺可以包括自由基氧化工艺，其中第一导电图案111的氧化速率高于图11A所示的衬垫层131和第二导电图案113的氧化速率。由根据本公开实施方式的氧化工艺限定的阻挡绝缘层133的内壁可以具有不平坦表面。阻挡绝缘层133可以包括图11B所示的衬垫层131的氧化区域和其中第一导电图案111的一部分被氧化的区域。
阻挡绝缘层133可以包括第一部分133a、从第一部分133a延伸的第二部分133b和从第二部分133b延伸的第三部分133c。第一部分133a可以沿着第一层叠结构110A的侧壁延伸，第二部分133b可以沿着第一导电图案111的侧壁延伸，并且第三部分133C可以沿着第二导电图案113的侧壁、第二层间绝缘层115的侧壁和掩模层121的表面延伸。由于图11A所示的衬垫层131和第一导电图案111之间的氧化速率的差异，阻挡绝缘层133的第二部分133b的宽度Wb可以被形成为比第一部分133a的宽度Wa和第三部分133c的宽度Wc更宽。
在氧化工艺期间，可以对牺牲层103的一部分、第二导电图案113的一部分和掩模层121的一部分进行氧化。第一导电图案111的氧化速率高于牺牲层103、第二导电图案113和掩模层121中的每一个的氧化速率。因此，尽管对牺牲层103的一部分、第二导电图案113的一部分和掩模层121的一部分进行了氧化，但是第二部分133b的宽度Wb可以被形成为比第一部分133a的宽度Wa和第三部分133c的宽度Wc更宽。
参照图11C，形成图10C所示的多层130L的步骤可以包括沿着阻挡绝缘层133的不平坦表面顺序沉积数据存储层135和隧道绝缘层137的步骤。数据存储层135可以沿着阻挡绝缘层133的内壁延伸，并且隧道绝缘层137可以沿着数据存储层135的内壁延伸。
参照图10D，可以在通过图10C所示的多层130L开口的孔125A中形成沟道结构140A。在形成沟道结构140A的步骤中，填充图10C所示的虚设孔125B的初步虚设沟道结构140B可以与沟道结构140A同时形成。
可以通过去除图10C所示的多层130L的第四部分Pd来暴露掩模层121的顶表面。可以将多层130L隔离成存储器层130A和虚设存储器层130B。可以将第二部分Pb限定为突出部分，其在存储器层130A和虚设存储器层130B中的每一个的内壁处限定不平坦表面。
存储器层130A可以分别保留在图10C所示的各个孔125A的侧壁上。虚设存储器层130B可以保留在图10C所示的虚设孔125B的侧壁上。沟道结构140A可以分别设置在各个存储器层130A的内壁上，并且填充孔125A。初步虚设沟道结构140B可以设置在虚设存储器层130B的内壁上，并且填充虚设孔125B。
图11C和图11D示出了形成沟道结构140A和初步虚设沟道结构140B的步骤的一个实施方式。
参照图11C，形成沟道结构140A和初步虚设沟道结构140B的步骤可以包括沿着多层130L的不平坦表面形成沟道层141的步骤和利用芯绝缘层143填充通过沟道层141开口的第一中央区域C1和第二中央区域C2的步骤。
沟道层141可以包括覆盖图10C所示的多层130L的第二部分Pb的突出部分141PP。
可以通过原子层沉积(ALD)而沉积绝缘层来形成芯绝缘层143。因此，芯绝缘层143能够填充第二中央区域C2而没有任何空隙，从而能够最小化由于空隙导致的工艺缺陷。
芯绝缘层143的绝缘层可以延伸到第三中央区域C3的内部。可以通过蚀刻工艺去除绝缘层的形成在第三中央区域C3中部分。在一个实施方式中，可以通过湿法蚀刻工艺或干法蚀刻工艺来执行该蚀刻工艺。当蚀刻绝缘层的该部分时，沟道层141的突出部分141PP可以用作蚀刻停止层。因此，能够均匀地控制芯绝缘层143的剩余高度。
参照图11D，可以利用掺杂半导体图案145来填充在芯绝缘层143上开口的第三中央区域C3。可以对掺杂半导体图案145、图11C中所示的沟道层141和图11C中所示的多层130L进行平坦化，从而暴露掩模层121的顶表面。因此，如图10D所示，可以形成彼此隔离的存储器层130A和虚设存储器层130B以及彼此隔离的沟道结构140A和初步虚设沟道结构140B。
掺杂半导体图案145的侧壁的一部分可以被第二导电图案113围绕。掺杂半导体层145的顶表面未被第一层叠结构110A和第二层叠结构110B覆盖，而是可以是开放的。因此，即便不使用热扩散工艺，也可以将杂质直接注入到掺杂半导体图案145中。将杂质直接注入到掺杂半导体图案145，从而可以稳定地形成由于掺杂半导体图案145而获得的存储器单元串的结交叠(junction overlap)。在一个实施方式中，也可以将杂质注入到沟道层141的与掺杂半导体图案145接触的局部区域中。
图12A至图12D是示出在图10D所示的沟道结构140A和初步虚设沟道结构140B之后执行的后续工艺的一个实施方式的截面图。
参照图12A，在去除图10D所示的掩模层121之后，可以形成第一上绝缘层151。第一上绝缘层151可以覆盖图10D所示的沟道结构140A和初步虚设沟道结构140B。
随后，可以形成穿透第一上绝缘层151和第二层叠结构110B的第一狭缝153。第二层叠结构110B的第一导电图案111和第二导电图案113中的每一个可以通过第一狭缝153而被隔离成初步选择线SELa。可以通过蚀刻第一上绝缘层151、第二层间绝缘层115、第二导电图案113和第一导电图案111来限定第一狭缝153。可以通过使用光致抗蚀剂图案(未示出)作为蚀刻屏障来蚀刻第一上绝缘层151、第二层间绝缘层115、第二导电图案113和第一导电图案111。可以通过光刻工艺形成光致抗蚀剂图案。在形成第一狭缝153之后，可以去除光致抗蚀剂图案。
使用第一导电图案111和氧化层之间的蚀刻选择性来选择性地蚀刻第一导电图案111，从而可以将第一狭缝153的位置控制在第一层叠结构110A上。
第一狭缝153可以与图10D所示的初步虚设沟道结构140B交叠。在形成第一狭缝153时，可以去除初步虚设沟道结构140B的与第一狭缝153交叠的部分。图10D所示的初步虚设沟道结构140B可以包括如图11D所示的掺杂半导体图案145、沟道层141和芯绝缘层143。在形成第一狭缝153时，可以去除初步虚设沟道结构140B的掺杂半导体图案145，并且可以去除初步虚设沟道结构140B的沟道层141的一部分。在去除沟道层141的一部分之后，可以将沟道层141的保留在虚设孔中的部分限定为虚设沟道层141’。在形成第一狭缝153时，可以去除初步虚设沟道结构140B的芯绝缘层143的一部分。在去除芯绝缘层143的一部分之后，可以将芯绝缘层143的保留在虚设孔中的部分限定为虚设芯绝缘层143’。虚设芯绝缘层143’和虚设沟道层141’可以限定虚设沟道结构140B’。
第一狭缝153可以暴露虚设存储器层130B的比虚设沟道结构140B’进一步突出的部分。随后，可以形成填充第一狭缝153的隔离绝缘层155。隔离绝缘层155可以覆盖虚设存储器层130B的比虚设沟道结构140B’进一步突出的部分，并且延伸以覆盖第一上绝缘层151。
参照图12B，可以在隔离绝缘层155上形成第二上绝缘层157。随后，可以形成第二狭缝161，其穿透第二上绝缘层157、隔离绝缘层155、第一上绝缘层151、第二层叠结构110B和图12A所示的第一层叠结构110A。第二层叠结构110B的第一导电图案111和第二导电图案113中的每一个可以通过第一狭缝153和第二狭缝161而被隔离成选择线SELb。可以通过使用通过光刻工艺形成的光致抗蚀剂图案(未示出)作为蚀刻屏障来蚀刻第二上绝缘层157、隔离绝缘层155、第一上绝缘层151、第二层叠结构110B和图12A所示的第一层叠结构110A来限定第二狭缝161。在形成第二狭缝161之后，可以去除光致抗蚀剂图案。
随后，可以通过第二狭缝161选择性地去除图12A所示的第一层叠结构110A的牺牲层103。因此，可以在第一层间绝缘层101之间限定水平空间163。
参照图12C，可以在图12B所示的水平空间中形成第三导电图案165。在形成第三导电图案165之前，可以在每一个水平空间163的表面上形成第二阻挡绝缘层。第二阻挡绝缘层可以包括介电常数高于图11D所示的第一阻挡绝缘层133的介电常数的绝缘材料。在一个实施方式中，第二阻挡绝缘层可以包括氧化铝层。
如参照图12B和图12C所述，可以通过第二狭缝161利用第三导电图案165替换牺牲层103。在形成具有相对较厚厚度的选择线SELb的情况下，在利用导电图案替换具有较厚厚度的牺牲层时可能出现各种工艺缺陷。根据本公开的一个实施方式，第一导电图案111和第三导电图案113未被第三导电图案165替换，而是可以通过蚀刻工艺被图案化为具有相对较厚厚度的选择线SELb。因此，可以从根本上阻止在利用导电图案替换具有不同厚度的牺牲层的工艺中出现的工艺缺陷。
参照图12D，可以执行后续工艺，例如在图12C所示的第二狭缝161的侧壁上形成间隔绝缘层171的工艺、利用垂直结构173填充通过间隔绝缘层171开口的第二狭缝161的工艺、以及形成连接到沟道结构140A的漏极接触插塞175的工艺。
在一个实施方式中，垂直结构173可以包括导电材料。在一个实施方式中，漏极接触插塞175可以穿透第二上绝缘层157和隔离绝缘层155，并且延伸到第一上绝缘层151的内部。
图13是示出根据本公开的一个实施方式的存储器系统1100的配置的框图。
参照图13，存储器系统1100包括存储器装置1120和存储器控制器1110。
存储器装置1120可以包括被孔穿透的选择线、形成在孔的侧壁上的存储器层和填充孔的一部分的掺杂半导体图案。选择线可以包括具有不同氧化速率的导电图案的层叠结构。存储器层可以包括在具有相对较高氧化速率的导电图案的侧壁上朝向孔的中央区域突出的突出部分。掺杂半导体图案可以在存储器层的突出部分上对准。在存储器装置1120的擦除操作中，可以在掺杂半导体图案中产生栅极感应漏极泄漏(GIDL)电流。
存储器装置1120可以是配置有多个闪存存储器芯片的多芯片封装。
存储器控制器1110控制存储器装置1120，并且可以包括静态随机存取存储器(SRAM)1111、中央处理器(CPU)1112、主机接口1113、纠错块1114和存储器接口1115。SRAM1111用作CPU 1112的操作存储器，CPU 1112执行针对存储器控制器1110的数据交换的整体控制操作，并且主机接口1113包括用于与存储器系统1100连接的主机的数据交换协议。纠错块1114检测并纠正从存储器装置1120读取的数据中包含的错误。存储器接口1115与存储器装置1120进行接口连接。存储器控制器1110还可以包括用于存储用于与主机进行接口连接的编码数据的只读存储器(ROM)等。
图14是示出根据本公开的一个实施方式的计算系统的配置的框图。
参照图14，根据本公开的实施方式的计算系统1200可以包括电连接到系统总线1260的CPU 1220、随机存取存储器(RAM)1230、用户接口1240、调制解调器1250和存储器系统1210。计算系统1200可以是移动装置。
存储器系统1210可以包括存储器装置1212和存储器控制器1211。存储器装置1212可以包括被孔穿透的选择线、形成在孔的侧壁上的存储器层和填充孔的一部分的掺杂半导体图案。选择线可以包括具有不同氧化速率的导电图案的层叠结构。存储器层可以包括在具有相对较高氧化速率的导电图案的侧壁上朝向孔的中央区域突出的突出部分。掺杂半导体图案可以在存储器层的突出部分上对准。在存储器装置1120的擦除操作中，可以在掺杂半导体图案中产生栅极感应漏极泄漏(GIDL)电流。
根据本公开，通过使用具有不同氧化速率的导电图案，阻挡绝缘层的沿着具有较高氧化速率的导电图案的侧壁延伸的局部区域的宽度可以被形成为比阻挡绝缘层的其它区域的宽度更宽，并且阻挡绝缘层的该局部区域可以突出。
根据本公开，通过使用阻挡绝缘层的突出的局部区域，可以减少掺杂半导体图案的位置超出目标范围的偏差。因此，可以稳定地产生用于擦除操作的栅极感应漏极泄漏(GIDL)电流，从而可以提高半导体存储器装置的操作可靠性。
相关申请的交叉引用
本申请要求于2020年5月15日向韩国知识产权局提交的韩国专利申请No.10-2020-0058646的优先权，其全部内容通过引用结合于此。

Claims (37)

1.一种半导体存储器装置，该半导体存储器装置包括：
第一层叠结构，所述第一层叠结构包括交替层叠的层间绝缘层和第一导电图案；
第二层叠结构，所述第二层叠结构包括与所述第一层叠结构交叠的第二导电图案，以及与所述第一层叠结构交叠的第三导电图案，并且所述第二导电图案插置在所述第一层叠结构和所述第三导电图案之间，所述第三导电图案的氧化速率不同于所述第二导电图案的氧化速率；
沟道结构，所述沟道结构穿透所述第一层叠结构和所述第二层叠结构；以及
位线，所述位线与所述第一层叠结构交叠，并且所述第二层叠结构插置在所述第一层叠结构和所述位线之间。
2.根据权利要求1所述的半导体存储器装置，其中，比所述第三导电图案更远地与所述位线隔开的所述第二导电图案包括氧化速率高于所述第三导电图案的氧化速率的导电材料。
3.根据权利要求1所述的半导体存储器装置，其中，所述第二导电图案包括硅，并且
所述第三导电图案包括电阻率低于所述硅的电阻率的导电材料。
4.根据权利要求1所述的半导体存储器装置，其中，所述第二导电图案包括硅，并且
所述第三导电图案包括硅化钨层。
5.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括穿透所述第二层叠结构的狭缝，
其中，所述狭缝将所述第二导电图案和所述第三导电图案中的每一个隔离成第一选择线和第二选择线。
6.根据权利要求5所述的半导体存储器装置，其中，所述沟道结构包括：
第一沟道结构，所述第一沟道结构穿透所述第一选择线和所述第一层叠结构；以及
第二沟道结构，所述第二沟道结构穿透所述第二选择线和所述第一层叠结构，
其中，所述第一导电图案延伸以围绕所述第一沟道结构和所述第二沟道结构。
7.根据权利要求6所述的半导体存储器装置，该半导体存储器装置还包括：
虚设沟道结构，所述虚设沟道结构在所述第一沟道结构和所述第二沟道结构之间穿透所述第一层叠结构；
虚设存储器层，所述虚设存储器层围绕所述虚设沟道结构的侧壁；以及
隔离绝缘层，所述隔离绝缘层与所述虚设沟道结构交叠，所述隔离绝缘层设置在所述第一选择线和所述第二选择线之间。
8.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：
隧道绝缘层，所述隧道绝缘层围绕每一个所述沟道结构的侧壁；
数据存储层，所述数据存储层围绕所述隧道绝缘层的侧壁；以及
阻挡绝缘层，所述阻挡绝缘层围绕所述数据存储层的侧壁，
其中，所述阻挡绝缘层包括位于所述第一层叠结构和所述数据存储层之间的第一部分、位于所述数据存储层和所述第二导电图案之间的第二部分以及位于所述数据存储层和所述第三导电图案之间的第三部分，
其中，所述阻挡绝缘层的所述第二部分被形成为具有比所述第一部分和所述第三部分中的每一个的宽度更大的宽度。
9.根据权利要求8所述的半导体存储器装置，其中，所述阻挡绝缘层的所述第二部分比所述第一部分和所述第三部分进一步朝向所述沟道结构突出。
10.根据权利要求8所述的半导体存储器装置，该半导体存储器装置还包括与所述位线交叠的源极层，并且所述第一层叠结构和所述第二层叠结构插置在所述位线和所述源极层之间，
其中，每一个所述沟道结构穿透所述隧道绝缘层、所述数据存储层和所述阻挡绝缘层，并且包括与所述源极层接触的底表面。
11.根据权利要求8所述的半导体存储器装置，该半导体存储器装置还包括：
第一源极层，所述第一源极层与所述第一层叠结构交叠；以及
第二源极层，所述第二源极层设置在所述第一源极层和所述第一层叠结构之间，
其中，所述沟道结构包括延伸到所述第一源极层的内部的端部，
其中，所述第二源极层与所述沟道结构的侧壁接触，
其中，所述第二源极层将所述隧道绝缘层、所述数据存储层和所述阻挡绝缘层隔离成第一存储器图案和第二存储器图案，所述第一存储器图案设置在每一个所述沟道结构和所述第一层叠结构之间，所述第二存储器图案设置在每一个所述沟道结构和所述第一源极层之间。
12.根据权利要求8所述的半导体存储器装置，该半导体存储器装置还包括与所述第一层叠结构交叠的源极层，
其中，每一个所述沟道结构比所述隧道绝缘层、所述数据存储层和所述阻挡绝缘层进一步延伸到所述源极层的内部，并且包括与所述源极层接触的端部。
13.根据权利要求1所述的半导体存储器装置，其中，每一个所述沟道结构包括：
芯绝缘层，所述芯绝缘层被所述第一层叠结构和所述第二导电图案围绕；
掺杂半导体图案，所述掺杂半导体图案与所述芯绝缘层交叠，所述掺杂半导体图案被所述第三导电图案围绕；以及
沟道层，所述沟道层沿着所述芯绝缘层的侧壁和所述掺杂半导体图案的侧壁延伸。
14.根据权利要求13所述的半导体存储器装置，其中，所述沟道层包括：
第一部分，所述第一部分设置在所述第一层叠结构和所述芯绝缘层之间；
第二部分，所述第二部分从所述第一部分延伸，所述第二部分设置在所述第二导电图案和所述芯绝缘层之间；以及
第三部分，所述第三部分从所述第二部分延伸，所述第三部分围绕所述掺杂半导体图案的侧壁，
其中，所述第二部分比所述第一部分和所述第三部分进一步朝向所述芯绝缘层突出。
15.根据权利要求1所述的半导体存储器装置，其中，所述第二导电图案被形成为比所述第一导电图案和所述第三导电图案中的每一个更厚。
16.一种半导体存储器装置，该半导体存储器装置包括：
芯绝缘层，所述芯绝缘层包括第一部分和从所述第一部分延伸的第二部分；
掺杂半导体图案，所述掺杂半导体图案与所述芯绝缘层的所述第一部分交叠，并且所述第二部分插置在所述第一部分和所述掺杂半导体图案之间；
第一阻挡绝缘层，所述第一阻挡绝缘层沿着所述芯绝缘层的侧壁和所述掺杂半导体图案的侧壁延伸，所述第一阻挡绝缘层朝向所述芯绝缘层的所述第二部分突出；
沟道层，所述沟道层在所述第一阻挡绝缘层和所述掺杂半导体图案之间以及所述第一阻挡绝缘层和所述芯绝缘层之间延伸；
隧道绝缘层，所述隧道绝缘层设置在所述沟道层和所述第一阻挡绝缘层之间；
数据存储层，所述数据存储层设置在所述隧道绝缘层和所述第一阻挡绝缘层之间；以及
栅极层叠结构，所述栅极层叠结构围绕所述第一阻挡绝缘层。
17.根据权利要求16所述的半导体存储器装置，其中，所述栅极层叠结构包括：
第一层叠结构，所述第一层叠结构围绕所述芯绝缘层的所述第一部分，所述第一层叠结构包括交替层叠的第一导电图案和层间绝缘层；
第二导电图案，所述第二导电图案与所述第一层叠结构交叠，所述第二导电图案围绕所述芯绝缘层的所述第二部分；以及
第三导电图案，所述第三导电图案与所述第二导电图案交叠，所述第三导电图案围绕所述掺杂半导体图案。
18.根据权利要求17所述的半导体存储器装置，其中，所述第一阻挡绝缘层在所述第三导电图案和所述第一层叠结构之间朝向所述第二导电图案突出。
19.根据权利要求17所述的半导体存储器装置，其中，所述第二导电图案包括硅，并且所述第三导电图案包括电阻率低于所述硅的电阻率的导电材料。
20.根据权利要求17所述的半导体存储器装置，其中，所述第二导电图案包括硅，并且所述第三导电图案包括硅化钨层。
21.根据权利要求17所述的半导体存储器装置，其中，所述第二导电图案被形成为比所述第一导电图案和所述第三导电图案中的每一个更厚。
22.根据权利要求17所述的半导体存储器装置，该半导体存储器装置还包括第二阻挡绝缘层，所述第二阻挡绝缘层在所述第一导电图案和所述层间绝缘层之间以及所述第一导电图案和所述第一阻挡绝缘层之间延伸，
其中，所述第一阻挡绝缘层与所述第二导电图案和所述第三导电图案中的每一个接触。
23.一种制造半导体存储器装置的方法，该方法包括以下步骤：
形成包括交替层叠的层间绝缘层和牺牲层的第一层叠结构；
形成与所述第一层叠结构交叠的第一导电图案；
形成与所述第一层叠结构交叠的第二导电图案，并且所述第一导电图案插置在所述第一层叠结构和所述第二导电图案之间；
形成穿透所述第一层叠结构、所述第一导电图案和所述第二导电图案的孔；
在所述孔的侧壁上形成多层，其中，所述多层包括沿着所述第一层叠结构的侧壁延伸的第一部分、沿着所述第一导电图案的侧壁延伸的第二部分以及沿着所述第二导电图案的侧壁延伸的第三部分，并且所述第二部分的宽度比所述第一部分和所述第三部分中的每一个的宽度更宽；以及
在所述多层的内壁上形成填充所述孔的沟道结构。
24.根据权利要求23所述的方法，其中，所述第二导电图案包括氧化速率低于所述第一导电图案的氧化速率的导电材料。
25.根据权利要求23所述的方法，其中，所述第一导电图案包括硅，并且所述第二导电图案包括电阻率低于所述硅的电阻率的导电材料。
26.根据权利要求23所述的方法，其中，所述第一导电图案包括硅，并且所述第二导电图案包括硅化钨层。
27.根据权利要求23所述的方法，其中，所述第一导电图案被形成为比每一个所述牺牲层更厚，并且
所述第二导电图案被形成为比所述第一导电图案更薄。
28.根据权利要求23所述的方法，其中，形成所述多层的步骤包括以下步骤：
在所述孔的表面上形成衬垫层；
通过使用氧化工艺对所述衬垫层和所述第一导电图案进行氧化来形成阻挡绝缘层，在所述氧化工艺中，所述第一导电图案的氧化速率高于所述衬垫层和所述第二导电图案的氧化速率；
形成沿着所述阻挡绝缘层的内壁延伸的数据存储层；以及
形成沿着所述数据存储层的内壁延伸的隧道绝缘层。
29.根据权利要求28所述的方法，其中，所述阻挡绝缘层的沿着所述第一导电图案的侧壁延伸的部分被形成为具有比所述阻挡绝缘层的沿着所述第一层叠结构的侧壁和所述第二导电图案的侧壁延伸的部分更宽的宽度，使得所述阻挡绝缘层的内壁具有不平坦表面。
30.根据权利要求29所述的方法，其中，所述数据存储层和所述隧道绝缘层中的每一个沿着所述不平坦表面延伸。
31.根据权利要求23所述的方法，其中，所述孔的中央区域包括由所述多层的所述第一部分围绕的第一中央区域、由所述多层的所述第二部分围绕的第二中央区域以及由所述多层的所述第三部分围绕的第三中央区域，
其中，所述多层的所述第二部分比所述多层的所述第一部分和所述第三部分进一步朝向所述孔的所述第二中央区域突出，使得所述多层的内壁具有不平坦表面。
32.根据权利要求31所述的方法，其中，形成所述沟道结构的步骤包括以下步骤：
形成沿着所述不平坦表面延伸的沟道层；
利用芯绝缘层来填充通过所述沟道层开口的所述第一中央区域和所述第二中央区域；以及
利用掺杂半导体图案来填充通过所述沟道层开口的所述第三中央区域。
33.根据权利要求32所述的方法，其中，所述掺杂半导体图案的侧壁的一部分被所述第二导电图案围绕。
34.根据权利要求23所述的方法，该方法还包括以下步骤：
在形成所述孔的步骤中，形成穿透所述第一层叠结构、所述第一导电图案和所述第二导电图案的虚设孔；以及
在形成所述沟道结构的步骤中，在所述虚设孔中形成初步虚设沟道结构，
其中，所述多层延伸到所述虚设孔的侧壁上。
35.根据权利要求34所述的方法，其中，所述多层包括朝向所述虚设孔的中央区域突出的突出部分。
36.根据权利要求35所述的方法，该方法还包括以下步骤：形成穿透所述第一导电图案和所述第二导电图案的第一狭缝，所述第一狭缝将所述第一导电图案和所述第二导电图案中的每一个隔离成初步选择线，
其中，在形成所述第一狭缝时，去除所述初步虚设沟道结构的一部分。
37.根据权利要求23所述的方法，该方法还包括以下步骤：
形成穿透所述第一层叠结构、所述第一导电图案和所述第二导电图案的第二狭缝；以及
通过所述第二狭缝用第三导电图案替换所述牺牲层。
CN202110196415.0A 2020-05-15 2021-02-22 半导体存储器装置和该半导体存储器装置的制造方法 Pending CN113675211A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0058646 2020-05-15
KR1020200058646A KR20210141239A (ko) 2020-05-15 2020-05-15 반도체 메모리 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN113675211A true CN113675211A (zh) 2021-11-19

Family

ID=78512864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110196415.0A Pending CN113675211A (zh) 2020-05-15 2021-02-22 半导体存储器装置和该半导体存储器装置的制造方法

Country Status (3)

Country Link
US (2) US11569263B2 (zh)
KR (1) KR20210141239A (zh)
CN (1) CN113675211A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140063144A (ko) * 2012-11-16 2014-05-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN104425608A (zh) * 2013-08-19 2015-03-18 爱思开海力士有限公司 三维半导体器件、包括其的可变电阻存储器件及其制造方法
CN104428837A (zh) * 2012-04-18 2015-03-18 桑迪士克技术有限公司 使用可控栅极感应漏极泄漏电流对三维非易失性存储器的擦除操作
US20150243672A1 (en) * 2014-02-25 2015-08-27 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US20160225783A1 (en) * 2015-01-30 2016-08-04 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN106298792A (zh) * 2016-09-30 2017-01-04 中国科学院微电子研究所 存储器件及其制造方法及包括该存储器件的电子设备
US20170213844A1 (en) * 2016-01-25 2017-07-27 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US9875929B1 (en) * 2017-01-23 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
CN109659308A (zh) * 2017-10-12 2019-04-19 爱思开海力士有限公司 半导体器件及其制造方法
US20190333931A1 (en) * 2018-04-30 2019-10-31 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
CN110473878A (zh) * 2018-05-10 2019-11-19 爱思开海力士有限公司 半导体器件以及半导体器件的制造方法
US20200083245A1 (en) * 2018-09-06 2020-03-12 Micron Technology, Inc. Semiconductor devices, electronic systems, and related methods
US20200127002A1 (en) * 2018-10-22 2020-04-23 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
CN111106117A (zh) * 2018-10-29 2020-05-05 三星电子株式会社 制造半导体器件的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536894B2 (en) 2014-08-04 2017-01-03 Kabushiki Kaisha Toshiba Non-volatile memory device
KR20180137272A (ko) 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10614862B2 (en) 2017-12-22 2020-04-07 Micron Technology, Inc. Assemblies comprising memory cells and select gates
KR102574451B1 (ko) * 2019-02-22 2023-09-04 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR20210025244A (ko) * 2019-08-27 2021-03-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104428837A (zh) * 2012-04-18 2015-03-18 桑迪士克技术有限公司 使用可控栅极感应漏极泄漏电流对三维非易失性存储器的擦除操作
KR20140063144A (ko) * 2012-11-16 2014-05-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN104425608A (zh) * 2013-08-19 2015-03-18 爱思开海力士有限公司 三维半导体器件、包括其的可变电阻存储器件及其制造方法
US20150243672A1 (en) * 2014-02-25 2015-08-27 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US20160225783A1 (en) * 2015-01-30 2016-08-04 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US20170213844A1 (en) * 2016-01-25 2017-07-27 SK Hynix Inc. Semiconductor device and method of manufacturing the same
CN106298792A (zh) * 2016-09-30 2017-01-04 中国科学院微电子研究所 存储器件及其制造方法及包括该存储器件的电子设备
US9875929B1 (en) * 2017-01-23 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
CN109659308A (zh) * 2017-10-12 2019-04-19 爱思开海力士有限公司 半导体器件及其制造方法
US20190333931A1 (en) * 2018-04-30 2019-10-31 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
CN110473878A (zh) * 2018-05-10 2019-11-19 爱思开海力士有限公司 半导体器件以及半导体器件的制造方法
US20200083245A1 (en) * 2018-09-06 2020-03-12 Micron Technology, Inc. Semiconductor devices, electronic systems, and related methods
US20200127002A1 (en) * 2018-10-22 2020-04-23 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
CN111106117A (zh) * 2018-10-29 2020-05-05 三星电子株式会社 制造半导体器件的方法

Also Published As

Publication number Publication date
US11569263B2 (en) 2023-01-31
US20230115446A1 (en) 2023-04-13
KR20210141239A (ko) 2021-11-23
US20210358944A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
CN109103200B (zh) 半导体器件
US20230320098A1 (en) Semiconductor memory device and a method of manufacturing the same
CN110970439A (zh) 半导体器件及其制造方法
JP4439142B2 (ja) 不揮発性半導体メモリの製造方法
US11074981B2 (en) Integrated circuit device
CN110581137B (zh) 半导体器件的制造方法
KR20200046830A (ko) 반도체 장치 및 그 제조방법
US20120205805A1 (en) Semiconductor device and method of manufacturing the same
US20220037351A1 (en) Semiconductor devices
US7320934B2 (en) Method of forming a contact in a flash memory device
US20240206160A1 (en) Semiconductor memory device and method of fabricating the semiconductor memory device
US20230317816A1 (en) Semiconductor memory device and method of manufacturing the semiconductor memory device
US20230180475A1 (en) Method for manufacturing semiconductor device
JP2000223596A (ja) 半導体不揮発性記憶装置およびその製造方法
CN113675211A (zh) 半导体存储器装置和该半导体存储器装置的制造方法
US11963350B2 (en) Semiconductor memory device and method for fabricating the same
TWI812333B (zh) 半導體記憶體裝置
US11882704B2 (en) Semiconductor memory device and method of manufacturing the semiconductor memory device
US20230352088A1 (en) Memory device and method for manufacturing the same
KR20240052540A (ko) 반도체 장치 및 이의 제조 방법
CN116744686A (zh) 半导体存储器装置及半导体存储器装置的制造方法
CN115483223A (zh) 半导体存储器装置和半导体存储器装置的制造方法
CN116916653A (zh) 半导体存储器装置和半导体存储器装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination