CN111106012A - 一种实现半导体器件局域寿命控制的方法 - Google Patents

一种实现半导体器件局域寿命控制的方法 Download PDF

Info

Publication number
CN111106012A
CN111106012A CN201911327768.9A CN201911327768A CN111106012A CN 111106012 A CN111106012 A CN 111106012A CN 201911327768 A CN201911327768 A CN 201911327768A CN 111106012 A CN111106012 A CN 111106012A
Authority
CN
China
Prior art keywords
semiconductor device
diffusion
impurity source
impurity
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911327768.9A
Other languages
English (en)
Other versions
CN111106012B (zh
Inventor
李泽宏
柳雨真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201911327768.9A priority Critical patent/CN111106012B/zh
Publication of CN111106012A publication Critical patent/CN111106012A/zh
Application granted granted Critical
Publication of CN111106012B publication Critical patent/CN111106012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种实现半导体器件局域寿命控制的方法,包括以下步骤:在未金属化的半导体器件的第一表面覆盖杂质源,杂质源为具有复合中心效应的元素或含有所述元素的物质;根据预设扩散深度、杂质源的扩散系数和固溶度随温度的变化曲线,获得补余误差函数的参数;根据补余误差函数的参数,获得扩散温度和时间;根据扩散温度和时间,将复合中心原子扩散至半导体器件中的目标扩散深度;去除杂质源;快速热退火处理半导体器件,完成复合中心原子的电激活。本发明不需要氦离子注入机等设备,仅通过铂、金等复合中心原子扩散实现局域寿命控制,比传统的全局寿命控制具有导通压降低的优点,具有更好的正向性能和切换性能折中优值。

Description

一种实现半导体器件局域寿命控制的方法
技术领域
本发明属于半导体技术领域,具体涉及一种实现半导体器件局域寿命控制的方法。
背景技术
寿命控制技术是一种通过各种方法调整半导体内非平衡载流子的寿命以改善器件性能的技术。
由于双极导电的半导体器件普遍利用了电导调制效应,在导通状态下漂移区储存有浓度的乘积超过其本征乘积的电子和空穴(载流子),这些额外的载流子称为非平衡载流子,简称非子,非平衡电子和空穴会随着时间一对一复合消失,他们的平均存在时间称为非子寿命,在器件稳定在导通态后,从电极重掺杂区净注入非子的速度和漂移区中非子复合的速度相等,从而产生了一个稳定的非子浓度。在器件从导通状态切换为截止状态时,非子需要从器件的电极被抽取,从而形成拖尾电流,使得器件无法实现立刻截止。拖尾电流的大小和持续的时间长度也成为了衡量器件切换性能的重要指标,更小的拖尾电流和更短的拖尾时间意味着更好的切换性能。
因为电荷平衡的需要,在导通态下非平衡电子和非平衡空穴浓度大致相等,因此开发出了寿命控制技术。使用多种工艺可以加快非子的复合,从而使得器件在工作状态切换后短时间内大部分非子在器件内部复合,只有少量非子从电极流出,从而显著减小拖尾电流和时间。
传统的全局寿命控制技术包括如下两种:
(1)重金属扩散法:将含有铂、金等重金属的物质覆盖在器件表面,在900℃左右的环境下进行扩散,使得重金属原子均匀的分布在器件内部,并在扩散的同时已经实现了电激活,产生了位于禁带深处的复合能级,并具有相近的电子、空穴俘获截面,均匀的降低了非子寿命。
(2)电子辐照法:用高能电子轰击器件,使得器件内部出现一定浓度的晶格损伤(缺陷),这些缺陷可以起到复合中心的作用,均匀的降低了非子寿命。但该方法制作的器件在使用中会缓慢发生常温退火,晶格缺陷被自动修复,寿命控制失效。
然而,全局寿命控制技术存在以下缺点:降低非子寿命的同时会使得导通态下非子浓度明显下降,增加了导通电阻和压降,劣化了器件的导通性能。因此开发了局域寿命控制技术,只降低器件中部分区域的非子寿命,在器件导通态下尽量少的降低非子浓度,尽量少的提高导通压降;而在器件由导通态切换后,低寿命区的非子迅速复合,高寿命区的非子在浓度差的作用下,也扩散进入低寿命区复合,同样可以明显优化器件的切换性能。目前的局域寿命控制方式多采用氦离子注入法实现,然而氦离子注入所使用的氦离子注入机制造困难且价格昂贵,从而使工艺门槛和价格成本大大上升。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题,提供一种实现半导体器件局域寿命控制的方法。
为解决上述技术问题,本发明实施例提供一种实现半导体器件局域寿命控制的方法,包括以下步骤:
S1:在未金属化的半导体器件的第一表面覆盖杂质源,所述杂质源为具有复合中心效应的元素或含有所述元素的物质;
S2:根据预设扩散深度、所述杂质源的扩散系数随温度的变化曲线以及所述杂质源的固溶度随温度的变化曲线,获得补余误差函数的参数;
S3:根据所述补余误差函数的参数,获得扩散温度和扩散时间;
S4:根据所述扩散温度和扩散时间,将所述杂质源中的复合中心原子扩散至所述半导体器件中的目标扩散深度;
S5:去除所述杂质源;
S6:快速热退火处理所述半导体器件,完成复合中心原子的电激活。
在上述技术方案的基础上,本发明还可以做如下改进。
进一步的,在步骤S4和步骤S5之间,还包括步骤S4(1):去除所述杂质源,在与所述第一表面不同的第二表面覆盖所述杂质源,重复步骤S2-S4。
进一步的,在步骤S4和步骤S5之间,还包括步骤S4(2):去除所述杂质源,再于所述第一表面上覆盖所述杂质源,重复步骤S2-S4,其中步骤S2中的预设扩散深度大于步骤S4(2)中的预设扩散深度。
进一步的,在步骤S4和步骤S5之间,还包括步骤S4(3):去除所述杂质源,再于第二表面上覆盖所述杂质源,重复步骤S2-S4,其中步骤S4(1)中的预设扩散深度大于步骤S4(3)中的预设扩散深度。
进一步的,还包括步骤S7:金属化半导体器件,形成所述金属电极。
进一步的,所述补余误差函数的参数由以下公式确定:
Figure BDA0002328820390000031
其中,C为杂质浓度,x为扩散深度,t为扩散时间,Cs为表面杂质浓度,D为扩散系数,erfc为补余误差函数。
进一步的,所述杂质源为铂或金;和/或所述半导体器件为FRD、SCR、IGBT或MCT。
进一步的,所述快速热退火处理的时间为1~60s。
进一步的,所述覆盖杂质源的方法为淀积或涂匀。
进一步的,所述步骤S5和步骤S6交换顺序。
本发明的有益效果是:本发明不需要氦离子注入机等设备,仅通过使用传统的重金属扩散设备将铂、金等复合中心原子扩散,就可以实现局域寿命控制,工艺门槛与成本大大降低,且比传统的全局寿命控制具有导通压降低的优点,具有更好的正向性能和切换性能折中优值。
附图说明
图1为本发明实施例1的一种实现半导体器件局域寿命控制的流程图;
图2为快扩散杂质在硅中的扩散系数和温度的关系图;
图3为快扩散杂质在硅中的固溶度和温度的关系图;
图4为根据本发明实施例1实现基于N型外延的1200V FRD半导体器件局域寿命控制的流程图;
图5-11为根据本发明实施例1实现基于N型外延的1200V FRD半导体器件局域寿命控制的工艺流程示意图;
图12为本发明实施例2的一种实现半导体器件局域寿命控制的示意图;
图13为本发明实施例3的一种实现半导体器件局域寿命控制的示意图。
附图中,各标号所代表的部件列表如下:
1、N型掺磷硅衬底,2、N-漂移区,31、表面层,41、P型阳极区,51、第一金源,52、第二金源,61、第一预定低寿命区,62、第二预定低寿命区,71、第一低寿命区,72、第二低寿命区,81、第一铝电极,82、第二铝电极,63、第一高寿命区,110、第二高寿命区,120、第三高寿命区,111、第一中等寿命区,121、第二中等寿命区,122、第三中等寿命区,112、第三低寿命区,123、第四低寿命区,124、第五低寿命区。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
实施例1
本发明实施例1提供的一种实现半导体器件局域寿命控制的方法,如图1所示,包括以下步骤:
S1:在未金属化的半导体器件的第一表面覆盖杂质源,所述杂质源为具有复合中心效应的元素或含有所述元素的物质;
S2:根据预设扩散深度、所述杂质源的扩散系数随温度的变化曲线以及所述杂质源的固溶度随温度的变化曲线,获得补余误差函数的参数;
S3:根据所述补余误差函数的参数,获得扩散温度和扩散时间;
S4:根据所述扩散温度和扩散时间,将所述杂质源中的复合中心原子扩散至所述半导体器件中的目标扩散深度;
S5:去除所述杂质源;
S6:快速热退火处理所述半导体器件,完成复合中心原子的电激活。
其中,所述杂质源的扩散系数随温度的变化曲线以及所述杂质源的固溶度随温度的变化曲线分别如图2和图3所示,通过固溶度随温度的变化曲线,可以确定杂质源的表面杂质浓度。具有复合中心效应的元素包含以金、铂为代表的,所有能够改变器件非平衡载流子寿命的元素,可以在半导体器件的正面、背面、侧面等任何表面覆盖复合中心源物质。
本发明实现局域寿命控制的原理为:金、铂等重金属在退火温度下(850-900℃)具有非常高的扩散系数,可以在几分钟内扩散数十微米,因此如果在炉管中同时进行扩散和退火,将无法控制扩散长度,无法实现局域寿命控制。而将扩散和退火工艺分离后,可以在较低的温度下进行扩散,杂质的扩散系数将显著下降,因此可以精确的控制扩散长度,而后可以使用红外线炉等设备进行高速退火,在几秒钟内完成退火过程,对扩散过程中确定的杂质分布不产生显著影响,因此可以实现局域寿命控制的效果。
具体的,根据本发明实施例1实现基于N型外延的1200V FRD半导体器件局域寿命控制的方法,如图4-11所示,工艺制造过程中,其主要的工艺步骤和工艺参数如下:
步骤a:制备衬底:制备<100>晶向的N型掺磷硅衬底1,衬底电阻率为30~50Ω·cm,衬底厚度为550~750μm,如图5所示。
步骤b:形成漂移区:在1100~1150℃下使用化学气相淀积(CVD)方法,以0.3~0.5μm/min的速度在所述衬底1上生长80~100μm厚的N型磷轻掺杂(1~5×1013cm-3)外延层,作为N-漂移区21,如图6所示。
步骤c:形成表面层:在1100~1150℃下使用化学气相淀积(CVD)方法,以0.3~0.5μm/min的速度在所述N-漂移区21上生长10μm厚的无掺杂外延层,作为表面层31,如图7所示。
步骤d:形成P型阳极区:在步骤c形成的表面层表面涂匀硼源物质,在1100~1200℃下扩散30~60min,使所述表面层31转化为P型阳极区41,如图8所示。
步骤e:将衬底背面减薄,使整个器件的厚度减薄到100~150μm,将此时包括N型掺磷硅衬底1、N-漂移区21和P型阳极区41的结构作为第一高寿命区63。
步骤f:在第一高寿命区63背面用溅射法覆盖一层第一金源51,在400~600℃下,经过30~60min的扩散,使金原子扩散到30~60μm的位置,形成第一预定低寿命区61。
步骤g:在第一高寿命区63正面用溅射法覆盖一层第二金源52,在400~600℃下,经过5~10min的扩散,使金原子扩散到10~30μm的位置,形成第二预定低寿命区62,如图9所示。
步骤h:使用快速热退火,通过1~60s的快速热退火,完成金原子的电激活,第一、第二预定低寿命区61、62成为第一、第二低寿命区71、72,微观过程如图10所示。
步骤i:去除表面金源,淀积氧化层,其后在正面开接触孔。
步骤j:通过冷铝或者热铝的方式形成3~10μm的第二铝电极82。
步骤k:背面金属化,形成第一铝电极81,如图11所示。
实施例2
本发明实施例2提供的一种实现半导体器件局域寿命控制的方法,是在本发明实施例1的基础上,在步骤S4和步骤S5之间,还包括步骤S4(2):去除所述杂质源,再于所述第一表面上覆盖所述杂质源,重复步骤S2-S4,其中步骤S2中的预设扩散深度大于步骤S4(2)中的预设扩散深度,从而形成第二高寿命区110,第一中等寿命区111,第三低寿命区112,如图12所示,实现同一方向阶梯型的局域寿命控制效果。
实施例3
本发明实施例3提供的一种实现半导体器件局域寿命控制的方法,是在本发明实施例2的基础上,在步骤S4和步骤S5之间,还包括步骤:
S4(1):去除所述杂质源,在与所述第一表面不同的第二表面覆盖所述杂质源,重复步骤S2-S4;
S4(3):去除所述杂质源,再于第二表面上覆盖所述杂质源,重复步骤S2-S4,其中步骤S4(1)中的预设扩散深度大于步骤S4(3)中的预设扩散深度。
根据上述实施例,形成第三高寿命区120,第二中等寿命区121,第三中等寿命区122,第四低寿命区123,第五低寿命区124,实现多方向、阶梯型的局域寿命控制效果。
上述实施例中,若在第一表面方向和在第二表面方向的预设扩散深度相同,则可在第一表面和第二表面覆盖杂质源后,统一进行扩散处理。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种实现半导体器件局域寿命控制的方法,其特征在于,包括以下步骤:
S1:在未金属化的半导体器件的第一表面覆盖杂质源,所述杂质源为具有复合中心效应的元素或含有所述元素的物质;
S2:根据预设扩散深度、所述杂质源的扩散系数随温度的变化曲线以及所述杂质源的固溶度随温度的变化曲线,获得补余误差函数的参数;
S3:根据所述补余误差函数的参数,获得扩散温度和扩散时间;
S4:根据所述扩散温度和扩散时间,将所述杂质源中的复合中心原子扩散至所述半导体器件中的目标扩散深度;
S5:去除所述杂质源;
S6:快速热退火处理所述半导体器件,完成复合中心原子的电激活。
2.根据权利要求1所述的一种实现半导体器件局域寿命控制的方法,其特征在于,在步骤S4和步骤S5之间,还包括步骤S4(1):去除所述杂质源,在与所述第一表面不同的第二表面覆盖所述杂质源,重复步骤S2-S4。
3.根据权利要求1至2任一项所述的一种实现半导体器件局域寿命控制的方法,其特征在于,在步骤S4和步骤S5之间,还包括步骤S4(2):去除所述杂质源,再于所述第一表面上覆盖所述杂质源,重复步骤S2-S4,其中步骤S2中的预设扩散深度大于步骤S4(2)中的预设扩散深度。
4.根据权利要求3所述的一种实现半导体器件局域寿命控制的方法,其特征在于,在步骤S4和步骤S5之间,还包括步骤S4(3):去除所述杂质源,再于第二表面上覆盖所述杂质源,重复步骤S2-S4,其中步骤S4(1)中的预设扩散深度大于步骤S4(3)中的预设扩散深度。
5.根据权利要求1-2和权利要求4任一项所述的一种实现半导体器件局域寿命控制的方法,其特征在于,还包括步骤S7:金属化半导体器件,形成所述金属电极。
6.根据权利要求1-2和权利要求4任一项所述的一种实现半导体器件局域寿命控制的方法,其特征在于,所述补余误差函数的参数由以下公式确定:
Figure FDA0002328820380000021
其中,C为杂质浓度,x为扩散深度,t为扩散时间,Cs为表面杂质浓度,D为扩散系数,erfc为补余误差函数。
7.根据权利要求1-2和权利要求4任一项所述的一种实现半导体器件局域寿命控制的方法,其特征在于,所述杂质源为铂或金;和/或所述半导体器件为FRD、SCR、IGBT或MCT。
8.根据权利要求1-2和权利要求4任一项所述的一种实现半导体器件局域寿命控制的方法,其特征在于,所述快速热退火处理的时间为1~60s。
9.根据权利要求1-2和权利要求4任一项所述的一种实现半导体器件局域寿命控制的方法,其特征在于,所述覆盖杂质源的方法为淀积或涂匀。
10.根据权利要求1-2和权利要求4任一项所述的一种实现半导体器件局域寿命控制的方法,其特征在于,所述步骤S5和步骤S6交换顺序。
CN201911327768.9A 2019-12-20 2019-12-20 一种实现半导体器件局域寿命控制的方法 Active CN111106012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911327768.9A CN111106012B (zh) 2019-12-20 2019-12-20 一种实现半导体器件局域寿命控制的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911327768.9A CN111106012B (zh) 2019-12-20 2019-12-20 一种实现半导体器件局域寿命控制的方法

Publications (2)

Publication Number Publication Date
CN111106012A true CN111106012A (zh) 2020-05-05
CN111106012B CN111106012B (zh) 2022-05-17

Family

ID=70422033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911327768.9A Active CN111106012B (zh) 2019-12-20 2019-12-20 一种实现半导体器件局域寿命控制的方法

Country Status (1)

Country Link
CN (1) CN111106012B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5563869A (en) * 1978-11-09 1980-05-14 Sony Corp Semiconductor device
US4748103A (en) * 1986-03-21 1988-05-31 Advanced Power Technology Mask-surrogate semiconductor process employing dopant protective region
CN1043039A (zh) * 1988-11-19 1990-06-13 亚瑞亚·勃朗勃威力有限公司 载流子寿命的轴向调节方法
US20030127645A1 (en) * 2001-12-15 2003-07-10 Koninklijke Philips Electronics N.V. Semiconductor devices and their manufacture
CN1472780A (zh) * 2002-07-25 2004-02-04 株式会社东芝 半导体器件的制造方法和退火装置
US20100248462A1 (en) * 2009-03-25 2010-09-30 Abb Technology Ag Method for manufacturing a power semiconductor device
CN102184854A (zh) * 2011-04-14 2011-09-14 电子科技大学 一种功率器件背面热退火时对正面金属图形的保护方法
CN105374884A (zh) * 2014-08-14 2016-03-02 英飞凌科技股份有限公司 调整在双极半导体器件中的电荷载流子寿命
TW201640687A (zh) * 2015-02-10 2016-11-16 三菱電機股份有限公司 太陽能電池的製造方法及太陽能電池
CN106611797A (zh) * 2015-10-23 2017-05-03 国网智能电网研究院 一种具有局域金属寿命控制的功率器件及其制作方法
US20170309484A1 (en) * 2016-04-22 2017-10-26 Infineon Technologies Ag Carbon Vacancy Defect Reduction Method for SiC
CN109540969A (zh) * 2018-11-13 2019-03-29 中国科学院微电子研究所 SiC氧化中SiC-SiO2界面碳杂质类型与位置分布的测定方法
CN109994383A (zh) * 2017-12-18 2019-07-09 英飞凌科技股份有限公司 半导体器件和用于形成半导体器件的方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5563869A (en) * 1978-11-09 1980-05-14 Sony Corp Semiconductor device
US4748103A (en) * 1986-03-21 1988-05-31 Advanced Power Technology Mask-surrogate semiconductor process employing dopant protective region
CN1043039A (zh) * 1988-11-19 1990-06-13 亚瑞亚·勃朗勃威力有限公司 载流子寿命的轴向调节方法
US20030127645A1 (en) * 2001-12-15 2003-07-10 Koninklijke Philips Electronics N.V. Semiconductor devices and their manufacture
CN1472780A (zh) * 2002-07-25 2004-02-04 株式会社东芝 半导体器件的制造方法和退火装置
US20100248462A1 (en) * 2009-03-25 2010-09-30 Abb Technology Ag Method for manufacturing a power semiconductor device
CN102184854A (zh) * 2011-04-14 2011-09-14 电子科技大学 一种功率器件背面热退火时对正面金属图形的保护方法
CN105374884A (zh) * 2014-08-14 2016-03-02 英飞凌科技股份有限公司 调整在双极半导体器件中的电荷载流子寿命
TW201640687A (zh) * 2015-02-10 2016-11-16 三菱電機股份有限公司 太陽能電池的製造方法及太陽能電池
CN106611797A (zh) * 2015-10-23 2017-05-03 国网智能电网研究院 一种具有局域金属寿命控制的功率器件及其制作方法
US20170309484A1 (en) * 2016-04-22 2017-10-26 Infineon Technologies Ag Carbon Vacancy Defect Reduction Method for SiC
CN109994383A (zh) * 2017-12-18 2019-07-09 英飞凌科技股份有限公司 半导体器件和用于形成半导体器件的方法
CN109540969A (zh) * 2018-11-13 2019-03-29 中国科学院微电子研究所 SiC氧化中SiC-SiO2界面碳杂质类型与位置分布的测定方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SCHULZE, HJ等: "Diffusion-induced doping processes and defect kinetics in power devices", 《MATERIALWISSENSCHAFT UND WERKSTOFFTECHNIK》 *

Also Published As

Publication number Publication date
CN111106012B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
US10930732B2 (en) Semiconductor device including a silicon carbide layer
CN110896098B (zh) 一种基于碳化硅基的反向开关晶体管及其制备方法
CN111276541B (zh) 常关型场效应晶体管及其制备方法
US11296192B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6362545B2 (ja) パワー半導体装置を製造するための方法
US10079282B2 (en) Semiconductor device and method of manufacturing the same
JP2014056946A (ja) 半導体装置および半導体装置の製造方法
CN109244126B (zh) 一种绝缘栅双极晶体管及其制作方法
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
JPH06350110A (ja) 高速パワーダイオード及びその製造方法
US8592903B2 (en) Bipolar semiconductor device and manufacturing method
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
JP2008034464A (ja) 半導体装置の製造方法
CN111106012B (zh) 一种实现半导体器件局域寿命控制的方法
JP4364945B2 (ja) バイポーラ半導体素子の製造方法
JPH09260662A (ja) 絶縁ゲートバイポーラトランジスタ
US9305734B2 (en) Semiconductor device for electron emission in a vacuum
JP2003264288A (ja) 半導体装置
CN112382568A (zh) 一种mos控制晶闸管的制造方法
CN111653611A (zh) 一种改善半导体器件反向恢复特性的方法
CN117457731B (zh) 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法
CN110504300B (zh) 绝缘栅极晶体管及其制备方法和应用
CN117457732B (zh) 一种栅极下方具有P型空间层的SiC LIGBT及制备方法
CN117497578B (zh) 一种具有低漏电的igbt及制备方法
CN117476757A (zh) 一种具有高抗闩锁能力的igbt及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant