CN111092077A - 双薄膜晶体管及其制备方法、显示面板 - Google Patents

双薄膜晶体管及其制备方法、显示面板 Download PDF

Info

Publication number
CN111092077A
CN111092077A CN201811235007.6A CN201811235007A CN111092077A CN 111092077 A CN111092077 A CN 111092077A CN 201811235007 A CN201811235007 A CN 201811235007A CN 111092077 A CN111092077 A CN 111092077A
Authority
CN
China
Prior art keywords
thin film
film transistor
drain electrode
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811235007.6A
Other languages
English (en)
Other versions
CN111092077B (zh
Inventor
李松举
付东
唐卫东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Juhua Printing Display Technology Co Ltd
Original Assignee
Guangdong Juhua Printing Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Juhua Printing Display Technology Co Ltd filed Critical Guangdong Juhua Printing Display Technology Co Ltd
Priority to CN201811235007.6A priority Critical patent/CN111092077B/zh
Publication of CN111092077A publication Critical patent/CN111092077A/zh
Application granted granted Critical
Publication of CN111092077B publication Critical patent/CN111092077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例涉及一种双薄膜晶体管及其制备方法、显示面板，该双薄膜晶体管包括第一薄膜晶体管、第二薄膜晶体管以及衬底；衬底形成有从衬底的第一面贯穿至相对的第二面的孔洞；第一薄膜晶体管位于衬底的第一面；第二薄膜晶体管位于衬底的第二面；第一薄膜晶体管的漏极通过孔洞与第二薄膜晶体管的漏极电性连接从而电位相等，以实现漏电流的双倍输出，提高显示面板的刷新效率。

Description

双薄膜晶体管及其制备方法、显示面板
技术领域
本发明涉及半导体器件领域，特别是涉及双薄膜晶体管及其制备方法、显示面板。
背景技术
目前的平板显示中，为达到高分辨率而广泛采用了薄膜晶体管作为有源驱动显示的基础，以此来获得高速图像转换和更高分辨率的显示效果。其中，薄膜晶体管作为有源驱动的重要组成部分，目前主流驱动器件为非晶硅、多晶硅和氧化物薄膜晶体管。其中，非晶硅薄膜晶体管(Thin Film Transistor,TFT)器件作为一种成熟的驱动制造技术，具有成本低、制程少、良率高的特点，这使这种驱动方案能广泛地应用于低分辨率的电视面板以及低端的平板显示中。而对于市场上大部分高端手机、有源矩阵有机发光二极体(Active-Matrix Organic Light-Emitting Diode，AMOLED)驱动、虚拟显示(Virtual Reality，VR)用的显示面板等，它们的驱动方案要求更快的晶体管响应速率、更高的开启电流，类似非晶硅这样的低迁移率器件较难适应。因此，如何获得迁移率更高的高性能薄膜晶体管是本领域技术人员亟需解决的技术问题。
发明内容
基于此，有必要针对传统薄膜晶体管迁移率低的技术问题，提供一种双薄膜晶体管及其制备方法、显示面板。
第一方面，本发明实施例提供一种双薄膜晶体管，包括：第一薄膜晶体管、第二薄膜晶体管以及衬底；
衬底形成有从衬底的第一面贯穿至相对的第二面的孔洞；
第一薄膜晶体管位于衬底的第一面，第一薄膜晶体管包括第一漏电极；
第二薄膜晶体管位于衬底的第二面，第二薄膜晶体管包括第二漏电极；
第一薄膜晶体管的第一漏电极通过孔洞与第二薄膜晶体管的第二漏电极电性连接从而电位相等。
在其中一个实施例中，第一薄膜晶体管和第二薄膜晶体管共用一个栅极。
在其中一个实施例中，栅极设置于衬底的第一面，栅极上叠设有第一栅极绝缘层、第一有源层以及第一源漏电极层，栅极、第一栅极绝缘层、第一有源层以及第一源漏电极层共同构成第一薄膜晶体管，其中，第一源漏电极层包括相互分离的第一源电极和第一漏电极；
衬底的第二面叠设有第二有源层以及第二源漏电极层，栅极、衬底、第二有源层以及第二源漏电极层共同构成第二薄膜晶体管，其中，第二源漏电极层包括相互分离的第二源电极和第二漏电极；衬底作为第二薄膜晶体管的栅极绝缘层。
在其中一个实施例中，第一薄膜晶体管的第一栅极设置于衬底的第一面，第一栅极上叠设有第一栅极绝缘层、第一有源层以及第一源漏电极层；其中，第一源漏电极层包括相互分离的第一源电极和第一漏电极；
第二薄膜晶体管的第二栅极设置于衬底的第二面，第二栅极上叠设有第二栅极绝缘层、第二有源层以及第二源漏电极层；其中，第二源漏电极层包括相互分离的第二源电极和第二漏电极。
在其中一个实施例中，第一薄膜晶体管还包括位于第一有源层上的第一掺杂半导体层，第一掺杂半导体层包括相互分离的第一源极引出和第一漏极引出，第二薄膜晶体管还包括位于第二有源层上的第二掺杂半导体层，第二掺杂半导体层包括相互分离的第二源极引出和第二漏极引出；和/或，
第一薄膜晶体管还包括第一钝化层，第一钝化层覆盖第一有源层、第一源电极以及第一漏电极，第二薄膜晶体管还包括第二钝化层，第二钝化层覆盖第二有源层、第二源电极以及第二漏电极。
在其中一个实施例中，衬底的厚度为10～1000纳米。
在其中一个实施例中，第一掺杂半导体层的导电杂质掺杂浓度大于第一有源层的导电杂质掺杂浓度，第二掺杂半导体层的掺杂导电杂质浓度大于第二有源层的掺杂导电杂质浓度。
在其中一个实施例中，还包括部分覆盖第一漏电极和/或第二漏电极的导电阳极。
第二方面，本发明实施例提供一种双薄膜晶体管的制备方法，包括：
提供衬底，衬底形成有从衬底的第一面贯穿至相对的第二面的孔洞；
在孔洞内填充导电填充物；
在衬底的第一面形成第一薄膜晶体管；
在衬底的第二面形成第二薄膜晶体管；
其中，第一薄膜晶体管包括第一漏电极，第二薄膜晶体管包括第二漏电极；第一薄膜晶体管的第一漏电极通过孔洞内的导电填充物电性连接第二薄膜晶体管的第二漏电极从而电位相等。
在其中一个实施例中，在衬底的第一面形成第一薄膜晶体管，在衬底的第二面上形成第二薄膜晶体管的步骤包括：
在衬底的第一面上形成栅极；
在栅极上形成第一栅极绝缘层；
在第一栅极绝缘层上形成第一有源层；
在第一栅极绝缘层以及第一有源层上形成图案化的第一源漏电极层，第一源漏电极层包括相互分离的第一源电极和第一漏电极，第一漏电极覆盖或部分覆盖孔洞；
在衬底的第二面形成第二有源层，
在衬底以及第二有源层上形成图案化的第二源漏电极层，第二源漏电极层包括相互分离的第二源电极和第二漏电极，第二漏电极覆盖或部分覆盖孔洞。
在其中一个实施例中，在衬底的第一面形成第一薄膜晶体管，在衬底的第二面上形成第二薄膜晶体管的步骤包括：
在衬底的第一面上形成第一栅极；
在第一栅极上形成第一栅极绝缘层；
在第一栅极绝缘层上形成第一有源层；
在第一栅极绝缘层以及第一有源层上形成图案化的第一源漏电极层，第一源漏电极层包括相互分离的第一源电极和第一漏电极，第一漏电极覆盖或部分覆盖孔洞；
在衬底的第二面上形成第二栅极；
在第二栅极上形成第二栅极绝缘层；
在第二栅极绝缘层上形成第二有源层；
在第二栅极绝缘层以及第二有源层上形成图案化的第二源漏电极层，第二源漏电极层包括相互分离的第二源电极和第二漏电极，第二漏电极覆盖或部分覆盖孔洞。
在其中一个实施例中，提供衬底的步骤包括：
在硬质基板上涂布具有感光性的高分子聚合物；
通过光刻和固化形成具有孔洞的高分子聚合物衬底。
在其中一个实施例中，还包括：
图案化钝化层，在钝化层形成凹槽；
在凹槽中形成图案化导电阳极。
第三方面，本发明实施例提供一种显示面板，包括如第一方面的双薄膜晶体管。
上述实施例提供的一种双薄膜晶体管及其制备方法、显示面板，该双薄膜晶体管包括第一薄膜晶体管、第二薄膜晶体管以及衬底；衬底形成有从衬底的第一面贯穿至相对的第二面的孔洞；第一薄膜晶体管位于衬底的第一面；第二薄膜晶体管位于衬底的第二面；第一薄膜晶体管的漏极通过孔洞与第二薄膜晶体管的漏极电性连接从而电位相等，在该双薄膜晶体管的栅极同时加载开启电压时，第一薄膜晶体管和第二薄膜晶体管同时工作，相当于并联的两个电流源。第一薄膜晶体管的漏电流和第二薄膜晶体管的漏电流通过孔洞汇聚在一起，以实现漏电流的双倍输出，提高显示面板的刷新效率。
附图说明
图1是本发明实施例提供的一种双薄膜晶体管的结构示意图；
图2是本发明实施例提供的一种双薄膜晶体管的另一结构示意图；
图3是本发明实施例提供的一种双薄膜晶体管的制备方法的流程图。
具体实施方式
为了便于理解本发明，下面将对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
需要说明的是，本发明实施例中的真空制程属于现有技术，其包括但不限于磁控溅射、真空热蒸镀、有机气相沉积等制程方法，本领域技术人员可以根据实际情况具体选择制备过程中的各个参数，本发明实施例对于其具体操作过程不再详细描述。
图1是本发明实施例提供的一种双薄膜晶体管的结构示意图，如图1所示，该双薄膜晶体管，包括第一薄膜晶体管100、第二薄膜晶体管200以及衬底110。衬底110形成有从衬底110的第一面贯穿至相对的第二面的孔洞110a。在衬底110的两个面上分别形成有薄膜晶体管，具体的，第一薄膜晶体管100位于衬底110的第一面，第二薄膜晶体管200位于衬底110的第二面。第一薄膜晶体管100包括第一漏电极160b，第二薄膜晶体管200包括第二漏电极260b。其中，第一薄膜晶体管100的第一漏电极160b通过孔洞110a与第二薄膜晶体管200的第二漏电极260b电性连接从而电位相等，孔洞110a中填充有导电材料。
本实施例提供的双薄膜晶体管，当在该双薄膜晶体管的栅极同时加载开启电压时，第一薄膜晶体管和第二薄膜晶体管同时工作，第一源漏电极层和第二源漏电极层同时导通，相当于并联的两个电流源。第一薄膜晶体管的漏电流和第二薄膜晶体管的漏电流通过孔洞汇聚在一起，从而提高漏电流的输出大小，提高显示面板的刷新效率。
图1是本发明实施例提供的一种双薄膜晶体管的结构示意图，如图1所示，第一薄膜晶体管100和第二薄膜晶体管200共用一个栅极120。进一步的，栅极120设置于衬底110的第一面，栅极120上叠设有第一栅极绝缘层130、第一有源层140、以及第一源漏电极层160。其中，栅极120、第一栅极绝缘层130、第一有源层140、以及第一源漏电极层160共同构成第一薄膜晶体管100，第一源漏电极层160包括相互分离的第一源电极160a和第一漏电极160b。
继续参考图1，在衬底110的第二面上形成有第二薄膜晶体管200，其中，衬底110充当第二薄膜晶体管200的栅极绝缘层。衬底110的第二面依次叠设有第二有源层240以及第二源漏电极层260。其中，共用的栅极120、衬底110、第二有源层240以及第二源漏电极层260共同构成第二薄膜晶体管200，第二源漏电极层260包括相互分离的第二源电极260a和第二漏电极260b；衬底110作为第二薄膜晶体管200的栅极绝缘层。本实施例提供的双薄膜晶体管采用单栅极结构，第一薄膜晶体管和第二薄膜晶体管共用一个栅极，减少了其中一个薄膜晶体管的栅极和栅极绝缘层的制程，降低制作成本。
图2是本发明实施例提供的一种双薄膜晶体管的另一结构示意图，如图2所示，该双薄膜晶体管有两个栅极，分别位于衬底110的第一面和第二面。进一步的，第一薄膜晶体管100的第一栅极121设置于衬底110的第一面，第一栅极120上依次叠设有第一栅极绝缘层130、第一有源层140以及第一源漏电极层160；第一源漏电极层160包括相互分离的第一源电极160a和第一漏电极160b。
第二薄膜晶体管200的第二栅极220设置于衬底110的第二面，第二栅极220上依次叠设有第二栅极绝缘层230、第二有源层240以及第二源漏电极层260；第二源漏电极层260包括相互分离的第二源电极260a和第二漏电极260b。在本实施例中，双薄膜晶体管通过衬底上的孔洞将衬底上的第一薄膜晶体管和第二薄膜晶体管的漏电极集中起来，在不增加薄膜晶体管的宽长比、不牺牲开口率、不用进行更多的技术或设备投资的同时，提高薄膜晶体管的漏电流输出。在显示面板应用中，该双薄膜晶体管能更快地使像素电路中的电容充好电，减少显示面板单行的刷新时间，因此在显示面板原本单帧刷新时间不变的情况下，可以刷新更多行数，从而可以增加显示面板的行数以提高显示面板的分辨率，该技术效果相当于提高薄膜晶体管的迁移率。
其中，该第一薄膜晶体管100和第二薄膜晶体管200可以为顶栅结构或底栅结构的薄膜晶体管。衬底110用于承载薄膜晶体管等元器件，可以是刚性基板，如陶瓷基板、硅基板以及各类玻璃基板等，也可以是柔性基板，如聚酰亚胺及其衍生物薄膜、聚萘二甲酸乙二醇酯、磷酸烯醇式丙酮酸、二亚苯基醚树脂等。继续参考图1或图2，栅极120为一种导电材料。栅极120的材料可以为无机物，如铝、钼、钛、铜、银、金等导电金属，也可以是无机物。
第一栅极绝缘层130和第二栅极绝缘层230起到隔绝有源层和栅极的作用。第一栅极绝缘层130和第二栅极绝缘层230可以为有机绝缘材料，也可以是无机绝缘材料，如氮化硅、氧化硅、氮氧化硅、碳氧化硅、氧化铝等。
第一有源层140和第二有源层240为半导体材料，一般情况下，若在半导体的源漏两端加载电压，半导体内部不会有电流流动或仅有极小的漏电流，而当栅极相对于源漏极部分有压降且达到一个阈值电压时，半导体内部会受栅极的影响而降低其电阻率，从而会有10^4数量级以上的电流量的变化，也即源漏电极导通，从而起到通过栅极来控制源漏电极是否导通的功能。其中，第一有源层和第二有源层的材料为非晶硅、多晶硅、氧化物半导体、有机物半导体等。该氧化物材料包括铟、镓、锌、锡中的至少一种，当然还可以进一步包括钨、铁、锰、镍、铝、镉、钛、锗等材料中的至少一种。
第一源漏电极层160和第二源漏电极层260为导电物质。可选为导电性能较好的材料，如铝、铜、银等材料及其组合叠层，也可以是有机导电材料。
在其中一个实施例中，第一薄膜晶体管100还包括位于第一有源层140上的第一掺杂半导体层150，第一掺杂半导体层150包括相互分离的第一源极引出150a和第一漏极引出150b，第二薄膜晶体管200还包括位于第二有源层240上的第二掺杂半导体层250，第二掺杂半导体层250包括相互分离的第二源极引出250a和第二漏极引出250b；和/或，第一薄膜晶体管100还包括第一钝化层170，第一钝化层170覆盖第一有源层140、第一源电极160a以及第一漏电极160b，第二薄膜晶体管200还包括第二钝化层270，第二钝化层270覆盖第二有源层240、第二源电极260a以及第二漏电极260b。
继续参考图1或图2，第一薄膜晶体管100的第一有源层140上还可以制备有第一掺杂半导体层150，第二薄膜晶体管200的第二有源层240上还可以制备有第二掺杂半导体层250。第一掺杂半导体层150和第二掺杂半导体层250为辅助导电功能层。在一般情况下，第一有源层140和第二有源层240为半导体材料，第一源漏电极层160和第二源漏电极层260为金属材料。当有源层与源漏电极层直接接触时，半导体材料与金属材料之间形成肖特基接触，此时，有源层与源漏电极层至今的接触电阻比较大，从而产生不必要的电流损耗，降低薄膜晶体管的开启电流。因此，在有源层和源漏电极层之间增加一个功能层即掺杂半导体层，使得掺杂半导体层与源漏电极层之间形成欧姆接触，同时掺杂半导体层能有源层产生电性连接，降低有源层与源漏电极层之间的接触电阻。需要说明的是，有源层包括第一有源层和/或第二有源层，源漏电极层包括第一源漏电极层和/或第二源漏，掺杂半导体层包括第一掺杂半导体层和/或第二掺杂半导体层。
第一钝化层170和第二钝化层270为绝缘材料，主要起到保护有源层和源漏电极层的作用，第一钝化层170和第二钝化层270的材料可以为氮化硅、氧化硅、氧化铝，SiON等。在实施例中，钝化层的厚底可以达到微米级别，以保护薄膜晶体管免受损伤。例如，在制备第一薄膜晶体管之后制备第二薄膜晶体管，较厚的第一钝化层可以在制备第二薄膜晶体管的过程中，以保护第一薄膜晶体管免受损坏。
在其中一个实施例中，衬底的厚度为10～1000纳米。
该双薄膜晶体管采用单栅极结构时，在衬底110上形成第一薄膜晶体管100，并将该衬底110作为第二薄膜晶体管200的栅极绝缘层，第一薄膜晶体管100和第二薄膜晶体管200共用一个栅极120，此时，衬底110的厚度优选为与第一薄膜晶体管100的第一栅极绝缘层130的厚度相当，可选的，该衬底110的厚度为10～1000纳米。同时，该衬底110可以为刚性衬底，也可以是柔性衬底。
在其中一个实施例中，第一掺杂半导体层150的掺杂浓度大于第一有源层140的掺杂浓度，第二掺杂半导体层250的掺杂浓度大于第二有源层240的掺杂浓度。
为了降低第一有源层140与第一源漏电极层160，以及第二有源层240与第二源漏电极层260之间的接触电阻，可选的，对第一掺杂半导体层150和第二掺杂半导体层250进行掺杂处理，如向第一掺杂半导体层150和第二掺杂半导体层250掺杂磷离子，从而增大导电率。进一步的，第一掺杂半导体层150的掺杂浓度大于第一有源层140的掺杂浓度，第二掺杂半导体层250的掺杂浓度大于第二有源层240的掺杂浓度。当掺杂浓度增加时，第一掺杂半导体层150和第二掺杂半导体层250的导电性能增加，有利于第一掺杂半导体层150与第一源漏电极层160和第二掺杂半导体250与第二源漏电极层260接触时形成欧姆接触，减少电流损耗。
在其中一个实施例中，该双薄膜晶体管还包括部分覆盖第一漏电极160b和/或第二漏电极260b的导电阳极180。
导电阳极180部分覆盖在第一漏电极160b和/或第二漏电极260b上，当发光材料或液晶材料放置在第一薄膜晶体管100所在一侧，则将导电阳极180部分覆盖第一漏电极160b上，当发光材料或液晶材料放置在第二薄膜晶体管200所在一侧，则将导电阳极部分覆盖第二漏电极260b上。导电阳极180的材料可以根据实际应用的不同而选定。例如，在液晶显示器、底发射的有机发光二极管或量子有机发光二极管器件中，可以采用透明电极，其中，导电阳极180的材料可以为氧化铟锡(Indium Tin Oxide，ITO)、铝掺杂的氧化锌透明导电玻璃、ZnO：Sn透明导电薄膜、纳米银线薄膜和石墨烯等。利用真空制程等方法完成蒸镀，结合光刻工艺进行图案化，形成导电阳极180。
具体的，图3是本发明实施例提供的一种双薄膜晶体管的制备方法的流程图，如图3所示，该双薄膜晶体管的制备方法包括以下步骤：
步骤S310、提供衬底，该衬底形成有从衬底的第一面贯穿至相对的第二面的孔洞。
该衬底可以为刚性衬底，如硬质玻璃衬底、石英衬底、不锈钢衬底等，也可以是柔性衬底，如柔性衬底的材料可以为聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚酰亚胺、聚甲基丙烯酸酯、聚丙烯腈、聚醚醚酮、聚醚砜、乙烯醇、聚碳酸酯、聚甲醛树脂、聚氨酯、聚烯烃、聚乙烯类、金属箔片、超薄玻璃等。根据不同的衬底材料，可以使用不同的图案化方法形成从衬底的第一面贯穿至相对的第二面的的孔洞。以玻璃衬底为例，可以使用精密激光打孔或机械打孔的方法，也可以使用精细的氢氟酸蚀刻的方法来完成。需要说明的是，当该衬底为薄衬底，如达到亚微米级别的厚度时，可以将该衬底作为栅极绝缘层。
步骤S320、在孔洞内填充导电填充物。
利用真空制程的方法在衬底的第一面形成导电层。在利用真空制程形成导电层的过程中，整个衬底都会均匀覆盖上同样厚度的导电层，衬底上的孔洞填充有导电层。
步骤S330、在衬底的第一面形成第一薄膜晶体管。
其中，第一薄膜晶体管包括第一漏电极。
步骤S340、在衬底的第二面形成第二薄膜晶体管。
其中，第二薄膜晶体管包括第二漏电极。
衬底的第一面上制备第一薄膜晶体管，可选的，在第一薄膜晶体管和第二薄膜晶体管共用一个栅极的情况下，衬底可以作为第二薄膜晶体管的栅极绝缘层，在衬底的第二面上叠设制备出有源层和源漏电极层构成第二薄膜晶体管。可选的，在第一薄膜晶体管和第二薄膜晶体管分别形成有栅极的情况下，在衬底的第二面上依次叠设制备出栅极、栅极绝缘层、有源层和源漏电极层构成第二薄膜晶体管。
在本实施例中，第一薄膜晶体管的第一漏电极通过孔洞内的导电填充物电性连接第二薄膜晶体管的第二漏电极，使得第一薄膜晶体管的第一漏电极与第二薄膜晶体管的第二漏电极电位相等。
本实施例提供的双薄膜晶体管的制备方法，包括提供衬底，该衬底形成有从衬底的第一面贯穿至相对的第二面的孔洞，在孔洞内填充导电填充物，在衬底的第一面形成第一薄膜晶体管，在衬底的第二面上形成第二薄膜晶体管，第一薄膜晶体管的第一漏电极通过孔洞内的导电填充物电性连接第二薄膜晶体管的第二漏电极，使得第一薄膜晶体管的第一漏电极与第二薄膜晶体管的第二漏电极电位相等，第一薄膜晶体管的漏电流和第二薄膜晶体管的漏电流通过孔洞汇聚在一起，从而提高漏电流的输出大小，提高显示面板的刷新效率。
在其中一个实施例中，在衬底的第一面形成第一薄膜晶体管，在衬底的第二面形成第二薄膜晶体管具体为：在衬底的第一面上形成栅极；在栅极上形成第一栅极绝缘层；在第一栅极绝缘层上形成第一有源层；在第一栅极绝缘层以及第一有源层上形成图案化的第一源漏电极层，第一源漏电极层包括相互分离的第一源电极和第一漏电极，第一漏电极覆盖或部分覆盖孔洞；在衬底的第二面形成第二有源层，在衬底以及第二有源层上形成图案化的第二源漏电极层，第二源漏电极层包括相互分离的第二源电极和第二漏电极，第二漏电极覆盖或部分覆盖孔洞。
在本实施例提供的制备方法适用于第一薄膜晶体管和第二薄膜晶体管共用一个栅极的情况，此时，衬底作为第二薄膜晶体管的栅极结缘层，从而简化工艺步骤，节约成本。需要说明的是，在实施例中使用光刻工艺图形化该导电层，形成栅极。衬底上的孔洞部分不必完全刻蚀完或不被刻蚀，而保留有导电填充物。
在其中一个实施例中，在衬底的第一面形成第一薄膜晶体管，在衬底的第二面形成第二薄膜晶体管具体为：在所述衬底的第一面上形成第一栅极；在所述第一栅极上形成第一栅极绝缘层；在所述第一栅极绝缘层上形成第一有源层；在所述第一栅极绝缘层以及所述第一有源层上形成图案化的第一源漏电极层，所述第一源漏电极层包括相互分离的第一源电极和所述第一漏电极，所述第一漏电极覆盖或部分覆盖所述孔洞；在所述衬底的第二面上形成第二栅极；在所述第二栅极上形成第二栅极绝缘层；在所述第二栅极绝缘层上形成第二有源层；在所述第二栅极绝缘层以及所述第二有源层上形成图案化的第二源漏电极层，所述第二源漏电极层包括相互分离的第二源电极和所述第二漏电极，所述第二漏电极覆盖或部分覆盖所述孔洞。
在其中一个实施例中，该双薄膜晶体管的制备方法还包括：在第一薄膜晶体管的第一有源层上形成第一掺杂半导体层，所述第一掺杂半导体层包括相互分离的第一源极引出和第一漏极引出，在第二薄膜晶体管额第二有源层上形成有第二掺杂半导体层，第二掺杂半导体层包括相互分离的第二源极引出和第二漏极引出；和/或，在第一薄膜晶体管上形成第一钝化层，该第一钝化层覆盖第一有源层、第一源电极以及第一漏电极，第二薄膜晶体管上形成第二钝化层，该第二钝化层覆盖第二有源层、第二源电极以及第二漏电极。
在上述实施例中，在栅极上形成栅极绝缘层。栅极绝缘层可以是有机绝缘材料，也可以是无机绝缘材料，其中无机绝缘材料可以是氮化硅、氧化硅、氮氧化硅、碳氧化硅和氧化铝等。在栅极绝缘层上形成有源层，有源层包括氧化物材料。在有源层上制备掺杂半导体层，可选的，对掺杂半导体层进行掺杂处理。在掺杂半导体层上形成源漏电极层。需要说明的是，在利用有机气相沉积、磁控溅射或热蒸镀等真空制程方法制备栅极绝缘层、有源层和掺杂半导体层的过程中，孔洞部分可能会被填充绝缘材料，此时需要将孔洞部分的绝缘材料完全刻蚀干净，或者在制备栅极绝缘层、有源层和掺杂半导体层过程中，将孔洞遮挡起来以免绝缘材料填充该孔洞。另外，在制备源漏电极层时，孔洞也会被源漏电极层材料所填充。在对源漏电极层进行蚀刻处理形成源电极和漏电极过程中，将孔洞的填充导电材料用光刻胶保护起来以不被蚀刻掉。需要说明的是，在光刻刻蚀过程中，在刻蚀有源层及掺杂半导体层上源漏电极层时进行轻微过刻，以保证在半导体上得到的源极引出和漏极引出，以及在源漏电极层上得到的源电极和漏电极是电性断开的。
同样，可以用真空制程的方法在源漏电极层上形成钝化层，钝化层主要起保护的作用。在实施例中，由于显示器的外围电路部分需要电性连接出来，因此外围部分也需要对钝化层进行图案化。
在其中一个实施例中，提供衬底的步骤包括：在硬质基板上涂布具有感光性的高分子聚合物；通过光刻和固化形成具有孔洞的高分子聚合物衬底。
该硬质基板可以为玻璃基板和硅基板等硬质材料基板。聚合物为聚酰亚胺、聚对苯二甲酸乙二醇酯和聚偏氟乙烯等高分子聚合物材料。本实施例以玻璃基本为硬质衬底，以聚酰亚胺为聚合物为例，在聚酰亚胺溶液中加入感光材料，将聚酰亚胺涂布在玻璃基板上，通过曝光、显影、固化等光刻固化方法形成具有孔洞的聚酰亚胺衬底，该聚酰亚胺衬底具有超薄柔性等特性，其孔洞精细，孔洞大小的可控性更高。需要说明的是，本实施例的制备方法可以制作出超薄的衬底，该衬底达到亚微米级别的厚度，以实现作为单栅极结构的双薄膜晶体管的其中一个薄膜晶体管的栅极绝缘层。当然，在其他实施例中，也可以用其他的聚合物材料制备出超薄衬底，如聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚甲基丙烯酸酯、聚丙烯腈、聚醚醚酮、聚醚砜、聚偏氟乙烯及其共聚物、聚碳酸酯、聚甲醛树脂、聚氨酯、聚烯烃、聚乙烯类等。
在其中一个实施例中，该双薄膜晶体管的制备方法还包括：图案化钝化层，在钝化层形成凹槽；在凹槽中形成图案化导电阳极。
利用光刻方法在钝化层上刻出凹槽，根据双薄膜晶体管在具体的显示面板中的应用放置OLED、QLED等发光材料或填充液晶，将该像素的发光区域规划出来。为了能在驱动凹槽内的发光材料或液晶进行显示，还可以利用化学气相沉积、磁控溅射、蒸镀等方法完成镀膜，结合光刻工艺在凹槽中形成图案化的导电阳极。
需要说明的是，图案化的钝化层可以是第一薄膜晶体管上的钝化层，也可以是第二薄膜晶体管上的钝化层，可以按照实际应用中显示面板的显示需求进行选定。
还需要说明的是，在其他实施例中，还可以使用溶液态制程来制备上述任一实施例中提及的双薄膜晶体管。溶液态制程是指制备器件中的各个膜层时使用的各种溶液的方法的总称，例如，溶液态制程可以包括旋涂法、刮涂法、电喷涂布法、狭缝式涂布法、条状涂布法、浸沾式涂布法、滚筒式涂布法、喷墨印刷法、喷嘴印刷法、凸板印刷法等。具体地，这些溶液态制程属于现有技术，本领域技术人员可以根据实际情况具体选择制备过程中的各个参数，本发明实施例对于其每种方法的具体操作过程不再详细描述。
本发明实施例还提供一种显示面板，包括上述任一实施例中的双薄膜晶体管。
可选的，当该显示面板为液晶面板时，该显示面板包括以阵列形式排列的双薄膜晶体管、液晶、彩色滤光片、背光源和驱动电路等。可选的，当该显示面板为OLED显示面板时，该显示面板包括以阵列形式排列的双薄膜晶体管、OLED发光材料等。当然，该显示面板还可以用作其他显示面板，如QLED显示面板灯。可选的，该显示面板可以为单面发光，也可以是双面发光，优选的，该显示面板的电极采用透明电极。该显示面板还可以包括必要的封装元件和控制电路，在此不做限定。由于该液晶显示面板所要解决问题的原理与上述双薄膜晶体管相似，因此其实施可以参见上述双薄膜晶体管的实施，重复之处不再赘述。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种双薄膜晶体管，其特征在于，包括：第一薄膜晶体管、第二薄膜晶体管以及衬底；
所述衬底形成有从衬底的第一面贯穿至相对的第二面的孔洞；
所述第一薄膜晶体管位于所述衬底的第一面，所述第一薄膜晶体管包括第一漏电极；
所述第二薄膜晶体管位于所述衬底的第二面，所述第二薄膜晶体管包括第二漏电极；
所述第一薄膜晶体管的第一漏电极通过所述孔洞与所述第二薄膜晶体管的第二漏电极电性连接从而电位相等。
2.根据权利要求1所述的双薄膜晶体管，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管共用一个栅极。
3.根据权利要求2所述的双薄膜晶体管，其特征在于，所述栅极设置于所述衬底的第一面，所述栅极上叠设有第一栅极绝缘层、第一有源层以及第一源漏电极层，所述栅极、所述第一栅极绝缘层、所述第一有源层以及所述第一源漏电极层共同构成所述第一薄膜晶体管，其中，所述第一源漏电极层包括相互分离的第一源电极和所述第一漏电极；
所述衬底的第二面叠设有第二有源层以及第二源漏电极层，所述栅极、所述衬底、所述第二有源层以及所述第二源漏电极层共同构成所述第二薄膜晶体管，其中，所述第二源漏电极层包括相互分离的第二源电极和所述第二漏电极；所述衬底作为所述第二薄膜晶体管的栅极绝缘层。
4.根据权利要求1所述的双薄膜晶体管，其特征在于，所述第一薄膜晶体管的第一栅极设置于所述衬底的第一面，所述第一栅极上叠设有第一栅极绝缘层、第一有源层以及第一源漏电极层；其中，所述第一源漏电极层包括相互分离的第一源电极和所述第一漏电极；
所述第二薄膜晶体管的第二栅极设置于所述衬底的第二面，所述第二栅极上叠设有第二栅极绝缘层、第二有源层以及第二源漏电极层；其中，所述第二源漏电极层包括相互分离的第二源电极和所述第二漏电极。
5.根据权利要求3-4任一项所述的双薄膜晶体管，其特征在于，所述第一薄膜晶体管还包括位于所述第一有源层上的第一掺杂半导体层，所述第一掺杂半导体层包括相互分离的第一源极引出和第一漏极引出，所述第二薄膜晶体管还包括位于所述第二有源层上的第二掺杂半导体层，所述第二掺杂半导体层包括相互分离的第二源极引出和第二漏极引出；和/或，
所述第一薄膜晶体管还包括第一钝化层，所述第一钝化层覆盖所述第一有源层、所述第一源电极以及所述第一漏电极，所述第二薄膜晶体管还包括第二钝化层，所述第二钝化层覆盖所述第二有源层、所述第二源电极以及所述第二漏电极。
6.根据权利要求3所述的双薄膜晶体管，其特征在于，所述衬底的厚度为10～1000纳米。
7.根据权利要求5所述的双薄膜晶体管，其特征在于，所述第一掺杂半导体层的掺杂浓度大于所述第一有源层的掺杂浓度，所述第二掺杂半导体层的掺杂浓度大于所述第二有源层的掺杂浓度。
8.根据权利要求6-7任一项所述的双薄膜晶体管，其特征在于，还包括部分覆盖所述第一漏电极和/或所述第二漏电极的导电阳极。
9.一种双薄膜晶体管的制备方法，其特征在于，包括：
提供衬底，所述衬底形成有从衬底的第一面贯穿至相对的第二面的孔洞；
在所述孔洞内填充导电填充物；
在所述衬底的第一面形成第一薄膜晶体管，所述第一薄膜晶体管包括第一漏电极；
在所述衬底的第二面形成第二薄膜晶体管，所述第二薄膜晶体管包括第二漏电极；
其中，所述第一薄膜晶体管的第一漏电极通过所述孔洞内的导电填充物电性连接所述第二薄膜晶体管的第二漏电极从而电位相等。
10.根据权利要求9所述的双薄膜晶体管的制备方法，其特征在于，所述在所述衬底的第一面形成第一薄膜晶体管，在所述衬底的第二面上形成第二薄膜晶体管的步骤包括：
在所述衬底的第一面上形成栅极；
在所述栅极上形成第一栅极绝缘层；
在所述第一栅极绝缘层上形成第一有源层；
在所述第一栅极绝缘层以及所述第一有源层上形成图案化的第一源漏电极层，所述第一源漏电极层包括相互分离的第一源电极和所述第一漏电极，所述第一漏电极覆盖或部分覆盖所述孔洞；
在所述衬底的第二面形成第二有源层；
在所述衬底以及所述第二有源层上形成图案化的第二源漏电极层，所述第二源漏电极层包括相互分离的第二源电极和所述第二漏电极，所述第二漏电极覆盖或部分覆盖所述孔洞。
11.根据权利要求9所述的双薄膜晶体管的制备方法，其特征在于，所述在所述衬底的第一面形成第一薄膜晶体管，在所述衬底的第二面上形成第二薄膜晶体管的步骤包括：
在所述衬底的第一面上形成第一栅极；
在所述第一栅极上形成第一栅极绝缘层；
在所述第一栅极绝缘层上形成第一有源层；
在所述第一栅极绝缘层以及所述第一有源层上形成图案化的第一源漏电极层，所述第一源漏电极层包括相互分离的第一源电极和所述第一漏电极，所述第一漏电极覆盖或部分覆盖所述孔洞；
在所述衬底的第二面上形成第二栅极；
在所述第二栅极上形成第二栅极绝缘层；
在所述第二栅极绝缘层上形成第二有源层；
在所述第二栅极绝缘层以及所述第二有源层上形成图案化的第二源漏电极层，所述第二源漏电极层包括相互分离的第二源电极和所述第二漏电极，所述第二漏电极覆盖或部分覆盖所述孔洞。
12.根据权利要求9所述的双薄膜晶体管的制备方法，其特征在于，所述提供衬底的步骤包括：
在硬质基板上涂布具有感光性的高分子聚合物；
通过光刻和固化形成具有所述孔洞的高分子聚合物衬底。
13.一种显示面板，其特征在于，包括如权利要求1-6任一项所述的双薄膜晶体管或权利要求9-12任一项所述制备方法制备的双薄膜晶体管。
CN201811235007.6A 2018-10-23 2018-10-23 双薄膜晶体管及其制备方法、显示面板 Active CN111092077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811235007.6A CN111092077B (zh) 2018-10-23 2018-10-23 双薄膜晶体管及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811235007.6A CN111092077B (zh) 2018-10-23 2018-10-23 双薄膜晶体管及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN111092077A true CN111092077A (zh) 2020-05-01
CN111092077B CN111092077B (zh) 2022-07-08

Family

ID=70391410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811235007.6A Active CN111092077B (zh) 2018-10-23 2018-10-23 双薄膜晶体管及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN111092077B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668237A (zh) * 2020-06-17 2020-09-15 京东方科技集团股份有限公司 一种显示基板及其制备方法、驱动方法、显示装置
CN112289812A (zh) * 2020-10-29 2021-01-29 湖北长江新型显示产业创新中心有限公司 阵列基板、显示面板及显示装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040018898A (ko) * 2002-08-26 2004-03-04 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
CN2696070Y (zh) * 2004-05-10 2005-04-27 漳立冰 电泳显示屏及电泳显示系统
CN1700830A (zh) * 2004-05-22 2005-11-23 三星Sdi株式会社 有机电致发光显示装置
US20080272375A1 (en) * 2007-05-02 2008-11-06 Samsung Electronics Co., Ltd. Thin film transistor array panel, display device including the panel, and method for manufacturing the display device
CN101427609A (zh) * 2006-04-27 2009-05-06 株式会社爱发科 显示装置和复合显示装置
CN102998845A (zh) * 2012-12-11 2013-03-27 京东方科技集团股份有限公司 一种液晶显示屏及显示装置
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
CN103730485A (zh) * 2013-12-27 2014-04-16 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置
CN104947072A (zh) * 2015-05-14 2015-09-30 昆山龙腾光电有限公司 在基板上制作氧化硅薄膜的方法以及薄膜晶体管阵列基板的制作方法
US20150349131A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105140260A (zh) * 2015-07-23 2015-12-09 京东方科技集团股份有限公司 有机发光二极管阵列基板及其制作方法、显示装置
CN105226068A (zh) * 2015-09-14 2016-01-06 京东方科技集团股份有限公司 一种双面显示基板及其制备方法和显示装置
CN106252383A (zh) * 2016-09-30 2016-12-21 京东方科技集团股份有限公司 双面显示面板及其制作方法、显示装置
US20180012536A1 (en) * 2016-07-07 2018-01-11 Semiconductor Energy Laboratory Co., Ltd. Display Device and Electronic Device
CN107863368A (zh) * 2017-09-18 2018-03-30 合肥惠科金扬科技有限公司 一种双面显示装置
US20180254351A1 (en) * 2017-03-02 2018-09-06 Postech Academy-Industry Foundation Logic circuitry using three dimensionally stacked dual-gate thin-film transistors

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040018898A (ko) * 2002-08-26 2004-03-04 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
CN2696070Y (zh) * 2004-05-10 2005-04-27 漳立冰 电泳显示屏及电泳显示系统
CN1700830A (zh) * 2004-05-22 2005-11-23 三星Sdi株式会社 有机电致发光显示装置
CN101427609A (zh) * 2006-04-27 2009-05-06 株式会社爱发科 显示装置和复合显示装置
US20080272375A1 (en) * 2007-05-02 2008-11-06 Samsung Electronics Co., Ltd. Thin film transistor array panel, display device including the panel, and method for manufacturing the display device
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
CN102998845A (zh) * 2012-12-11 2013-03-27 京东方科技集团股份有限公司 一种液晶显示屏及显示装置
CN103730485A (zh) * 2013-12-27 2014-04-16 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置
US20150349131A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104947072A (zh) * 2015-05-14 2015-09-30 昆山龙腾光电有限公司 在基板上制作氧化硅薄膜的方法以及薄膜晶体管阵列基板的制作方法
CN105140260A (zh) * 2015-07-23 2015-12-09 京东方科技集团股份有限公司 有机发光二极管阵列基板及其制作方法、显示装置
CN105226068A (zh) * 2015-09-14 2016-01-06 京东方科技集团股份有限公司 一种双面显示基板及其制备方法和显示装置
US20170077204A1 (en) * 2015-09-14 2017-03-16 Boe Technology Group Co., Ltd. Double-Sided Display Substrate and Manufacturing Method Thereof and Display Device
US20180012536A1 (en) * 2016-07-07 2018-01-11 Semiconductor Energy Laboratory Co., Ltd. Display Device and Electronic Device
CN106252383A (zh) * 2016-09-30 2016-12-21 京东方科技集团股份有限公司 双面显示面板及其制作方法、显示装置
US20180254351A1 (en) * 2017-03-02 2018-09-06 Postech Academy-Industry Foundation Logic circuitry using three dimensionally stacked dual-gate thin-film transistors
CN107863368A (zh) * 2017-09-18 2018-03-30 合肥惠科金扬科技有限公司 一种双面显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668237A (zh) * 2020-06-17 2020-09-15 京东方科技集团股份有限公司 一种显示基板及其制备方法、驱动方法、显示装置
US11764232B2 (en) 2020-06-17 2023-09-19 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, preparation method and driving method therefor, and display apparatus
CN111668237B (zh) * 2020-06-17 2024-01-26 京东方科技集团股份有限公司 一种显示基板及其制备方法、驱动方法、显示装置
CN112289812A (zh) * 2020-10-29 2021-01-29 湖北长江新型显示产业创新中心有限公司 阵列基板、显示面板及显示装置
CN112289812B (zh) * 2020-10-29 2022-11-04 湖北长江新型显示产业创新中心有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
CN111092077B (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
KR100958006B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US10644165B2 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
KR100963027B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI683164B (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
TWI535034B (zh) 畫素結構及其製作方法
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
CN107004721B (zh) 薄膜晶体管阵列基板
US20040012028A1 (en) Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
KR20090124527A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR20090128315A (ko) 박막 트랜지스터 및 그 제조 방법 및 표시 장치
US10411039B2 (en) Semiconductor device, display device, and method for manufacturing the same
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
CN111403418B (zh) 阵列基板及其制作方法、显示器件
US9570624B2 (en) Thin film transistor and method for fabricating the same
CN111092077B (zh) 双薄膜晶体管及其制备方法、显示面板
KR100962989B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR20080095540A (ko) 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
US20220115479A1 (en) Display device
KR100793105B1 (ko) 박막트랜지스터 및 박막트랜지스터를 포함한평판표시소자와 그 제조방법
KR101920225B1 (ko) 유기전기발광소자 및 그 어레이 기판의 제조 방법
CN116207131B (zh) 薄膜晶体管及其制备方法
US20220302313A1 (en) Thin-film transistor substrate
US20240164158A1 (en) Display panel and manufacturing method thereof
CN112289834A (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant