CN111081861A - 基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法 - Google Patents

基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法 Download PDF

Info

Publication number
CN111081861A
CN111081861A CN201911266955.0A CN201911266955A CN111081861A CN 111081861 A CN111081861 A CN 111081861A CN 201911266955 A CN201911266955 A CN 201911266955A CN 111081861 A CN111081861 A CN 111081861A
Authority
CN
China
Prior art keywords
layer
wafer
idt
resin
thermal mismatch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911266955.0A
Other languages
English (en)
Inventor
陈明
赖定权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Microgate Technology Co ltd
Original Assignee
Shenzhen Microgate Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Microgate Technology Co ltd filed Critical Shenzhen Microgate Technology Co ltd
Priority to CN201911266955.0A priority Critical patent/CN111081861A/zh
Publication of CN111081861A publication Critical patent/CN111081861A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/02Forming enclosures or casings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/04Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法,所述的封装芯片包括有压电基材层;覆于所述的压电基材层的背面的抗热失配层;覆于所述的压电基材层的表面的IDT层和PAD层;覆于所述的IDT层上的IDT保护层;设于PAD层上方的由感光材料制成的树脂墙,以及位于PAD层上方的位于所述的树脂墙内的铜柱;架设于所述的树脂墙上的树脂盖,所述的树脂盖和IDT保护层之间设有空腔结构;所述的铜柱上设有锡球,所述的铜柱用于连接所述的PAD层和锡球。本发明的有益效果在于:树脂形成的空腔结构保护了芯片的功能层,保证产品的电性能;IDT的保护层抑制了产品的温度偏移;抗热失配层抑制上表面架桥结构产生的热应力,同时也保护了裸芯片背面。

Description

基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法
技术领域
本发明涉及一种基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法。
背景技术
随着5G时代的到来,射频电子元器件作为手机中不可或缺的元器件,SAW滤波器具有低插入损耗和良好的抑制性能,不仅可实现宽带宽,其体积还比传统的腔体甚至陶瓷滤波器小得多,而且SAW滤波器制作采用半导体成熟工艺,所以可以低成本进行批量生产。目前SAW(Surface Acoustic Wave,声表面波)滤波器的封装大部分采用的是芯片级封装(CSP),其封装过程为首先在晶圆表面金属层通过热压超声波焊制作金凸点,然后将切割后的具有独立电气性能的压电芯片,通过热压超声工艺倒装在镀金的陶瓷基板上,完成电路连接;最后在芯片上方利用环氧树脂膜,通过覆膜固化等过程,获得声表面波滤波器器件。但是,这种芯片级封装(CSP)存在以下几个缺点:1.封装尺寸仍然偏大,封装面积:芯片面积为1.4:1;2.制作效率仍然偏低,植球过程是通过引线键合的改进而来,金球凸点制作需要通过劈刀进行逐个进行焊接,而且倒装的过程中同样通过焊接吸嘴进行逐个焊接到陶瓷基板,大大的降低了效率;3.成本高,目前使用金球凸点进行连接,金的成本较为昂贵,陶瓷基板的制作也较为复杂。
然而晶圆级封装(WLP)解决了这些问题,晶圆级封装(WLP)是指形成封装体的各工艺步骤均在未分切的完整晶圆上完成的封装形式。晶圆级封装内部可以采用多种多样的结构形式和互连方法以满足各种不同的应用需求。晶圆级封装技术不同于传统的植球、划片、倒装等封装流程,它在结束前道晶圆制作流程的晶圆上直接完成所有的互连操作。在封装过程中再将芯片从晶圆上分离,从而使WLP可以实现与芯片尺寸相同的最小的封装体积,其封装面积:芯片面积接近1:1,产品高度也大大降低,使产品往轻、薄、短发展;不需要通过金球将芯片与陶瓷基板连接,生产过程工序减少,生产效率提高,生产周期缩短,生产成本降低等优点。
发明内容
为解决上述提到的问题,本发明提供一种如下的技术方案:
本发明的目的之一是提供一种基于环氧树脂膜抗热失配的晶圆级封装芯片,所述的封装芯片包括有
压电基材层;
覆于所述的压电基材层的背面的抗热失配层;所述的抗热失配层9的材料为环氧树脂,由于环氧树脂与芯片的热膨胀系数相差较大,其容易产生热应力导致翘曲影响到产品的电性能以及可靠性,本申请采用环氧树脂膜来抑制绝缘上表面的环氧树脂膜架桥结构(空腔结构)产生的热应力,同时该层也起到了裸芯片背面保护效果。
覆于所述的压电基材层的表面的IDT(interdigital transducer 叉指式换能器)层和PAD(加厚金属层)层;IDT层为产品的功能区,其主要成分为铝、铜或者铝铜合金等;
覆于所述的IDT层上的IDT保护层,IDT保护层可以抑制产品的温度偏移,;
设于PAD层上方的由感光高分子材料制成的树脂墙,以及位于PAD层上方的位于所述的树脂墙内的铜柱,铜柱采用电镀的方法完成;;
设于所述的树脂墙上的树脂盖,所述的树脂盖和IDT保护层之间设有空腔结构,树脂空腔结构是通过借鉴光刻工艺完成,该结构用于保护了芯片的功能层,保证产品的电性能;
所述的铜柱上设有锡球,所述的铜柱用于连接所述的PAD层和锡球;锡球用于实现芯片与主板(PCB)的连接,采用印刷和回流焊工艺完成;
优选的,所述的压电基材层8的制备材料为钽酸锂或/和铌酸锂。
优选的,所述的IDT保护层4的材料为SiO2或者Si3N4
优选的,所述的空腔结构高度为20um-40um。
本发明的另一目的是提供一种基于环氧树脂膜抗热失配的晶圆级封装芯片的制备方法,所述的方法包括如下的步骤:
第一:取来料裸晶圆,在裸晶圆表面覆上环氧树脂膜;
第二:使用掩模板通过UV光照射完成曝光,曝光后进行显影去掉环氧树脂膜多余部分,得到树脂墙,对树脂墙进行固化;
第三:在上表面继续第二次覆盖环氧树脂膜,在IDT保护层的上方形成一个高度为20um-40um的空腔结构,在PAD层上方形成一个盲孔,最终形成树脂盖;
第四:在晶圆背面覆盖环氧树脂,固化,形成抗热失配层;
第五:在晶圆上表面涂覆光刻胶,然后去除盲孔处的光刻胶,接着通过电镀的方法在盲孔处制作铜柱,最后通过剥离的工艺去掉的光刻胶;
第六:通过锡膏印刷和回流焊的工艺将锡球焊接到铜柱上,完成连接。
本发明的有益效果在于:树脂形成的空腔结构保护了芯片的功能层,保证产品的电性能;IDT的保护层抑制了产品的温度偏移;抗热失配层抑制上表面架桥结构产生的热应力,同时也起到了裸芯片背面保护效果。
附图说明
图1为本申请的基于环氧树脂膜抗热失配的晶圆级封装芯片剖面示意图;
图2-14为本申请的制备流程示意图。
具体实施例
下面结合附图对本发明做进一步的解释和说明。
实施例1
请参照图1,图一为一种基于环氧树脂膜抗热失配的晶圆级封装芯片,其中(1)为树脂墙,树脂墙1的制备材料环氧树脂膜A为具有感光材料的高分子材料;(2)为树脂盖,通过借鉴光刻工艺完成树脂空腔结构,该结构用于保护了芯片的功能层,保证产品的电性能;(3)为PAD层,(4)为IDT保护层,IDT保护层(4)可以抑制产品的温度偏移,该保护层材料通常为SiO2或者Si3N4;(5)为IDT层,为产品的功能区,其主要成分为铝、铜或者铝铜合金等;(6)为铜柱,用于连接PAD层和锡球(7),采用电镀的方法完成;(7)为锡球,用于实现芯片与主板(PCB)的连接,采用印刷和回流焊工艺完成;(8)为压电基材层,通常为钽酸锂、铌酸锂等;(9)为抗热失配层,该层材料为环氧树脂膜B,由于环氧树脂与芯片的热膨胀系数相差较大,其容易产生热应力导致翘曲影响到产品的电性能以及可靠性,采用环氧树脂膜B来抑制环氧树脂膜A架桥结构(树脂墙(1)、树脂盖(2)构成)产生的热应力,同时该层也起到了裸芯片背面保护效果。
实施例2
本发明还提供一种基于环氧树脂膜抗热失配的晶圆级封装芯片的制备方法,其步骤如下:
请参照图2,首先取来料晶圆,该来料晶圆包括有压电基材层(8),以及位于压电基材层(8)上的IDT层(5)、IDT保护层(4)和PAD层(3),
请参照图3,首先在裸晶圆上覆环氧树脂膜A;
请参照图4,覆膜完成后使用掩模板B通过UV光照射完成曝光;
请参照图5,曝光后进行显影去掉环氧树脂膜多余部分,得到所需要的第一层树脂墙(1),将树脂墙部分进行固化;
请参照图6,继续覆盖一层环氧树脂膜C;
请参照图7,覆膜完成后使用掩膜版D覆膜完成后完成二次曝光;
请参照图8,曝光后进行显影去掉环氧树脂膜多余部分,得到第二层的树脂盖(2),在芯片的功能层上方形成一个20um-40um高度的空腔结构,在芯片的PAD位置形成一个盲孔;
请参照图9,在树脂盖完成后在晶圆的背面进行覆膜,覆膜完成后将树脂膜进行固化,得到抗热失配层(9);
请参照图10,开始制作铜柱(6),制作过程为在其表面涂覆光刻胶(10);
请参照图11,采用掩膜版E通过曝光显影等去除盲孔处的光刻胶;
请参照图12,然后通过电镀的方法制作铜柱(6);
请参照图13,接着通过剥离的工艺去掉的光刻胶;
请参照图14,锡球(7)通过锡膏印刷和回流焊的工艺将锡球焊接到铜柱(6)上,完成连接。

Claims (6)

1.一种基于环氧树脂膜抗热失配的晶圆级封装芯片,其特征在于,所述的封装芯片包括有
压电基材层8;
覆于所述的压电基材层8的背面的抗热失配层9;
覆于所述的压电基材层8的表面的IDT层5和PAD层3;
覆于所述的IDT层5上的IDT保护层4;
设于PAD层5上方的由感光材料制成的树脂墙1,以及位于PAD层5上方的位于所述的树脂墙1内的铜柱6;
架设于所述的树脂墙1上的树脂盖2,所述的树脂盖2和IDT保护层4之间设有空腔结构;
所述的铜柱6上设有锡球7,所述的铜柱6用于连接所述的PAD层5和锡球7。
2.如权利要求1所述的基于环氧树脂膜抗热失配的晶圆级封装芯片,其特征在于,所述的抗热失配层9的材料为环氧树脂。
3.如权利要求1所述的基于环氧树脂膜抗热失配的晶圆级封装芯片,其特征在于,所述的压电基材层8的制备材料为钽酸锂或/和铌酸锂。
4.如权利要求1所述的基于环氧树脂膜抗热失配的晶圆级封装芯片,其特征在于,所述的IDT保护层4的材料为SiO2或者Si3N4
5.如权利要求1所述的基于环氧树脂膜抗热失配的晶圆级封装芯片,其特征在于,所述的空腔结构高度为20um-40um。
6.如权利要求1-5任一权利要求所述的一种基于环氧树脂膜抗热失配的晶圆级封装芯片的制备方法,其特征在于,所述的方法包括如下的步骤:
第一:取来料裸晶圆,在裸晶圆表面覆上环氧树脂膜;
第二:使用掩模板通过UV光照射完成曝光,曝光后进行显影去掉环氧树脂膜多余部分,得到树脂墙,对树脂墙进行固化;
第三:在上表面继续第二次覆盖环氧树脂膜,在IDT保护层的上方形成一个高度为20um-40um的空腔结构,在PAD层上方形成一个盲孔,最终形成树脂盖;
第四:在晶圆背面覆盖环氧树脂,固化,形成抗热失配层;
第五:在晶圆上表面涂覆光刻胶,然后去除盲孔处的光刻胶,接着通过电镀的方法在盲孔处制作铜柱,最后通过剥离的工艺去掉的光刻胶;
第六:通过锡膏印刷和回流焊的工艺将锡球焊接到铜柱上,完成连接。
CN201911266955.0A 2019-12-11 2019-12-11 基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法 Pending CN111081861A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911266955.0A CN111081861A (zh) 2019-12-11 2019-12-11 基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911266955.0A CN111081861A (zh) 2019-12-11 2019-12-11 基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN111081861A true CN111081861A (zh) 2020-04-28

Family

ID=70313861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911266955.0A Pending CN111081861A (zh) 2019-12-11 2019-12-11 基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN111081861A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117134728A (zh) * 2023-10-23 2023-11-28 北京超材信息科技有限公司 滤波元件及其制备方法、滤波器及其制备方法及射频模组

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018452A1 (fr) * 2006-08-07 2008-02-14 Kyocera Corporation Procédé de fabrication d'un dispositif à ondes acoustiques de surface
JP2008245026A (ja) * 2007-03-28 2008-10-09 Kyocera Corp 弾性表面波装置の製造方法
CN105206592A (zh) * 2015-09-01 2015-12-30 华进半导体封装先导技术研发中心有限公司 扇出型封装的结构和制作方法
CN105244307A (zh) * 2015-09-01 2016-01-13 华进半导体封装先导技术研发中心有限公司 扇出型封装结构的制作方法
CN108155287A (zh) * 2018-02-11 2018-06-12 海宁市瑞宏科技有限公司 一种具有抗温度冲击效果的晶圆级sawf封装结构
CN109088614A (zh) * 2018-06-28 2018-12-25 深圳华远微电科技有限公司 声表面波滤波器及其封装方法和电子设备
CN109728790A (zh) * 2019-01-16 2019-05-07 厦门云天半导体科技有限公司 一种滤波器的晶圆级封装结构及其工艺

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018452A1 (fr) * 2006-08-07 2008-02-14 Kyocera Corporation Procédé de fabrication d'un dispositif à ondes acoustiques de surface
US20100043189A1 (en) * 2006-08-07 2010-02-25 Kyocera Corporation Method for Manufacturing Surface Acoustic Wave Apparatus
JP2008245026A (ja) * 2007-03-28 2008-10-09 Kyocera Corp 弾性表面波装置の製造方法
CN105206592A (zh) * 2015-09-01 2015-12-30 华进半导体封装先导技术研发中心有限公司 扇出型封装的结构和制作方法
CN105244307A (zh) * 2015-09-01 2016-01-13 华进半导体封装先导技术研发中心有限公司 扇出型封装结构的制作方法
CN108155287A (zh) * 2018-02-11 2018-06-12 海宁市瑞宏科技有限公司 一种具有抗温度冲击效果的晶圆级sawf封装结构
CN109088614A (zh) * 2018-06-28 2018-12-25 深圳华远微电科技有限公司 声表面波滤波器及其封装方法和电子设备
CN109728790A (zh) * 2019-01-16 2019-05-07 厦门云天半导体科技有限公司 一种滤波器的晶圆级封装结构及其工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117134728A (zh) * 2023-10-23 2023-11-28 北京超材信息科技有限公司 滤波元件及其制备方法、滤波器及其制备方法及射频模组
CN117134728B (zh) * 2023-10-23 2024-03-26 北京超材信息科技有限公司 滤波元件及其制备方法、滤波器及其制备方法及射频模组

Similar Documents

Publication Publication Date Title
JP4638530B2 (ja) 圧電部品及びその製造方法
JP3905041B2 (ja) 電子デバイスおよびその製造方法
US7042056B2 (en) Chip-size package piezoelectric component
US6710682B2 (en) Surface acoustic wave device, method for producing the same, and circuit module using the same
US8436514B2 (en) Acoustic wave device comprising an inter-digital transducer electrode
KR100680511B1 (ko) 압전 디바이스
US8153476B2 (en) Electronic component and method of manufacturing the same
JP3503133B2 (ja) 電子デバイス集合体と電子デバイスの接続方法
US8230563B2 (en) Method of manufacturing a piezoelectric component
JP2004248243A (ja) 電子部品およびその製造方法
US20070008051A1 (en) Electronic component and manufacturing method thereof
US8692440B2 (en) Piezoelectric device and manufacturing method therefor
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2009010559A (ja) 圧電部品及びその製造方法
JP2007318058A (ja) 電子部品及びその製造方法
JP2011147097A (ja) 圧電部品及びその製造方法
JP4906557B2 (ja) 弾性表面波装置の製造方法
US20080125662A1 (en) Acoustic wave device and method of manufacturing the same
JPH053183A (ja) 半導体装置及びその製造方法
JP2007081555A (ja) 弾性表面波装置
CN111081861A (zh) 基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法
JP2004153412A (ja) 弾性表面波装置及びその製造方法
JP2003218278A (ja) ウェーハレベル・チップスケール・パッケージの製造方法
CN113196469B (zh) 电子部件模块的制造方法及电子部件模块
JP2006108993A (ja) 表面弾性波デバイスおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200428

RJ01 Rejection of invention patent application after publication