CN111064470A - 一种应用于dds的数据合成电路 - Google Patents

一种应用于dds的数据合成电路 Download PDF

Info

Publication number
CN111064470A
CN111064470A CN201911275139.6A CN201911275139A CN111064470A CN 111064470 A CN111064470 A CN 111064470A CN 201911275139 A CN201911275139 A CN 201911275139A CN 111064470 A CN111064470 A CN 111064470A
Authority
CN
China
Prior art keywords
adata
dds
clk
nmos
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911275139.6A
Other languages
English (en)
Other versions
CN111064470B (zh
Inventor
张涛
盛炜
张皓然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201911275139.6A priority Critical patent/CN111064470B/zh
Publication of CN111064470A publication Critical patent/CN111064470A/zh
Application granted granted Critical
Publication of CN111064470B publication Critical patent/CN111064470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开一种应用于DDS的数据合成电路，包括PMOS管PM1、NMOS管NM1～NM8、反相器INV和缓冲器BUFF；其中，PMOS管PM1的源端接电源VDD，漏端连至NMOS管NM1、NM2、NM3和NM4的漏端并连接反相器INV和缓冲器BUFF，栅端输入DDS时钟fclk；NMOS管NM1、NM2、NM3和NM4的源端分别与NMOS管NM5、NM6、NM7和NM8的漏端相连，栅端分别输入DDS的四路交织信号Adata(1)、Adata(2)、Adata(3)、Adata(4)；NMOS管NM5、NM6、NM7和NM8的源端均与地GND相连，栅端分别输入DDS时钟四分频fclk/4。

Description

一种应用于DDS的数据合成电路
技术领域
本发明涉及集成电路技术领域，特别涉及用于DDS的数据合成。
背景技术
DDS(Direct Digital Synthesizer，直接数字频率合成器)是一种数字化的频率、相位波形合成技术的器件，它通过内部的数字内核产生正弦的数字信号，并经过内嵌DAC转换为模拟信号输出。该器件具有调节精度高、精密跳频及稳定性好等优点，在通讯、雷达及测控领域广泛应用。
目前高速DDS的数字内核均采用CODIC或改进型CODIC算法实现，数字内核输出也多为单通路或双路交织架构，基于该架构算法的数字内核速率受限于架构和工艺而不能太高，从而严重影响了DDS整体电路的设计速率。
发明内容
本发明的目的在于提供一种应用于DDS的数据合成电路，以解决目前数字内核速率无法提高，制约DDS发展的问题。
为解决上述技术问题，本发明提供一种应用于DDS的数据合成电路，包括：
PMOS管PM1、NMOS管NM1～NM8、反相器INV和缓冲器BUFF；其中，
所述PMOS管PM1的源端接电源VDD，漏端连至NMOS管NM1、NM2、NM3和NM4的漏端并连接所述反相器INV和所述缓冲器BUFF，栅端输入DDS时钟fclk；
所述NMOS管NM1、NM2、NM3和NM4的源端分别与NMOS管NM5、NM6、NM7和NM8的漏端相连，栅端分别输入DDS的四路交织信号Adata(1)、Adata(2)、Adata(3)、Adata(4)；
所述NMOS管NM5、NM6、NM7和NM8的源端均与地GND相连，栅端分别输入DDS时钟四分频fclk/4。
可选的，所述四路交织信号Adata(1)、Adata(2)、Adata(3)、Adata(4)的相位相同，数据率为fclk/4。
可选的，所述NMOS管NM5栅端输入DDS时钟四分频fclk/4的相位为0，所述NMOS管NM6栅端输入DDS时钟四分频fclk/4的相位为π/2，所述NMOS管NM7栅端输入DDS时钟四分频fclk/4的相位为π，所述NMOS管NM8栅端输入DDS时钟四分频fclk/4的相位为3π/2。
可选的，0相位时钟上升沿与所述PMOS管PM1栅端输入DDS时钟fclk的上升沿相位一致。
可选的，所述反相器INV输出Adata(p)信号，所述缓冲器BUFF输出Adata(n)信号；
所述Adata(p)信号和所述Adata(n)信号均为差分信号，输送至后级DAC进行开关编码。
在本发明中提供了一种应用于DDS的数据合成电路，包括PMOS管PM1、NMOS管NM1～NM8、反相器INV和缓冲器BUFF；其中，所述PMOS管PM1的源端接电源VDD，漏端连至NMOS管NM1、NM2、NM3和NM4的漏端并连接所述反相器INV和所述缓冲器BUFF，栅端输入DDS时钟fclk；所述NMOS管NM1、NM2、NM3和NM4的源端分别与NMOS管NM5、NM6、NM7和NM8的漏端相连，栅端分别输入DDS的四路交织信号Adata(1)、Adata(2)、Adata(3)、Adata(4)；所述NMOS管NM5、NM6、NM7和NM8的源端均与地GND相连，栅端分别输入DDS时钟四分频fclk/4。本发明提供的数据合成电路对数字内核四路交织信号进行交替采样，在模拟域中实现内核数据的高速合成，降低了DDS数字内核工作速率，将低速信号合成为高速信号，有效地提高了整体电路的工作频率。
附图说明
图1是DDS电路原理图；
图2是数字内核四路交织信号时序图；
图3是数据合成电路示意图；
图4是数据合成电路工作时钟及信号时序图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种应用于DDS的数据合成电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1是本发明的数据合成电路所应用的DDS电路原理图，该电路为典型的直接数字频率合成器，包括相位累加器、相幅转换器、MUX、模拟接收级、数据合成电路和DAC。Config提供频率、相位等器件配置信息给所述相位累加器，经相位累加后产生相位信号Phase(1)～Phase(m)并传递给所述相幅转换器进行相位到幅度的转换，所述相幅转换器转换为幅度信号Amp(1)～Amp(m)至MUX，所述MUX产生最终并行方式的正弦数字信号data(1)～data(4)经所述模拟接收级和所述数据合成电路处理后转为差分信号提供给DAC转换为模拟输出Analog_out。其中fclk/m为DDS系统时钟的m分频，m值根据架构需求决定，通常为16、24或32。数字内核数据经模拟接收后的Adata(1)～Adata(4)为四路交织的DDS信号，其相位关系如图2所示，四路数据相位相同，数据率为fclk/4。
图3是本发明提供的数据合成电路，包括PMOS管PM1、NMOS管NM1～NM8、反相器INV和缓冲器BUFF；其中，所述PMOS管PM1的源端接电源VDD，漏端连至NMOS管NM1、NM2、NM3和NM4的漏端并连接所述反相器INV和所述缓冲器BUFF，栅端输入DDS时钟fclk；所述反相器INV输出Adata(p)信号，所述缓冲器BUFF输出Adata(n)信号；所述Adata(p)信号和所述Adata(n)信号均为差分信号，输送至后级DAC进行开关编码。所述NMOS管NM1、NM2、NM3和NM4的源端分别与NMOS管NM5、NM6、NM7和NM8的漏端相连，栅端分别输入DDS的四路交织信号Adata(1)、Adata(2)、Adata(3)、Adata(4)；所述NMOS管NM5、NM6、NM7和NM8的源端均与地GND相连，栅端分别输入DDS时钟四分频fclk/4，其相位分别为0、π/2、π和3π/2，0相位时钟上升沿与所述PMOS管PM1栅端输入DDS时钟fclk的上升沿相位一致。
因为通过时钟采样后可产生相同数据率的数据，所述四路交织信号Adata(1)、Adata(2)、Adata(3)、Adata(4)的相位相同，数据率为fclk/4。所述四路交织信号Adata(1)的信号顺序为1、5、9…，所述四路交织信号Adata(2)的信号顺序为2、6、10…，所述四路交织信号Adata(3)的信号顺序为3、7、11…，所述四路交织信号Adata(4)的信号顺序为4、8、12…。
所述数据合成电路的电路工作时序见图4，所述NMOS管NM5～NM8栅端的输入时钟fclk/4速率为DDS系统时钟fclk的1/4，与四路交织信号Adata(1)～Adata(4)的数据率相同，其占空比为12.5％(即1/8)，所述四路交织信号Adata(1)～Adata(4)、DDS时钟四分频fclk/4(0)(即相位为0的DDS时钟四分频)和DDS时钟fclk这几路信号的上升沿相位相同，当DDS时钟fclk和DDS时钟四分频fclk/4(0)、DDS时钟四分频fclk/4(π/2)、DDS时钟四分频fclk/4(π)、DDS时钟四分频fclk/4(3π/2)同为高电平时，电路将依次对四路交织信号Adata(1)～Adata(4)进行采样，并最终由缓冲器BUFF和反相器INV输出为fclk数据率的差分信号Adata(p)和Adata(n)，该信号为DDS的正弦信号，其数据顺序依次为d1,d2,d3…，并提供给后级进行缓存。
特别指出的是，该输出信号Analog_out为归1数据信号，在DDS时钟fclk的后半个周期为恒为高电平，在后级应用中，本领域技术人员能够根据需要选择是否再用一级寄存器还原为常规信号使用。
所述数据合成电路可在模拟域中实现内核数据的信号合成，降低了DDS数字内核实现难度，将数字内核的低速信号合成为高速信号，有效地提高了整体器件的工作频率，可应用于高速DDS及其他数字信号合成领域中。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (5)

1.一种应用于DDS的数据合成电路，其特征在于，包括：
PMOS管PM1、NMOS管NM1～NM8、反相器INV和缓冲器BUFF；其中，
所述PMOS管PM1的源端接电源VDD，漏端连至NMOS管NM1、NM2、NM3和NM4的漏端并连接所述反相器INV和所述缓冲器BUFF，栅端输入DDS时钟fclk；
所述NMOS管NM1、NM2、NM3和NM4的源端分别与NMOS管NM5、NM6、NM7和NM8的漏端相连，栅端分别输入DDS的四路交织信号Adata(1)、Adata(2)、Adata(3)、Adata(4)；
所述NMOS管NM5、NM6、NM7和NM8的源端均与地GND相连，栅端分别输入DDS时钟四分频fclk/4。
2.如权利要求1所述的应用于DDS的数据合成电路，其特征在于，所述四路交织信号Adata(1)、Adata(2)、Adata(3)、Adata(4)的相位相同，数据率为fclk/4。
3.如权利要求1所述的应用于DDS的数据合成电路，其特征在于，所述NMOS管NM5栅端输入DDS时钟四分频fclk/4的相位为0，所述NMOS管NM6栅端输入DDS时钟四分频fclk/4的相位为π/2，所述NMOS管NM7栅端输入DDS时钟四分频fclk/4的相位为π，所述NMOS管NM8栅端输入DDS时钟四分频fclk/4的相位为3π/2。
4.如权利要求3所述的应用于DDS的数据合成电路，其特征在于，0相位时钟上升沿与所述PMOS管PM1栅端输入DDS时钟fclk的上升沿相位一致。
5.如权利要求1所述的应用于DDS的数据合成电路，其特征在于，所述反相器INV输出Adata(p)信号，所述缓冲器BUFF输出Adata(n)信号；
所述Adata(p)信号和所述Adata(n)信号均为差分信号，输送至后级DAC进行开关编码。
CN201911275139.6A 2019-12-12 2019-12-12 一种应用于dds的数据合成电路 Active CN111064470B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911275139.6A CN111064470B (zh) 2019-12-12 2019-12-12 一种应用于dds的数据合成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911275139.6A CN111064470B (zh) 2019-12-12 2019-12-12 一种应用于dds的数据合成电路

Publications (2)

Publication Number Publication Date
CN111064470A true CN111064470A (zh) 2020-04-24
CN111064470B CN111064470B (zh) 2022-08-02

Family

ID=70298916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911275139.6A Active CN111064470B (zh) 2019-12-12 2019-12-12 一种应用于dds的数据合成电路

Country Status (1)

Country Link
CN (1) CN111064470B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223568A (zh) * 2021-05-17 2021-08-06 杭州雄迈集成电路技术股份有限公司 一种锁存结构和锁存方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869124A (zh) * 2012-12-10 2014-06-18 北京普源精电科技有限公司 具有交织采样功能的数字示波器及其工作方法
CN104113333A (zh) * 2014-08-04 2014-10-22 中国电子科技集团公司第五十八研究所 一种直接数字频率合成器
CN106788390A (zh) * 2016-12-20 2017-05-31 中国电子科技集团公司第五十八研究所 用于dds数字内核与数模转换器的电路接口系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869124A (zh) * 2012-12-10 2014-06-18 北京普源精电科技有限公司 具有交织采样功能的数字示波器及其工作方法
CN104113333A (zh) * 2014-08-04 2014-10-22 中国电子科技集团公司第五十八研究所 一种直接数字频率合成器
CN106788390A (zh) * 2016-12-20 2017-05-31 中国电子科技集团公司第五十八研究所 用于dds数字内核与数模转换器的电路接口系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223568A (zh) * 2021-05-17 2021-08-06 杭州雄迈集成电路技术股份有限公司 一种锁存结构和锁存方法

Also Published As

Publication number Publication date
CN111064470B (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
CN109120257B (zh) 一种低抖动分频时钟电路
KR101199574B1 (ko) 아날로그 디지털 변환기
JP6085523B2 (ja) 半導体装置及び半導体装置の動作方法
CN101924540B (zh) 一种差分时域比较器电路
CN111064470B (zh) 一种应用于dds的数据合成电路
WO2014004053A1 (en) A differential clock signal generator
El-Hadbi et al. Time-to-digital converters: A literature review and new perspectives
Shah et al. A glitch free variability resistant high speed and low power sense amplifier based flip flop for digital sequential circuits
US11271568B2 (en) Frequency divider circuit, communication circuit, and integrated circuit
CN110995212B (zh) 一种集成电路器件、相位插值器、接口电路及电子设备
CN102035527B (zh) 一种采用失调电压消除技术的差分时域比较器电路
US8384440B2 (en) High resolution capture
JP2000354026A (ja) 高速でタイミング精度の高いエッジを有するサブサンプリングクロック信号を発生させる為のクロック信号発生器
CN115933352B (zh) 基于延迟多次采样的低功耗时间数字转换器电路
CN214480526U (zh) 一种基于差分采样的剩余时间采样电路和时间数字转换器
Savaliya et al. A 0.3 V, 12nW, 47fJ/conv, fully digital capacitive sensor interface in 0.18 µm CMOS
US7516032B2 (en) Resolution in measuring the pulse width of digital signals
CN101594148B (zh) 一种电流内插结构的Flash ADC
Palaniappan et al. A 0.6 V, 1.74 ps resolution capacitively boosted time-to-digital converter in 180 nm CMOS
CN202957806U (zh) 基于fpga的dds信号发生器
Medina et al. A Gray-Encoded Ring Oscillator for Efficient Frequency-to-Digital Conversion in VCO-Based ADCs
Hassan et al. A 200 MS/s 8-bit Time-based Analog-to-Digital Converter with inherit sample and hold
CN206977390U (zh) 一种相位插值器
CN106849944B (zh) 一种中频信号源模块
Dehghani et al. Time‐to‐digital convertor based on resolution control

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant