CN104113333A - 一种直接数字频率合成器 - Google Patents

一种直接数字频率合成器 Download PDF

Info

Publication number
CN104113333A
CN104113333A CN201410380613.2A CN201410380613A CN104113333A CN 104113333 A CN104113333 A CN 104113333A CN 201410380613 A CN201410380613 A CN 201410380613A CN 104113333 A CN104113333 A CN 104113333A
Authority
CN
China
Prior art keywords
frequency
phase
module
clock
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410380613.2A
Other languages
English (en)
Other versions
CN104113333B (zh
Inventor
万书芹
张涛
季惠才
封晴
于宗光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201410380613.2A priority Critical patent/CN104113333B/zh
Publication of CN104113333A publication Critical patent/CN104113333A/zh
Application granted granted Critical
Publication of CN104113333B publication Critical patent/CN104113333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种能够合成高速频率的直接数字频率合成器。包括相位累加模块，时钟分频模块，相位分路模块，相幅转换模块，第一交织采样模块，数模转换模块，第二交织采样模块。时钟分频模块将系统时钟进行分频后输出；相位累加模块在时钟控制下将频率控制字进行线性相位相加输出；相位分路模块将相位值分为多路相位值输出给相幅转换模块；相幅转换模块将多路相位值转换为对应的幅度值；第一交织采样模块以分频时钟为采样时钟将幅度值交织采样输出数字信号；数模转换模块将数字信号转换模拟信号再经第二交织采样模块交织采样输出与系统时钟频率相同的信号。此结构以低速的实际采样时钟，获得高速的采样频率，提高输出信号的频率且降低了系统功耗。

Description

一种直接数字频率合成器
技术领域
本发明涉及数字频率合成技术领域，特别涉及一种能够合成高速频率的直接数字频率合成器。 
背景技术
数字频率合成技术是一种通过数字手段合成所需要的各种不同频率的信号，最后通过数字模拟转换器将其转换成模拟信号输出的技术。该技术以其特有的特点：可编程、跳频快、分辨率高、调频精度高等优点而成为当今频率合成技术中的主要技术之一，广泛应用于移动通讯，军用和商用雷达系统等通讯领域。 
随着现代电子工业的发展，半导体工艺尺寸的减少，电子芯片的发展趋势是集成度、速度越来越高，面积、功耗越来越小。速度和功耗是一对相互消长的指标，速度的提升不可避免的会带来功耗的增加，而功耗降低了 ，必然会以牺牲速度为代价。如何让这两者达到理想的平衡状态是电子类设计工程师的最终追求目标。数字频率合成器作为无线通讯不可或缺的元器件，速度和功耗是衡量其性能的关键指标。 
直接数字频率合成器主要由三个模块组成：相位累加器，相位幅度转换器和数模转换器，结构示意图如图1所示。系统有两个输入量：参考时钟fs和频率控制字K，假设相位累加器的位宽为N位，频率控制字字长为N位，在每一个时钟脉冲输入时，加法器将频率控制字K与累加寄存器输出的累加相位数据相加，相加后的结果被送到累加寄存器的数据输入端口，在下一个时钟脉冲的作用下加法器继续与频率控制字相加。这样，相位累加器在时钟的控制下，不断对频率控制字进行线性相位累加。相位累加器输出的数据就是合成信号的相位，相位累加器的输出频率也就是直接数字频率合成器输出的信号频率。截取累加器输出的相位值M输入相位幅度转换器, 经运算转换输出与该相位值相对应的数字化幅度值L。通过数模转换器将数字量转变成模拟量，再经过低通滤波器平滑并滤除不需要的取样信号，输出频率纯净的正弦或余弦信号f0。随着频率的提高，直接数字频率合成器的功耗也随之增加。 
发明内容
本发明要解决的技术问题是：提供一种高频率低功耗的直接数字频率合成器，直接数字频率合成器的系统时钟提高的同时，可以不增加整个系统的功耗。 
本发明解决其技术问题所采用的技术方案是：一种直接数字频率合成器，包括7个功能模块，7个功能模块分别是时钟分频模块、相位累加模块、相位分路模块、相幅转换模块、第一交织采样模块、数模转换模块以及第二交织采样模块，所述时钟分频模块将系统时钟进行分频后分别给其他6个功能模块提供采样时钟；相位累加模块在输入的分频时钟控制下将输入的频率控制字进行线性相位相加输出合成信号的相位值；相位分路模块在输入的分频时钟控制下将相位累加模块输出的相位值分路输出给相幅转换模块；相幅转换模块在输入的分频时钟控制下将输入的相位值转换为对应的幅度值；第一交织采样模块在输入的分频时钟控制下将幅度值交织采样输出数字信号；数模转换模块在输入的分频时钟控制下将数字信号转换为模拟信号再经第二交织采样模块交织采样输出与系统时钟频率相同的信号。 
进一步的，所述相位累加模块包括用来为后面的信号交织采样做准备的预处理器和相位累加器，预处理器将频率控制字预处理后传输给相位累加器进行相位累加。 
进一步的，所述相幅转换模块采用实时计算算法计算相位的幅度值。 
进一步的，所述时钟分频模块将系统时钟分频为不同的分频时钟，所述分频时钟包括原系统时钟的1/n的n分频时钟，所述分频时钟还包括m个分频时钟且依次为原系统时钟的1/2的2分频时钟至1/2m的2m分频时钟，其中n为大于2的偶数，m为整数，n可被2m整除。 
进一步的，所述相位累加模块、相位分路模块以及相幅转换模块的采样时钟为n分频时钟，相幅转换模块、第一交织采样模块以及数模转换模块的采样时钟为2m分频时钟，第二交织采样模块的采样时钟共m-1个且依次为2分频时钟至2m-1分频时钟。 
进一步的，相位分路模块将输入的相位值按n分之一的频率控制字依次偏移输出n路相位值。 
进一步的，所述第一交织采样模块以2m分频时钟为采样时钟，对相幅转换模块输出的n路幅度值进行交织采样输出2m路数字信号。 
本发明的有益效果是： 
1. 本发明的直接数字频率合成器，采用时钟分频模块为第一交织采样模块、第二交织采样模块提供采样时钟，为相位累加模块、相位分路模块、相幅转换模块以及数模转换模块提供工作时钟，这种结构降低了整个系统的工作时钟，进而降低了直接数字频率合成器的功耗。
2. 相位累加模块以经预处理后的频率字为初始值进行累加操作，累加后的值经相位分路模块将相位值分成n路不同的相位量，分别进入相位幅度转换模块，经运算后得到相位对应的幅度值，然后经第一采样模块进行第一次交织采样，采样后的2m路信号传输给2m路数模转换模块，完成幅度数据的数模转换，并将转换后得到的2m路模拟信号数据输入到第二交织采样模块完成信号的交织采样。经过两次的交织采样使信号的采样频率达到了系统输入时钟频率。此结构以低速的实际采样时钟，获得高速的采样频率，同时提高输出信号的频率。 
3.  相幅转换模块采用相位幅度算法来计算相位的幅度值，提高相位幅度转换速度和精度。 
4. 相位累加模块中采用了预处理器，可以预处理频率控制字，使在后期的相位分路中可以将相位分路成预期分路，为后面的多路信号交织采样做准备。 
附图说明
下面结合附图和实施例对本发明进一步说明。 
图1是直接数字频率合成器通用结构原理示意图。 
图2是本发明一种直接数字频率合成器的结构原理示意图。 
图3是本发明一种直接数字频率合成器的优选实施例的第一交织采样模块采样示意图。 
图4是本发明一种直接数字频率合成器的优选实施例的第二交织采样模块采样示意图。 
图5是本发明一种直接数字频率合成器实施例一的第二交织采样模块采样示意图。 
图6是本发明一种直接数字频率合成器实施例二的第一交织采样模块采样示意图。 
图7是本发明一种直接数字频率合成器实施例二的第一交织采样模块采样信号输出示意图。 
图8是本发明一种直接数字频率合成器实施例二的第二交织采样模块采样示意图。 
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。 
如图2所示为本发明的一种直接数字频率合成器的结构原理示意图，其包括7个功能模块，7个功能模块分别是时钟分频模块1、相位累加模块2、相位分路模块3、相幅转换模块4、第一交织采样模块5、数模转换模块6以及第二交织采样模块7。 
时钟分频模块1将系统时钟分频为不同的分频时钟，所述分频时钟包括原系统时钟的1/n的n分频时钟，所述分频时钟还包括m个分频时钟且依次为原系统时钟的1/2的2分频时钟至1/2m的2m分频时钟，其中n为大于2的偶数，m为整数，n可被2m整除。 
相位累加模块2包括用来为后面的信号交织采样做准备的预处理器和相位累加器，预处理器将频率控制字预处理后传输给相位累加器进行相位累加。相位累加模块2在n分频时钟控制下将频率控制字进行线性相位相加输出合成信号的相位值。 
相位分路模块3在n分频时钟控制下将输入的相位值按n分之一的频率控制字依次偏移输出n路相位值。相幅转换模块4在n分频时钟控制下，采用实时计算算法将相位值转换为对应的幅度值。第一交织采样模块5以2m分频时钟为采样时钟，对相幅转换模块4输出的n路幅度值进行交织采样输出2m路数字信号。数模转换模块6以2m分频时钟为采样时钟，将数字信号转换为模拟信号。第二交织采样模块7以2分频时钟至2m-1分频时钟共m-1个分频时钟作为采样时钟，对2m路模拟信号进行交织采样输出与系统时钟频率相同的信号。 
实施例一 
如图2-5所示,本发明的一种直接数字频率合成器的优选实施例，其中n为16，m为2，时钟分频模块1将系统时钟Fclk分频为2分频、4分频和16分频。16分频为相位累加模块2、相位分路模块3和相幅转换模块4提供工作时钟，4分频为第一交织采样模块5提供采样时钟，2分频为第二交织采样模块7提供采样时钟。相位分路模块将累加后的相位以频率控制字K的16分之一为基准，依次延迟K/16，得到16组相位字，分别进入相位幅度转换模块进行转换。
经相幅转换模块4后的数据进入第一交织采样模块5，交织采样生成采样控制信号1至采样控制信号16共16个采样控制信号。如图3所示，并根据算法选择相位间相差频率控制字K的4分之一的四路采样信号进行交织采样，四路信号相位依次相差K/4，频率相同，经控制信号选择后的信号由4分频的采样时钟实现交织采样。 
如图4所示，类似的其它12路信号经过同样的交织采样可得到另3路交织信号，共4组幅度数据，分别进入数模转换模块6。 
如图5所示，经由数模转换模块6将数字信号转换成模拟信号，分别为交织信号1、交织信号2、交织信号3和交织信号4。模拟信号进入第二交织采样模块7，根据交织算法生成4个采样控制信号，分别为采样控制4_1、采样控制4_2、采样控制4_3和采样控制4_4、然后在4个采样控制信号控制下，以2分频为采样时钟，选择4组中相位间相差K/2的两路交织信号进行交织采样得到2组信号，分别为交织信号2_1和交织信号2_2。最后由2个交织采样控制信号2_1和2_2控制选择，并最终由系统时钟Fclk进行采样得到交织采样信号，为与系统时钟频率相同的信号。 
实施例二 
如图2所示,本发明的一种直接数字频率合成器的优选实施例，其中n为24，m为3，频率控制字K进入直接数字频率合成器的相位累加模块2，经相位累加模块2的预处理器预处理，使在后期的相位分路中可以将相位分路成预期的24路。
如图2所示，时钟分频模块1将系统时钟Fclk进行分频，分别处理得到2分频、4分频、8分频和24分频，分别提供给后面的功能模块。2分频和4分频为第二交织采样模块7提供采样时钟，8分频为第一交织采样模块5提供采样时钟，24分频为相位累加模块2、相位分路模块3和相幅转换模块4提供工作时钟。 
如图2所示，相位分路模块3将累加后的相位以频率控制字的24分之一为基准，依次延迟K/24，得到24组相位字，分别进入相位幅度转换模块4进行转换。相幅转换模块4采用实时计算算法。经相幅转换后的数据进入第一交织采样模块5，交织采样算法分别生成采样控制信号1至采样控制信号24共24个采样控制信号，并根据算法选择相位间依次相差K/3的三路采样信号进行交织采样，如图6所示为第一交织采样模块5采样示意图，展示了二十四路信号中符合算法要求的三路信号交织采样的时序。如图7所示，三路信号相位依次相差K/3，频率相同，经控制信号选择后的信号由系统时钟8分频实现交织采样得到8组幅度数据，分别进入数模转换模块6。 
经由数模转换模块6将数字信号转换成模拟信号后，最后进入第二交织采样模块7。根据交织算法生成8个交织采样控制信号，然后选择相位间相差K/4的两路信号经Fclk/4的采样时钟对8组中的2组信号进行交织采样，图8为交织信号1和交织信号5交织采样的过程示意图，得到交织信号4_1，与此类同，交织信号3和交织信号7交织采样得到交织信号4_3，交织信号2和交织信号6交织采样得到交织信号4_2，交织信号4和交织信号8交织采样得到交织信号4_4，至此得到频率为Fclk/4的4组采样信号，再经过4个交织采样控制信号对前面过程中得到的4组信号进行控制选择，分别选择相位间相差K/2的两组信号，由采样时钟为Fclk/2交织采样生成最后2路需要交织采样的信号，最后由2个交织采样控制信号控制选择，并最终由系统时钟Fclk进行采样得到与系统时钟频率相同的信号。 
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。 

Claims (7)

1.一种直接数字频率合成器，其特征在于：包括7个功能模块，7个功能模块分别是时钟分频模块（1）、相位累加模块（2）、相位分路模块（3）、相幅转换模块（4）、第一交织采样模块（5）、数模转换模块（6）以及第二交织采样模块（7），所述时钟分频模块（1）将系统时钟进行分频后分别给其他6个功能模块提供采样时钟；相位累加模块（2）在输入的分频时钟控制下将输入的频率控制字进行线性相位相加输出合成信号的相位值；相位分路模块（3）在输入的分频时钟控制下将相位累加模块（2）输出的相位值分路输出给相幅转换模块（4）；相幅转换模块（4）在输入的分频时钟控制下将输入的相位值转换为对应的幅度值；第一交织采样模块（5）在输入的分频时钟控制下将幅度值交织采样输出数字信号；数模转换模块（6）在输入的分频时钟控制下将数字信号转换为模拟信号再经第二交织采样模块（7）交织采样输出与系统时钟频率相同的信号。
2.根据权利要求1所述的直接数字频率合成器，其特征在于：所述相位累加模块（2）包括用来为后面的信号交织采样做准备的预处理器和相位累加器，预处理器将频率控制字预处理后传输给相位累加器进行相位累加。
3.根据权利要求1所述的直接数字频率合成器，其特征在于：所述相幅转换模块（4）采用实时计算算法计算相位的幅度值。
4.根据权利要求1所述的直接数字频率合成器，其特征在于：所述时钟分频模块（1）将系统时钟分频为不同的分频时钟，所述分频时钟包括原系统时钟的1/n的n分频时钟，所述分频时钟还包括m个分频时钟且依次为原系统时钟的1/2的2分频时钟至1/2m的2m分频时钟，其中n为大于2的偶数，m为整数，n可被2m整除。
5.根据权利要求4所述的直接数字频率合成器，其特征在于：所述相位累加模块（2）、相位分路模块（3）以及相幅转换模块（4）的采样时钟为n分频时钟，相幅转换模块（4）、第一交织采样模块（5）以及数模转换模块（6）的采样时钟为2m分频时钟，第二交织采样模块（7）的采样时钟共m-1个且依次为2分频时钟至2m-1分频时钟。
6.根据权利要求4所述的直接数字频率合成器，其特征在于：相位分路模块（3）将输入的相位值按n分之一的频率控制字依次偏移输出n路相位值。
7.根据权利要求4所述的直接数字频率合成器，其特征在于：所述第一交织采样模块（5）以2m分频时钟为采样时钟，对相幅转换模块（4）输出的n路幅度值进行交织采样输出2m路数字信号。
CN201410380613.2A 2014-08-04 2014-08-04 一种直接数字频率合成器 Active CN104113333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410380613.2A CN104113333B (zh) 2014-08-04 2014-08-04 一种直接数字频率合成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410380613.2A CN104113333B (zh) 2014-08-04 2014-08-04 一种直接数字频率合成器

Publications (2)

Publication Number Publication Date
CN104113333A true CN104113333A (zh) 2014-10-22
CN104113333B CN104113333B (zh) 2017-03-15

Family

ID=51709981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410380613.2A Active CN104113333B (zh) 2014-08-04 2014-08-04 一种直接数字频率合成器

Country Status (1)

Country Link
CN (1) CN104113333B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935338A (zh) * 2015-06-10 2015-09-23 南京航空航天大学 一种扩展dds输出信号频率范围的方法和系统
CN107147395A (zh) * 2017-04-26 2017-09-08 西安空间无线电技术研究所 一种基于双环频率综合的正交调制器输出dac同步电路
CN111064470A (zh) * 2019-12-12 2020-04-24 中国电子科技集团公司第五十八研究所 一种应用于dds的数据合成电路
CN116827339A (zh) * 2023-07-28 2023-09-29 佛山市蓝箭电子股份有限公司 基于泰勒多项式逼近的直接数字频率合成器及其方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101109973A (zh) * 2007-07-11 2008-01-23 北京大学深圳研究生院 一种基于直接数字频率合成器的波形发生器
CN101572558B (zh) * 2009-05-11 2012-11-21 苏州通创微芯有限公司 一种中频收发芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴世华: ""一种时间交织高速数据采集系统的设计和实现"", 《电子测量技术》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935338A (zh) * 2015-06-10 2015-09-23 南京航空航天大学 一种扩展dds输出信号频率范围的方法和系统
CN104935338B (zh) * 2015-06-10 2018-05-08 南京航空航天大学 一种扩展dds输出信号频率范围的方法和系统
CN107147395A (zh) * 2017-04-26 2017-09-08 西安空间无线电技术研究所 一种基于双环频率综合的正交调制器输出dac同步电路
CN107147395B (zh) * 2017-04-26 2019-12-20 西安空间无线电技术研究所 一种基于双环频率综合的正交调制器输出dac同步电路
CN111064470A (zh) * 2019-12-12 2020-04-24 中国电子科技集团公司第五十八研究所 一种应用于dds的数据合成电路
CN111064470B (zh) * 2019-12-12 2022-08-02 中国电子科技集团公司第五十八研究所 一种应用于dds的数据合成电路
CN116827339A (zh) * 2023-07-28 2023-09-29 佛山市蓝箭电子股份有限公司 基于泰勒多项式逼近的直接数字频率合成器及其方法

Also Published As

Publication number Publication date
CN104113333B (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
CN104113333A (zh) 一种直接数字频率合成器
CN104201991B (zh) 实现捷变频米波雷达的数字下变频系统
CN110289859A (zh) 基于多片adc的并行时间交替高速采样系统
CN102882814B (zh) 参数化模块化多通道数字下变频设计平台和方法
CN103488245A (zh) Dds中的相位幅度转换方法以及装置
CN109085879A (zh) 一种用于电学多功能校准平台的高精度dds频率合成器
CN101572558A (zh) 一种中频收发芯片
CN101276002A (zh) 高温单片相位可编程直接数字频率合成源
CN105306068A (zh) 一种基于时钟调相的并串转换电路
CN103676742A (zh) 一种基于fpga的数据重组方法
CN110504972A (zh) 一种基于fpga的采样率转换方法、装置及数模转换方法、装置
CN100525109C (zh) 一种频率噪声整形直接数字频率合成器
CN109120262A (zh) 一种快速锁定锁相环频率综合装置
CN201509196U (zh) 一种中频收发芯片
CN102340308A (zh) 一种小数分频频率合成器
CN206524751U (zh) 一种基于fpga的高频数字开关电源
CN101854172B (zh) 一种基于二维正弦表的数控振荡器并行设计方法
CN100392976C (zh) 用于直接数字频率合成的高阶∑△噪声整形内插器
CN105005240A (zh) 基于离线计算的任意波发生器
CN115001485A (zh) 基于泰勒多项式逼近的直接数字频率合成器
CN106774630A (zh) 一种补偿式直接数字频率合成器
CA2460293C (en) Apparatus for fractional rf signal synthesis with phase modulation
Shan et al. Design and implementation of a FPGA-based direct digital synthesizer
CN107315447A (zh) 一种高压缩比相位幅度转换的直接数字频率合成方法与电路
CN104660218A (zh) 一种任意波形合成器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant