CN111048595A - 一种pin二极管深台成型方法 - Google Patents
一种pin二极管深台成型方法 Download PDFInfo
- Publication number
- CN111048595A CN111048595A CN201911250870.3A CN201911250870A CN111048595A CN 111048595 A CN111048595 A CN 111048595A CN 201911250870 A CN201911250870 A CN 201911250870A CN 111048595 A CN111048595 A CN 111048595A
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- pin diode
- metal layer
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 78
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 31
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000001704 evaporation Methods 0.000 claims abstract description 20
- 238000001259 photo etching Methods 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 16
- 230000008020 evaporation Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 239000011863 silicon-based powder Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims 6
- 238000001312 dry etching Methods 0.000 abstract description 6
- 230000000873 masking effect Effects 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000003518 caustics Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- 206010007269 Carcinogenicity Diseases 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007670 carcinogenicity Effects 0.000 description 1
- 231100000260 carcinogenicity Toxicity 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明提供了一种PIN二极管深台成型方法，包括如下步骤：正面蒸铝；第一次光刻；第一次腐蚀；ICP刻蚀；第二次光刻；第二次腐蚀；背面蒸铝；以及各向异性腐蚀，形成正梯形深台结构。本发明通过铝膜掩蔽、二次光刻，以及控制干法刻蚀和各向异性腐蚀深度的比例，达到刻蚀出正梯形深台的目的。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种PIN二极管深台成型方法。
背景技术
PIN二极管(positive-intrinsic-negative diode)由高掺杂的P型阳极，无或低掺杂的宽的本征硅区(Intrinsic)，以及高掺杂的N型阴极组成。其工作原理为：当PIN二极管加上一个超过导通阈值的电压时，低掺杂的本征硅区被完全耗尽，结电容急速增加，导通电阻(插入损耗)降低；当二极管反偏时，耗尽区宽度近似等于本征硅区宽度，结电容很小，导通电阻很大，隔离度很高。PIN二极管可以用作射频电子开关，广泛应用于需要对射频信号进行开启和关闭的电路中。
PIN二极管主要分为台面结构和平面结构，由于台面结构可以有效避免平面结构的结边缘击穿，在高压PIN领域较为常用。采用正梯形台面，可进一步降低表面电场，有研究表明正斜角45°时表面电场仅为体内的40％。所以采用正梯形台面结构，通常能够将击穿从表面转移到体内，最大化击穿电场，保证高压PIN器件的稳定工作。
干法刻蚀和各向异性腐蚀均可实现正梯形台面，但都有一定的局限性。采用单一的干法刻蚀，适用于浅台的梯形台面刻蚀，在刻蚀深台(台面落差≥100μm)且要求较大正斜角时，常伴随着“长草”现象，形貌难以精确控制，对设备要求极高；采用单一的各向异性湿法腐蚀，由于台面深腐蚀时间长，则无法兼顾表面图形。
发明内容
为了解决上述问题，本发明通过铝膜掩蔽、二次光刻，以及控制干法刻蚀和各向异性腐蚀深度的比例，达到刻蚀出正梯形深台的目的。
为了实现以上目的，本发明采取的一种技术方案是：
一种PIN二极管深台成型方法，包括如下步骤：正面蒸铝，采用蒸发工艺在PIN二极管的正面蒸铝，形成第一金属层；第一次光刻，在所述第一金属层上光刻出ICP刻蚀的第一图形，所述第一图形的长度为L1，形成第二金属层；第一次腐蚀，在所述第二金属层上腐蚀光刻后裸露的铝，去胶，形成第三金属层；ICP刻蚀，采用垂直刻蚀工艺刻蚀出深台结构，刻蚀深度h；第二次光刻，在所述ICP刻蚀后，对所述第三金属层光刻出各向异性腐蚀的第二图形，所述第二图形的长度为L2，形成第四金属层；第二次腐蚀，腐蚀光刻后裸露的铝，去胶，形成第四金属层；背面蒸铝，采用蒸发工艺在所述PIN二极管的背面蒸铝，形成第五金属层；以及各向异性腐蚀，对背面蒸铝后的PIN二极管进行各向异性腐蚀，达到刻蚀深度H，形成正梯形深台结构。
进一步地，所述PIN二极管包括N+层、I层以及P+层，所述I层位于所述N+层上，所述P+层位于所述I层上，所述PIN二极管的正面为所述P+层远离所述N+层的一面，所述PIN二极管的背面为所述N+层远离所述P+层远离的一面。
进一步地，所述N+层、所述I层以及所述P+层为单晶硅，晶向为<100>。
进一步地，所述第一金属层以及所述第五金属层的厚度为0.5～10μm。
进一步地，所述正梯形深台结构包括所述第一图的长度L1、所述第二图形的长度L2、所述刻蚀深度h以及所述刻蚀深度H；所述第一图的长度L1、所述第二图形的长度L2、所述刻蚀深度h以及所述刻蚀深度H具有如下关系：h＝0.45H～0.55H，L2＝0.9×(L1+2h×tanθ)～1.1×(L1+2h×tanθ)。
进一步地，所述第一次腐蚀步骤和所述第一次腐蚀步骤中所用的腐蚀液为H3PO4。
进一步地，所述各项异性腐蚀步骤中所用的腐蚀液为10％±1％四甲基氢氧化铵溶液，所述四甲基氢氧化铵溶液中含有2±0.1mol/L的Si粉。
进一步地，所述各项异性腐蚀步骤中腐蚀温度80±5℃。
本发明的上述技术方案相比现有技术具有以下优点：
本发明提供的PIN二极管的深台成型方法，通过干法刻蚀和各向异性腐蚀结合，以及二次光刻版图尺寸及刻蚀深度的组合设计最终实现了一种操作工艺简单、效率高、一致性好、对设备要求低的高压PIN二极管的深台成型技术。采用此方法制备的正梯形深台结构可以明显降低表面电场，防止器件表面击穿，适用于高压PIN器件的台面制作。通过本方法形成的硅正梯形深台具有图形精确可控，一致性高等优点，且工艺简单易行。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其有益效果显而易见。
图1所示为本发明一实施例的PIN二极管的深台成型方法流程图；
图2～图10所示为本发明一实施例的PIN二极管的深台制备过程图；
图11所示为本发明一实施例的正梯形深台结构图。
图中附图标记：
1-PIN二极管、11-N+层、12-I层、13-P+层、2-第一金属层、21第一图形、3-第二金属层、4-第三金属层、41-第二图形、5-深台结构、6-第四金属层、7-第五金属层、8-第六金属层、9-正梯形深台结构。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种PIN二极管的深台成型方法，如图1所示，包括如下步骤S10正面蒸铝；S20第一次光刻；S30第一次腐蚀；S40 ICP刻蚀；S50第二次光刻；S60第二次腐蚀；S70背面蒸铝；以及S80各向异性腐蚀。
S10正面蒸铝，如图2所示，所述PIN二极管包括N+层11、I层12以及P+层13，所述I层12位于所述N+层11上，所述P+层13位于所述I层12上，所述PIN二极管1的正面为所述P+层13远离所述N+层11的一面，所述PIN二极管1的背面为所述N+层11远离所述P+层13远离的一面。所述N+层11、所述I层12以及所述P+层13为单晶硅，晶向为<100>。如图3所示，采用蒸发工艺在PIN二极管1的正面蒸铝，形成第一金属层2。所述第一金属层2的厚度为0.5～10μm。优选0.5μm、1.0μm、1.5μm、2.0μm、2.5μm、3.0μm、3.5μm、4.0μm、5.0μm、6.0μm、7.0μm、8.0μm、9.0μm或10μm。本发明采用铝掩蔽，耐刻蚀能力强，有利于高压PIN二极管大深度台面的刻蚀，并且金属铝可同时作为干法和湿法刻蚀的掩蔽层。
S20第一次光刻，如图4所示，在所述第一金属层2上光刻出ICP刻蚀的第一图形21，所述第一图形21的长度为L1，形成第二金属层3。以回形槽版图为例，版图外尺寸可以为(610×610)μm，内尺寸可以为(270×270)μm。
S30第一次腐蚀，如图5所示，在所述第二金属层3上腐蚀光刻后裸露的铝，去胶，形成第三金属层4。所述第一次腐蚀步骤的腐蚀液为H3PO4。
S40 ICP刻蚀，如图6所示，采用垂直刻蚀工艺刻蚀出深台结构5，刻蚀深度h。
S50第二次光刻，如图7所示，在所述ICP刻蚀后，对所述第三金属层光刻出各向异性腐蚀的第二图形41，所述第二图形41的长度为L2，形成第四金属层6。版图外尺寸可以为(680×680)μm，内尺寸可以为(200×200)μm。
S60第二次腐蚀，如图8所示，腐蚀光刻后裸露的铝，去胶，形成第五金属层7。所述第二次腐蚀步骤的腐蚀液为H3PO4。
S70背面蒸铝，如图9所示，采用蒸发工艺在所述PIN二极管1的背面蒸铝，形成第六金属层8。所述第六金属层8的厚度为0.5～10μm。优选0.5μm、1.0μm、1.5μm、2.0μm、2.5μm、3.0μm、3.5μm、4.0μm、5.0μm、6.0μm、7.0μm、8.0μm、9.0μm或10μm。
S80各向异性腐蚀，如图10所示，对背面蒸铝后的PIN二极管1进行各向异性腐蚀，达到刻蚀深度H，形成正梯形深台结构9。所述各项异性腐蚀步骤中所用的腐蚀液为10％±1％四甲基氢氧化铵(TMAH)溶液，所述四甲基氢氧化铵溶液中含有2±0.1mol/L的Si粉。所述各项异性腐蚀步骤中腐蚀温度80±5℃。传统KOH腐蚀液含碱性金属离子，加工中易导致硅片污染，而EDP腐蚀剂具有强烈致癌性且废液难以处理，且两者对铝膜均有腐蚀性。10％TMAH腐蚀液则很好规避了这些问题，且加入2mol/L Si粉调节PH值进一步降低对铝膜的腐蚀能力(小于1nm/min)，更有利于应对高压PIN二极管深台的长时间腐蚀。
如图11所示，所述正梯形深台结构9包括所述第一图的长度L1、所述第二图形的长度L2、所述刻蚀深度h以及所述刻蚀深度H。所述第一图的长度L1、所述第二图形的长度L2、所述刻蚀深度h以及所述刻蚀深度H具有如下关系：h＝0.45H～0.55H，L2＝0.9×(L1+2h×tanθ)～1.1×(L1+2h×tanθ)。
以上所述仅为本发明的示例性实施例，并非因此限制本发明专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种PIN二极管深台成型方法，其特征在于，包括如下步骤：
正面蒸铝，采用蒸发工艺在PIN二极管的正面蒸铝，形成第一金属层；
第一次光刻，在所述第一金属层上光刻出ICP刻蚀的第一图形，所述第一图形的长度为L1，形成第二金属层；
第一次腐蚀，在所述第二金属层上腐蚀光刻后裸露的铝，去胶，形成第三金属层；
ICP刻蚀，采用垂直刻蚀工艺刻蚀出深台结构，刻蚀深度h；
第二次光刻，在所述ICP刻蚀后，对所述第三金属层光刻出各向异性腐蚀的第二图形，所述第二图形的长度为L2，形成第四金属层；
第二次腐蚀，腐蚀光刻后裸露的铝，去胶，形成第五金属层；
背面蒸铝，采用蒸发工艺在所述PIN二极管的背面蒸铝，形成第六金属层；以及
各向异性腐蚀，对背面蒸铝后的PIN二极管进行各向异性腐蚀，达到刻蚀深度H，形成正梯形深台结构。
2.根据权利要求1所述的PIN二极管深台成型方法，其特征在于，所述PIN二极管包括N+层、I层以及P+层，所述I层位于所述N+层上，所述P+层位于所述I层上，所述PIN二极管的正面为所述P+层远离所述N+层的一面，所述PIN二极管的背面为所述N+层远离所述P+层远离的一面。
3.根据权利要求2所述的PIN二极管深台成型方法，其特征在于，所述N+层、所述I层以及所述P+层为单晶硅，晶向为<100>。
4.根据权利要求1所述的PIN二极管深台成型方法，其特征在于，所述第一金属层以及所述第六金属层的厚度为0.5～10μm。
5.根据权利要求1所述的PIN二极管深台成型方法，其特征在于，所述正梯形深台结构包括所述第一图的长度L1、所述第二图形的长度L2、所述刻蚀深度h以及所述刻蚀深度H；所述第一图的长度L1、所述第二图形的长度L2、所述刻蚀深度h以及所述刻蚀深度H具有如下关系：h＝0.45H～0.55H，L2＝0.9×(L1+2h×tanθ)～1.1×(L1+2h×tanθ)。
6.根据权利要求1所述的PIN二极管深台成型方法，其特征在于，所述第一次腐蚀步骤和所述第一次腐蚀步骤中所用的腐蚀液为H3PO4。
7.根据权利要求1所述的PIN二极管深台成型方法，其特征在于，所述各项异性腐蚀步骤中所用的腐蚀液为10％±1％四甲基氢氧化铵溶液，所述四甲基氢氧化铵溶液中含有2±0.1mol/L的Si粉。
8.根据权利要求7所述的PIN二极管深台成型方法，其特征在于，所述各项异性腐蚀步骤中腐蚀温度80±5℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911250870.3A CN111048595B (zh) | 2019-12-09 | 2019-12-09 | 一种pin二极管深台成型方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911250870.3A CN111048595B (zh) | 2019-12-09 | 2019-12-09 | 一种pin二极管深台成型方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111048595A true CN111048595A (zh) | 2020-04-21 |
| CN111048595B CN111048595B (zh) | 2022-07-29 |
Family
ID=70235106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911250870.3A Active CN111048595B (zh) | 2019-12-09 | 2019-12-09 | 一种pin二极管深台成型方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048595B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1877798A (zh) * | 2006-06-13 | 2006-12-13 | 南京大学 | 基于mosfet工艺的硅基单电子器件结构及其制备方法 |
| CN101093802A (zh) * | 2007-06-14 | 2007-12-26 | 中山大学 | 一种抑止雪崩光电二极管边缘击穿的方法 |
| US20080197360A1 (en) * | 2007-02-16 | 2008-08-21 | Cree, Inc. | Diode Having Reduced On-resistance and Associated Method of Manufacture |
| CN102616734A (zh) * | 2012-04-17 | 2012-08-01 | 中国工程物理研究院电子工程研究所 | 双掩膜soi mems加工方法 |
-
2019
- 2019-12-09 CN CN201911250870.3A patent/CN111048595B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1877798A (zh) * | 2006-06-13 | 2006-12-13 | 南京大学 | 基于mosfet工艺的硅基单电子器件结构及其制备方法 |
| US20080197360A1 (en) * | 2007-02-16 | 2008-08-21 | Cree, Inc. | Diode Having Reduced On-resistance and Associated Method of Manufacture |
| CN101093802A (zh) * | 2007-06-14 | 2007-12-26 | 中山大学 | 一种抑止雪崩光电二极管边缘击穿的方法 |
| CN102616734A (zh) * | 2012-04-17 | 2012-08-01 | 中国工程物理研究院电子工程研究所 | 双掩膜soi mems加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111048595B (zh) | 2022-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021027241A1 (zh) | 一种具有П型栅的 GaN 基射频器件及其制备方法 | |
| US20240162302A1 (en) | Split gate power device and method of manufacturing the same | |
| KR20090098832A (ko) | 반도체 장치의 제조 방법 | |
| CN106972056B (zh) | 基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法 | |
| KR20130139738A (ko) | 탄화규소 반도체 장치의 제조방법 | |
| US20240222420A1 (en) | Trench power device integrated with inductor and manufacturing method therefor | |
| CN112614781B (zh) | 氧化镓sbd的制备方法及结构 | |
| CN104037225A (zh) | 具有延伸的栅极介电层的金属氧化物半导体场效应晶体管 | |
| CN103887170A (zh) | 半导体装置的制造方法及半导体装置 | |
| CN106571395A (zh) | 一种沟槽型金属氧化物半导体功率器件及其制作方法 | |
| CN106057914A (zh) | 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| KR20130062726A (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| CN111048595B (zh) | 一种pin二极管深台成型方法 | |
| TW201947766A (zh) | 高電子遷移率電晶體 | |
| CN103839791A (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| Qin et al. | Flexible microwave PIN diodes and switches employing transferrable single-crystal Si nanomembranes on plastic substrates | |
| CN110429034B (zh) | 形成高压阱区的方法 | |
| CN116666443A (zh) | 栅极结构、晶体管器件及其制备方法 | |
| JPS58202560A (ja) | 半導体装置およびその製造方法 | |
| CN102201339B (zh) | 一种减小磷化铟双异质结双极型晶体管b-c结电容方法 | |
| CN109244069B (zh) | 瞬态电压抑制器及其制备方法 | |
| US7851310B2 (en) | Method for forming semiconductor device | |
| CN111128746B (zh) | 肖特基二极管及其制备方法 | |
| CN113380610A (zh) | 一种基于自对准工艺的条形沟槽结构GaN垂直肖特基二极管电学性能改善方法 | |
| WO2022198723A1 (zh) | 一种肖特基二极管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |