CN106972056B - 基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法 - Google Patents

基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法 Download PDF

Info

Publication number
CN106972056B
CN106972056B CN201710261115.XA CN201710261115A CN106972056B CN 106972056 B CN106972056 B CN 106972056B CN 201710261115 A CN201710261115 A CN 201710261115A CN 106972056 B CN106972056 B CN 106972056B
Authority
CN
China
Prior art keywords
inp
inalas
base
bcb
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710261115.XA
Other languages
English (en)
Other versions
CN106972056A (zh
Inventor
钟英辉
王文斌
孙树祥
王海丽
李凯凯
陆泽营
夏鹏辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou University
Original Assignee
Zhengzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou University filed Critical Zhengzhou University
Priority to CN201710261115.XA priority Critical patent/CN106972056B/zh
Publication of CN106972056A publication Critical patent/CN106972056A/zh
Application granted granted Critical
Publication of CN106972056B publication Critical patent/CN106972056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于BCB钝化的抗质子辐照InP基HEMT器件加工方法,包括以下步骤:A、准备InP基InAlAs/InGaAs HEMT外延片,并进行清洗和干燥;B、通过光刻和腐蚀在InP基InAlAs/InGaAs HEMT外延片上形成有源区隔离台面;C、通过光刻和金属蒸发在高掺杂InGaAs帽层上形成源、漏电极,在InAlAs缓冲层上形成栅引线;D、通过电子束光刻、栅槽腐蚀和金属蒸发在高掺杂InGaAs帽层上形成T型栅;E、在InP基HEMT器件表面旋涂覆盖BCB材料,通过高温固化形成BCB钝化层;F、采用深反应离子刻蚀设备对BCB钝化层进行接触孔刻蚀;G、通过光刻和金属蒸发在接触孔上部的BCB钝化层形成测试电极。本发明有效提高了InP基HEMT器件抗质子辐照能力,并创造了平坦化的布线环境,为抗辐照集成电路发展奠定了良好的基础。

Description

基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法
技术领域
本发明涉及抗辐照半导体器件及其加工工艺技术领域,尤其涉及一种基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法。
背景技术
高电子迁移率晶体管HEMT异质结界面导带不连续产生二维电子气,具有很高的低场迁移率和饱和漂移速度,其优异的频率、噪声、功耗和增益特性使之成为高频毫米波领域最具竞争力的三端器件,在国防航天、高频宽带通信、卫星遥感以及雷达等军民用领域,拥有非常广阔的应用前景。然而半导体器件在空间环境中应用,将或多或少地受到各种高能粒子和射线等空间辐射的影响。即便空间辐射剂量不高,但由于辐照时间长久,积分通量达到一定数值后其性能也会发生衰变甚至失效,从而导致控制失灵,极大地降低了电子系统空间运行可靠性。国内外对航天故障的统计显示,空间环境辐射是造成航天电子设备异常或故障的重要原因,大约40%的故障都源自太空辐射。有效的抗辐照加固技术已经成为保障航天电子设备可靠、长寿命运行的关键,成为近年来微电子领域研究的热点。
考虑到工艺成熟度、成本和应用等众多因素,辐照可靠性研究大多围绕Si基器件和集成电路展开。对于体硅CMOS器件和集成电路已有成熟的栅氧化层加固、源漏制备技术加固、钝化层加固、场区加固等抗辐照工艺加固方法。SOI器件和集成电路又相应增加了埋氧层加固方案,如隐埋氧化层注入掺杂硅、减少氧注入剂量形成薄埋氧层、注氮工艺形成氮氧埋层、增加背栅界面杂质掺杂浓度、BUSFET抗辐照结构等。
根据III-V族HEMT异质结构特点和质子辐照诱生缺陷的损伤机制,无疑可以从材料生长、外延结构设计和工艺制备等几个方面入手进行抗辐照加固。材料生长方面,半导体材料位错附近易衍生新的缺陷中心或缺陷复合体,那么降低本底位错密度,将可能有助于提高器件抗辐照能力,然而这主要依赖于外延材料生长环境和生长水平的提高,无疑受到当前外延设备和外延生长技术现状的限制,并且据Weaver B D报道器件抗辐照特性与衬底位错密度基本无关。外延结构设计抗辐照方面,可以利用能带工程调节器件结构参数来提高III-V族HEMT的抗辐照能力,如选用位移阈能高的势垒层或缓冲层材料。但外延材料的改变可能会导致材料层之间的晶格失配从而降低器件的高频特性。
发明内容
本发明的目的在于提供一种基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法,能够降低质子辐照在HEMT器件结构中引入的缺陷,提高微电子器件的抗辐照稳定性。
为实现上述目的,本发明采用的技术方案是:
基于BCB钝化的抗质子辐照InP基HEMT器件加工方法,包括以下步骤:
A、准备InP基InAlAs/InGaAs HEMT外延片,InP基InAlAs/InGaAs HEMT外延片从下到上依次包括InP基衬底、InAlAs缓冲层、InGaAs沟道层、InAlAs隔离层、delta面掺杂层、InAlAs势垒层和高掺杂InGaAs帽层,依次使用丙酮、乙醇和去离子水对InP基InAlAs/InGaAs HEMT外延片进行清洗,直至显微镜下InP基InAlAs/InGaAs HEMT外延片的表面无沾污,采用氮气吹干,然后进入步骤B;
B、通过光刻和腐蚀在InP基InAlAs/InGaAs HEMT外延片的InAlAs缓冲层上形成有源区隔离台面,光刻时采用正胶进行保护,正胶厚度为2~2.5μm,然后进入步骤C;
C、通过光刻在有源区隔离台面的高掺杂InGaAs帽层两侧定义源极金属区域,在源极金属区域之间的高掺杂InGaAs帽层上定义漏极金属区域,在有源区隔离台面下的InAlAs缓冲层上定义栅引线金属区域,然后采用电子束蒸发设备在源极金属区域、漏极金属区域和栅引线金属区域淀积金属薄膜Ti/Pt/Au,在高掺杂InGaAs帽层上形成源极和漏极,在InAlAs缓冲层上形成栅引线,然后进入步骤D;
D、通过电子束光刻在源极和漏极之间的高掺杂InGaAs帽层上形成T型栅形貌,通过对高掺杂InGaAs帽层的选择性腐蚀和对InAlAs势垒层的数字腐蚀形成栅槽,然后采用电子束蒸发设备在栅槽内淀积金属薄膜Ti/Pt/Au形成T型栅,漏极两侧的T型栅通过栅引线连接,得到InP基HEMT器件,然后进入步骤E;
E、在InP基HEMT器件表面旋涂覆盖BCB材料,并进行高温固化处理,形成结构稳定的BCB钝化层,然后进入步骤F;
F、采用深反应离子刻蚀设备对源极、漏极和栅引线上的BCB钝化层进行接触孔刻蚀,然后进入步骤G;
G、通过光刻在接触孔周围区域的BCB钝化层上定义测试电极金属区域,然后采用电子束蒸发设备在测试电极金属区域淀积金属薄膜,形成测试电极。
所述的步骤D中,电子束光刻时采用的电子束胶为ZEP520A/PMGI/ZEP520A三层电子束胶结构,底层电子束胶ZEP520A的厚度为隔离层电子束胶PMGI的厚度为顶层电子束胶ZEP520A厚度为对电子束胶进行电子束曝光的剂量为100~300μC/cm2,顶层ZEP520A电子束胶采用MEK和MIBK的混合溶液进行显影,底层ZEP520A电子束胶采用ZED-N50进行显影。
所述的步骤D中,对高掺杂InGaAs帽层进行选择性腐蚀时,采用饱和有机酸与双氧水的混合溶液作为腐蚀溶液;对InAlAs势垒层进行数字腐蚀时,首先采用双氧水对InAlAs势垒层氧化20~30s,然后采用磷酸溶液对氧化物腐蚀20~30s,通过重复对InAlAs势垒层的氧化和腐蚀步骤控制InAlAs势垒层的厚度。
所述的步骤E中,在InP基HEMT器件表面旋涂覆盖BCB材料时,首先在热板上烘烤InP基HEMT器件,然后使用匀胶机在InP基HEMT器件表面依次旋涂增强剂AP3000和BCB聚合物溶液,最后在氮气氛围下进行高温固化处理形成BCB钝化层,高温固化处理时间为80~150min,处理温度为100~200℃。
所述的步骤F中,对BCB钝化层进行接触孔刻蚀时,选用氧气与四氟化碳气体的混合气体作为刻蚀气体,利用DRIE刻蚀机进行接触孔刻蚀,形成接触孔。
所述的步骤C和D中,淀积金属薄膜Ti厚度为10~20nm,Pt厚度为10~20nm,Au厚度为300~500nm。
所述的饱和有机酸采用丁二酸或柠檬酸,所述的腐蚀溶液通过添加NH4OH溶液调节PH为5。
所述的InP基HEMT器件包括从下到上依次设置的InP基衬底、InAlAs缓冲层、InGaAs沟道层、InAlAs隔离层、delta面掺杂层、InAlAs势垒层和高掺杂InGaAs帽层,所述的InAlAs缓冲层、InGaAs沟道层、InAlAs隔离层、InAlAs势垒层和高掺杂InGaAs帽层均与InP基衬底晶格匹配,所述的InAlAs势垒层与InGaAs沟道层形成异质结,在InGaAs沟道层形成二维电子气,所述的高掺杂InGaAs帽层的两侧设置有源极,高掺杂InGaAs帽层的中间设置有漏极,源极和漏极之间的InAlAs势垒层上设置有栅极,InAlAs缓冲层上设置有栅引线,漏极两侧的栅极通过栅引线连接,所述的InP基HEMT器件表面覆盖有BCB钝化层,源极、漏极和栅引线处的BCB钝化层设置有接触孔,接触孔上设置有测试电极。
所述的InAlAs缓冲层为非故意掺杂,其厚度为500~600nm;所述的InGaAs沟道层为非故意掺杂,其厚度为10~20nm;所述的InAlAs隔离层为非故意掺杂,其厚度为3~5nm;所述的delta面掺杂浓度为3×1012cm-2~5×1012cm-2;所述的InAlAs势垒层为非故意掺杂,其厚度为10~15nm;所述的高掺杂InGaAs帽层的厚度为10~20nm,掺杂浓度为2×1019cm-3~3×1019cm-3
本发明将抗辐照能力强、介电常数低的BCB旋涂到HEMT器件表面,经过高温固化后形成稳定结构,以此代替常规氮化物钝化层,避免了生长过程中的等离子体损伤引入表面缺陷,同时其对质子具有优异的核阻止和电子阻止本领,有效提高了HEMT器件抗质子辐照能力;
本发明采用的BCB钝化层为HEMT器件创造了平坦化的布线环境,有利于多层布线的制作,为抗辐照集成电路发展奠定了良好的基础;
本发明通过对高掺杂InGaAs帽层的选择性腐蚀和对InAlAs势垒层的数字腐蚀形成栅槽,调节选择性腐蚀InGaAs帽层材料的腐蚀时间可以控制栅槽的横向宽度,同时对InAlAs势垒薄层材料的数字腐蚀又可实现栅槽竖向距离的精确控制,从而优化器件特性。
附图说明
图1为多种抗辐照材料对不同能量质子的电子阻止本领示意图;
图2为多种抗辐照材料对不同能量质子的核阻止本领示意图;
图3为本发明所述的基于BCB钝化的抗质子辐照InP基HEMT器件加工方法的流程图;
图4为本发明所述的步骤A中InP基InAlAs/InGaAs HEMT外延片的结构示意图;
图5为本发明所述的步骤B中形成InP基HEMT器件有源区隔离台面后的结构示意图;
图6为本发明所述的步骤C中形成InP基HEMT器件源、漏电极和栅引线后的结构示意图;
图7为本发明所述的步骤D中形成InP基HEMT器件T型栅后的结构示意图;
图8为本发明所述的步骤E中形成BCB钝化层的抗质子辐照InP基HEMT器件的结构示意图;
图9为本发明所述的步骤F中形成抗质子辐照InP基HEMT器件接触孔后的结构示意图;
图10为本发明所述的步骤G中形成抗质子辐照InP基HEMT器件测试电极后的结构示意图。
具体实施方式
实际工程应用中,为提高InP基HEMT及集成电路长期应用可靠性和稳定性,对暴露区表面特别是有源区表面淀积保护介质层是切实可行的办法。钝化介质材料主要包括:①氮化硅(Si3N4)、二氧化硅(SiO2)、三氧化二铝(Al2O3)等无机材料;②聚酰亚胺(PI)、苯并环丁烯(BCB)、聚乙烯(PE)等有机聚合物材料。其中,半导体集成电路常采用Si3N4、SiO2等无机材料进行钝化保护,并兼作电容介质。据Koehler A D报道这将在一定程度上阻挡质子辐照,然而等离子体增强化学气相沉积(PECVD)设备淀积无机介质过程中会在器件表面引入等离子体损伤。相比之下,聚合物具有较小的介电常数和损耗因数,钝化工艺简单,工艺过程不会对器件表面造成等离子体损伤。
通过使用SRIM软件的SR(Stopping and Range Tables)功能,计算了不同材料对质子辐照的阻止能力,研究中入射质子的能量范围为10KeV~10MeV。抗辐照材料包括了常规钝化材料Si3N4、SiO2、ZrO3、Y2O3、Al2O3及聚合物材料PE、PI、BCB。不同材料对不同能量质子的电子阻止本领和核阻止本领如图1和图2所示。从图中可以看出,聚合物材料的电子阻止本领和核阻止本领都明显高于常规的无机钝化材料。除去热稳定性不高的聚乙烯材料外,BCB具有较高的质子辐照阻止本领,同时BCB吸水率低、高频介质损耗小、固化温度低,且创造了平坦化的金属布线环境,有利于多层布线的制作,为抗辐照集成电路的发展奠定了良好的基础。
如图3所示,本发明所述的基于BCB钝化的抗质子辐照InP基HEMT器件加工方法,包括以下步骤:
A、准备InP基InAlAs/InGaAs HEMT外延片,如图4所示,InP基InAlAs/InGaAs HEMT外延片从下到上依次包括InP基衬底1、InAlAs缓冲层2、InGaAs沟道层3、InAlAs隔离层4、delta面掺杂层5、InAlAs势垒层6和高掺杂InGaAs帽层7,依次使用丙酮、乙醇和去离子水对InP基InAlAs/InGaAs HEMT外延片进行清洗,直至显微镜下InP基InAlAs/InGaAs HEMT外延片的表面无沾污,采用氮气吹干。
B、通过光刻和腐蚀在InP基InAlAs/InGaAs HEMT外延片的InAlAs缓冲层2上形成有源区隔离台面,为了保证有源区隔离台面下的InGaAs沟道层3被完全腐蚀,通常会过腐蚀部分InAlAs缓冲层2,如图5所示。光刻时采用正胶进行保护,正胶厚度为2~2.5μm。
C、通过光刻在有源区隔离台面的高掺杂InGaAs帽层7的两侧定义源极金属区域,在源极金属区域之间的高掺杂InGaAs帽层7上定义漏极金属区域,在有源区隔离台面下的InAlAs缓冲层2上定义栅引线金属区域,然后采用电子束蒸发设备在源极金属区域、漏极金属区域和栅引线金属区域淀积金属薄膜Ti/Pt/Au,在高掺杂InGaAs帽层7上形成源极8和漏极9,在InAlAs缓冲层2上形成栅引线,如图6所示。光刻时采用AZ5214反转胶,淀积金属薄膜Ti厚度为10~20nm,Pt厚度为10~20nm,Au厚度为300~500nm。
D、通过电子束光刻在源极8和漏极9之间的高掺杂InGaAs帽层7上形成T型栅形貌,通过对高掺杂InGaAs帽层7的选择性腐蚀和对InAlAs势垒层6的数字腐蚀形成栅槽,然后采用电子束蒸发设备在栅槽内淀积金属薄膜Ti/Pt/Au形成T型栅10,淀积金属薄膜Ti厚度为10~20nm,Pt厚度为10~20nm,Au厚度为300~500nm,漏极9两侧的T型栅10通过栅引线连接,得到InP基HEMT器件,如图7所示。
电子束光刻时采用的电子束胶为ZEP520A/PMGI/ZEP520A三层电子束胶结构,底层电子束胶ZEP520A的厚度为隔离层电子束胶PMGI的厚度为顶层电子束胶ZEP520A厚度为对电子束胶进行电子束曝光的剂量为100~300μC/cm2,顶层ZEP520A电子束胶采用MEK和MIBK的混合溶液进行显影,底层ZEP520A电子束胶采用ZED-N50进行显影。
对高掺杂InGaAs帽层7进行选择性腐蚀时,采用丁二酸或柠檬酸与双氧水的混合溶液作为腐蚀溶液,并通过添加NH4OH溶液调节腐蚀溶液的PH值为5,则选择性腐蚀会自动停止在InAlAs势垒层6上。对InAlAs势垒层6进行数字腐蚀时,首先采用双氧水对InAlAs势垒层氧化20~30s,然后采用磷酸溶液对氧化物腐蚀20~30s,每次数字腐蚀可去除大概1nm的InAlAs材料,通过重复多次对InAlAs势垒层6的氧化和腐蚀步骤可精确控制InAlAs势垒层6的厚度,从而优化器件特性。
E、在InP基HEMT器件表面旋涂覆盖BCB材料,并进行高温固化处理,形成结构稳定的BCB钝化层11,如图8所示。在InP基HEMT器件表面旋涂覆盖BCB材料时,首先在热板上烘烤InP基HEMT器件,然后使用匀胶机在InP基HEMT器件表面依次旋涂增强剂AP3000和BCB聚合物溶液,最后在氮气氛围下进行高温固化处理形成BCB钝化层11,高温固化处理时间为80~150min,处理温度为100~200℃。
F、采用深反应离子刻蚀设备对源极8、漏极9和栅引线上的BCB钝化层11进行高深宽比接触孔刻蚀,如图9所示。对BCB钝化层11进行高深宽比接触孔刻蚀时,选用氧气与四氟化碳气体的混合气体作为刻蚀气体,利用DRIE刻蚀机进行接触孔刻蚀,形成接触孔12。
G、通过光刻在接触孔12周围区域的BCB钝化层11上定义测试电极金属区域,然后采用电子束蒸发设备在测试电极金属区域淀积金属薄膜,形成测试电极13。
如图10所示,本发明利用上述方法制成的基于BCB钝化的抗质子辐照InP基HEMT器件,InP基HEMT器件包括从下到上依次设置的InP基衬底1、InAlAs缓冲层2、InGaAs沟道层3、InAlAs隔离层4、delta面掺杂层5、InAlAs势垒层6和高掺杂InGaAs帽层7,InAlAs缓冲层2、InGaAs沟道层3、InAlAs隔离层4、InAlAs势垒层6和高掺杂InGaAs帽层7均与InP基衬底1晶格匹配,InAlAs势垒层6与InGaAs沟道层3形成异质结,在InGaAs沟道层3形成二维电子气。高掺杂InGaAs帽层7的两侧设置有源极8,高掺杂InGaAs帽层7的中间设置有漏极9,源极8和漏极9之间的InAlAs势垒层6上设置有T型栅10,InAlAs缓冲层2上设置有栅引线,漏极9两侧的T型栅10通过栅引线连接,InP基HEMT器件表面覆盖有BCB钝化层11,源极8、漏极9和栅引线处的BCB钝化层11设置有接触孔12,接触孔12上设置有测试电极13,可对InP基HEMT器件性能加电测试。
本发明采用的InAlAs缓冲层为非故意掺杂,其厚度为500~600nm;InGaAs沟道层为非故意掺杂,其厚度为10~20nm;InAlAs隔离层为非故意掺杂,其厚度为3~5nm;delta面掺杂浓度为3×1012cm-2~5×1012cm-2;InAlAs势垒层为非故意掺杂,其厚度为10~15nm;高掺杂InGaAs帽层的厚度为10~20nm,掺杂浓度为2×1019cm-3~3×1019cm-3。本发明的BCB钝化层对质子具有优异的核阻止和电子阻止本领,有效提高了InP基HEMT器件抗质子辐照能力;同时,BCB钝化层为InP基HEMT器件创造了平坦化的布线环境,有利于多层布线的制作,为抗辐照集成电路发展奠定了良好的基础。

Claims (6)

1.基于BCB钝化的抗质子辐照InP基HEMT器件加工方法,其特征在于:包括以下步骤:
A、准备InP基InAlAs/InGaAs HEMT外延片,InP基InAlAs/InGaAs HEMT外延片从下到上依次包括InP基衬底、InAlAs缓冲层、InGaAs沟道层、InAlAs隔离层、delta面掺杂层、InAlAs势垒层和高掺杂InGaAs帽层,依次使用丙酮、乙醇和去离子水对InP基InAlAs/InGaAs HEMT外延片进行清洗,直至显微镜下InP基InAlAs/InGaAs HEMT外延片的表面无沾污,采用氮气吹干,然后进入步骤B;
B、通过光刻和腐蚀在InP基InAlAs/InGaAs HEMT外延片的InAlAs缓冲层上形成有源区隔离台面,光刻时采用正胶进行保护,正胶厚度为2~2.5μm,然后进入步骤C;
C、通过光刻在有源区隔离台面的高掺杂InGaAs帽层两侧定义源极金属区域,在源极金属区域之间的高掺杂InGaAs帽层上定义漏极金属区域,在有源区隔离台面下的InAlAs缓冲层上定义栅引线金属区域,然后采用电子束蒸发设备在源极金属区域、漏极金属区域和栅引线金属区域淀积金属薄膜Ti/Pt/Au,在高掺杂InGaAs帽层上形成源极和漏极,在InAlAs缓冲层上形成栅引线,然后进入步骤D;
D、通过电子束光刻在源极和漏极之间的高掺杂InGaAs帽层上形成T型栅形貌,通过对高掺杂InGaAs帽层的选择性腐蚀和对InAlAs势垒层的数字腐蚀形成栅槽,然后采用电子束蒸发设备在栅槽内淀积金属薄膜Ti/Pt/Au形成T型栅,漏极两侧的T型栅通过栅引线连接,得到InP基HEMT器件,然后进入步骤E;
E、在InP基HEMT器件表面旋涂覆盖BCB材料,并进行高温固化处理,形成结构稳定的BCB钝化层,然后进入步骤F;
F、采用深反应离子刻蚀设备对源极、漏极和栅引线上的BCB钝化层进行接触孔刻蚀,对BCB钝化层进行接触孔刻蚀时,选用氧气与四氟化碳气体的混合气体作为刻蚀气体,利用DRIE刻蚀机进行接触孔刻蚀,形成接触孔然后进入步骤G;
G、通过光刻在接触孔周围区域的BCB钝化层上定义测试电极金属区域,然后采用电子束蒸发设备在测试电极金属区域淀积金属薄膜,形成测试电极。
2.如权利要求1所述的基于BCB钝化的抗质子辐照InP基HEMT器件加工方法,其特征在于:所述的步骤D中,电子束光刻时采用的电子束胶为ZEP520A/PMGI/ZEP520A三层电子束胶结构,底层电子束胶ZEP520A的厚度为1000~2000Å,隔离层电子束胶PMGI的厚度为5000~7000Å,顶层电子束胶ZEP520A厚度为1500~2500Å,对电子束胶进行电子束曝光的剂量为100~300 μC/cm2,顶层ZEP520A电子束胶采用MEK和MIBK的混合溶液进行显影,底层ZEP520A电子束胶采用ZED-N50进行显影。
3.如权利要求1所述的基于BCB钝化的抗质子辐照InP基HEMT器件加工方法,其特征在于:所述的步骤D中,对高掺杂InGaAs帽层进行选择性腐蚀时,采用饱和有机酸与双氧水的混合溶液作为腐蚀溶液;对InAlAs势垒层进行数字腐蚀时,首先采用双氧水对InAlAs势垒层氧化20~30s,然后采用磷酸溶液对氧化物腐蚀20~30s,通过重复对InAlAs势垒层的氧化和腐蚀步骤控制InAlAs势垒层的厚度。
4.如权利要求1所述的基于BCB钝化的抗质子辐照InP基HEMT器件加工方法,其特征在于:所述的步骤E中,在InP基HEMT器件表面旋涂覆盖BCB材料时,首先在热板上烘烤InP基HEMT器件,然后使用匀胶机在InP基HEMT器件表面依次旋涂增强剂AP3000和BCB聚合物溶液,最后在氮气氛围下进行高温固化处理形成BCB钝化层,高温固化处理时间为80~150min,处理温度为100~200℃。
5.如权利要求1所述的基于BCB钝化的抗质子辐照InP基HEMT器件加工方法,其特征在于:所述的步骤C和D中,淀积金属薄膜Ti厚度为10~20nm,Pt厚度为10~20nm,Au厚度为300~500nm。
6.如权利要求3所述的基于BCB钝化的抗质子辐照InP基HEMT器件加工方法,其特征在于:所述的饱和有机酸采用丁二酸或柠檬酸,所述的腐蚀溶液通过添加NH4OH溶液调节PH为5。
CN201710261115.XA 2017-04-20 2017-04-20 基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法 Active CN106972056B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710261115.XA CN106972056B (zh) 2017-04-20 2017-04-20 基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710261115.XA CN106972056B (zh) 2017-04-20 2017-04-20 基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法

Publications (2)

Publication Number Publication Date
CN106972056A CN106972056A (zh) 2017-07-21
CN106972056B true CN106972056B (zh) 2019-12-03

Family

ID=59333686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710261115.XA Active CN106972056B (zh) 2017-04-20 2017-04-20 基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法

Country Status (1)

Country Link
CN (1) CN106972056B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010844B (zh) * 2017-11-16 2020-05-26 西安电子科技大学 Hemt器件及其制备方法
CN107895740A (zh) * 2017-12-18 2018-04-10 山东聚芯光电科技有限公司 一种带有钝化层的GaN‑HEMT芯片的制作工艺
CN108054098A (zh) * 2017-12-18 2018-05-18 山东聚芯光电科技有限公司 一种带有场板的GaN-HEMT芯片的制作工艺
CN108417630B (zh) * 2018-05-15 2020-10-02 西安电子科技大学 Hemt器件及其制备方法
CN111403482B (zh) * 2020-03-31 2023-08-18 郑州大学 基于氮化铝/氮化硅堆叠结构和BCB桥的抗质子辐照InP基HEMT器件
CN112420830B (zh) * 2020-12-04 2022-07-15 重庆邮电大学 一种具有多指栅极高电子迁移率晶体管器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004881A (en) * 1997-04-24 1999-12-21 The United States Of America As Represented By The Secretary Of The Air Force Digital wet etching of semiconductor materials
CN102652363A (zh) * 2009-12-23 2012-08-29 英特尔公司 Iii-v族半导体器件的电导率改善

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504745B2 (ja) * 2009-03-27 2014-05-28 富士通株式会社 半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004881A (en) * 1997-04-24 1999-12-21 The United States Of America As Represented By The Secretary Of The Air Force Digital wet etching of semiconductor materials
CN102652363A (zh) * 2009-12-23 2012-08-29 英特尔公司 Iii-v族半导体器件的电导率改善

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Physical modeling of direct current and radio frequency characteristics for In P-based InAlAs/InGaAs HEMTs;Shu-Xiang Sun, et al.;《Chinese Physics B》;20161030;第25卷(第10期);509-512 *

Also Published As

Publication number Publication date
CN106972056A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
CN106972056B (zh) 基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法
CN105810722B (zh) 一种碳化硅mosfet器件及其制备方法
CN106486363A (zh) 基于p型层的III族氮化物增强型HEMT及其制备方法
CN108110054A (zh) 一种GaN基HEMT器件及其制备方法
CN106128942A (zh) 一种消除碳化硅器件终端刻蚀中微掩膜的方法
CN111403482B (zh) 基于氮化铝/氮化硅堆叠结构和BCB桥的抗质子辐照InP基HEMT器件
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN105810615A (zh) 通过晶振实现对刻蚀样品原位刻蚀监控的方法及系统
CN105070681A (zh) 一种砷化镓衬底mHEMT有源区电学隔离方法
CN104851788B (zh) 一种砷化镓基晶体管的t型栅的制作方法
CN104538463A (zh) 一种改善表面钝化的平面型铟镓砷光敏芯片及制备方法
CN108598000A (zh) GaN基增强型MISHEMT器件的制作方法及器件
CN102354666A (zh) 一种t型栅hemt器件及其制作方法
US9899527B2 (en) Integrated circuits with gaps
CN104576832B (zh) 基于soi阻挡杂质带探测器的制备方法
CN116666427A (zh) 一种基于选区退火的高击穿电压增强型GaN器件及制备方法
CN103078009B (zh) 基于免等离子工艺降低暗电流的光电探测器芯片制作方法
US9076668B2 (en) Method of manufacturing the trench of U-shape
CN207009439U (zh) 用于碳化硅半导体功率器件的复合终端结构
CN107045975A (zh) 基于自停止刻蚀的氮化镓基材料开槽欧姆接触的制备方法
CN206480639U (zh) 一种变掺杂变组分AlGaAsGaAs核辐射探测器
CN114068329A (zh) 基于cmp刻蚀技术制备凹槽栅增强型hemt器件的方法
CN106876471A (zh) 双槽umosfet器件
CN204332968U (zh) 一种改善表面钝化的平面型铟镓砷光敏芯片

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant