CN111034045A - 半导体继电器模块 - Google Patents

半导体继电器模块 Download PDF

Info

Publication number
CN111034045A
CN111034045A CN201780094085.6A CN201780094085A CN111034045A CN 111034045 A CN111034045 A CN 111034045A CN 201780094085 A CN201780094085 A CN 201780094085A CN 111034045 A CN111034045 A CN 111034045A
Authority
CN
China
Prior art keywords
semiconductor relay
semiconductor
pair
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780094085.6A
Other languages
English (en)
Other versions
CN111034045B (zh
Inventor
芥川智亘
森本洋介
鹤巢哲朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN111034045A publication Critical patent/CN111034045A/zh
Application granted granted Critical
Publication of CN111034045B publication Critical patent/CN111034045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/965—Switches controlled by moving an element forming part of the switch
    • H03K17/968—Switches controlled by moving an element forming part of the switch using opto-electronic devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load

Landscapes

  • Electronic Switches (AREA)

Abstract

在半导体继电器模块中，在封装的内部，第一半导体继电器的一对输入部中的一个与第一输入端子连接，第一半导体继电器的一对输入部中的另一个与第二输入端子连接，第二半导体继电器的一对输入部中的一个与第二输入端子连接，第二半导体继电器的一对输入部中的另一个与第一输入端子连接，第三半导体继电器的一对输入部中的一个与第三输入端子连接，第三半导体继电器的一对输入部中的另一个与第一输入端子或第二输入端子连接。

Description

半导体继电器模块
技术领域
本公开涉及一种半导体继电器模块。
背景技术
在专利文献1中公开了一种半导体继电器模块，其具备串联连接的两组MOSFET(金属氧化物半导体场效应晶体管)和设置于上述的两组MOSFET的连接中点与接地点之间的半导体开关。在该半导体继电器模块中，各组MOSFET由反向串联连接的两个MOSFET构成，在各组MOSFT上分别连接有光电二极管阵列。各光电二极管阵列通过使LED发光来产生电动势，使得连接的MOSFET导通(ON)。即，在所述半导体继电器中，通过LED的发光的有无，使得两组MOSFET同时导通或关断(OFF)。
现有技术文献
专利文献
专利文献1：日本特开平7-46109号公报
发明内容
发明要解决的课题
但是，在所述半导体继电器模块中，使各组MOSFET导通或关断的LED分别经由两个端子连接，所以存在接线等复杂化，电路基板的设计变得困难的情况。
因此，本公开的课题在于，提供能容易地进行电路基板的设计的半导体继电器模块。
用于解决课题的手段
本公开的一个例子的半导体继电器模块，具备：串联连接的第一半导体继电器及第二半导体继电器；第三半导体继电器，配置在所述第一半导体继电器及所述第二半导体继电器的连接中点与接地点之间；封装，在内部容置有所述第一半导体继电器、所述第二半导体继电器及所述第三半导体继电器；及第一输入端子，第二输入端子和第三输入端子，设置于所述封装，分别设置为一部分露出到所述封装的外部，所述第一半导体继电器、所述第二半导体继电器及所述第三半导体继电器各自具有一对输入部，在所述封装的内部，所述第一半导体继电器的所述一对输入部中的一个与所述第一输入端子连接，所述第一半导体继电器的所述一对输入部中的另一个与所述第二输入端子连接，所述第二半导体继电器的所述一对输入部中的一个与所述第二输入端子连接，所述第二半导体继电器的所述一对输入部中的另一个与所述第一输入端子连接，所述第三半导体继电器的所述一对输入部中的一个与所述第三输入端子连接，所述第三半导体继电器的所述一对输入部中的另一个与所述第一输入端子或所述第二输入端子连接。
发明效果
根据所述半导体继电器模块，在封装的内部，各半导体继电器的一对输入部分别连接于与各半导体继电器对应的一个输入端子。即，对于各半导体继电器分别设置有对应的一个输入端子，所以能够实现能容易地进行电路基板的设计的半导体继电器模块。
附图说明
图1是使用本公开的一实施方式的半导体继电器模块的电路结构图。
图2是图1的半导体继电器模块的结构图。
图3是示出图1的半导体继电器模块的另一个例子的结构图。
具体实施方式
下面，按照附图说明本公开的一个例子。此外，在下面的说明中，根据需要使用表示特定的方向或位置的用语(例如，包括“上”、“下”、“右”、“左”的用语)，但是这些用语的使用是为了容易参照附图理解公开的内容，并不是由这些用语的意思限定本公开的技术范围。另外，下面的说明本质上只不过是例示，并不是意图限定本公开、其应用物或其用途。而且，附图是示意性的，各尺寸的比例等并不一定与现实的尺寸相符。
在图1中示出使用作为本公开的一个例子的半导体继电器模块1的电路结构图的一个例子。如图1所示，半导体继电器模块1具备：第一半导体继电器10、第二半导体继电器20、第三半导体继电器30；在内部容置有第一半导体继电器10、第二半导体继电器20及第三半导体继电器30的封装2；以及设置于封装2的第一输入端子41、第二输入端子51及第三输入端子61。
第一输入端子41、第二输入端子51及第三输入端子61的各输入端子分别配置为一部分露出到封装2的外部。第一输入端子41与被供给电源电压VCC的电源端子43连接，第二输入端子51与CONT(控制器)端子53连接。另外，第三输入端子61与连接线73的中点63连接，该连接线73将连接线71的中点45与连接线72的中点55连接，该连接线71连接第一输入端子41及电源端子43，该连接线72连接第二输入端子51及CONT端子53。
另外，半导体继电器模块1还具备设置于封装2的第一输出端子42、第二输出端子52及第三输出端子62。第一输出端子42、第二输出端子52及第三输出端子62中的各输出端子分别配置为一部分露出到封装2的外部。第一输出端子42与第一外部输出端子44连接，第二输出端子52与第二外部输出端子54连接，第三输出端子62与接地点64连接。
如图2所示，在所述半导体继电器模块1中，在图2的俯视观察下为长方形状的封装2的内部，第一半导体继电器10、第二半导体继电器20及第三半导体继电器30沿着封装2的长边方向排成一列，并且第三半导体继电器30配置在第一半导体继电器10及第二半导体继电器20之间。由此，能够实现封装2的短边方向小且紧凑的半导体继电器模块1。
另外，在所述半导体继电器模块1中，第一半导体继电器10及第二半导体继电器2相互串联连接，第三半导体继电器30配置于第一半导体继电器10及第二半导体继电器20的连接中点34、65与接地点64(在图1中示出)之间。
第一半导体继电器10、第二半导体继电器20及第三半导体继电器30各自具有一对输入部即第一输入部111、211、311及第二输入部112、212、312。各半导体继电器10、20、30的一对输入部111、211、311、112、212、312及各输入端子41、51、61在封装2的内部连接，经由各输入端子41、51、61向各半导体继电器10、20、30输入分别来自电源端子43及CONT端子53的输入信号。
详细地说，各半导体继电器10、20、30具有：发光元件11、21、31，与各输入部111、211、311、112、212、312连接，并且根据经由各输入部111、211、311、112、212、312输入的信号而发光；及两个MOSFET 12、13、22、23、32、33，相互串联连接，以使寄生二极管的方向相互相反，根据发光元件11、21、31的发光的有无，分别导通关断。
第一半导体继电器10的第一输入部111与第一输入端子41连接。另外，第一半导体继电器10的第二输入部112经由连接第二半导体继电器20的第二输入部212及第二输入端子51的连接线的中点24中点24而与第二输入端子51连接。
第二半导体继电器20的第二输入部212与第二输入端子51连接。另外，第二半导体继电器20的第一输入部211经由连接第一半导体继电器10的第一输入部111及第一输入端子41的连接线的中点14而与第一输入端子41连接。
第三半导体继电器30的第二输入部312与第三输入端子61连接。另外，第三半导体继电器30的第一输入部311经由第一半导体继电器10及第二半导体继电器20的连接中点65(即，连接第二半导体继电器20的第一输入部211与中点14的连接线的中点，其中，中点14是连接第一半导体继电器10的第一输入部111及第一输入端子41的连接线的中点)与第一输入端子41连接。
即，在半导体继电器模块1中，由各半导体继电器10、20、30的发光元件11、21、31和各输入端子41、51、61构成输入电路部3。在该输入电路部3中，在封装2的内部，第一半导体继电器10的一对输入部111、112中的一个与第一输入端子41连接，第一半导体继电器10的一对输入部111、112中的另一个与第二输入端子51连接。另外，在封装2的内部，第二半导体继电器20的一对输入部211、212中的一个与第二输入端子51连接，第二半导体继电器20的一对输入部211、212中的另一个与第一输入端子41连接。而且，在封装2的内部，第三半导体继电器30的一对输入部311、312中的一个与第三输入端子61连接，第三半导体继电器30的一对输入部311、312中的另一个与第一输入端子41连接。
另外，第一半导体继电器10、第二半导体继电器20及第三半导体继电器30各自具有一对输出部121、131、221、231、321、331。各半导体继电器10、20、30的各输出部121、131、221、231、321、331及各输出端子42、52、62在封装2的内部连接，经由各输出端子42、52、62输出来自各半导体继电器10、20、30的输出信号。
详细地说，第一半导体继电器10、第二半导体继电器20及第三半导体继电器30的各MOSFET 12、13、22、23、32、33分别具有输出部121、131、221、231、321、331。
第一半导体继电器10的MOSFET 12的输出部121与第一输出端子42连接，第二半导体继电器20的MOSFET 23的输出部231与第二输出端子52连接，第三半导体继电器30的MOSFET 33的输出部331与第三输出端子62连接。另外，第一半导体继电器10的MOSFET 13的输出部131和第二半导体继电器20的MOSFET 22的输出部221利用连接线连接，在该连接线的中点(即，连接中点)34连接有第三半导体继电器30的MOSFET 32的输出部321。
即，在半导体继电器模块1中，由各半导体继电器10、20、30的MOSFET 12、13、22、23，32、33和各输出端子42、52、62构成输出电路部4。在该输出电路部4中，在封装2的内部，第一半导体继电器10的一对输出部121、131中的一个与第一输出端子42连接，第二半导体继电器20的一对输出部221、231中的一个与第二输出端子52连接，第一半导体继电器10的一对输出部121、131中的另一个和第二半导体继电器20的一对输出部221、231中的另一个相互连接。另外，在封装2的内部，第三半导体继电器30的一对输出部321、331中的一个与第三输出端子62连接，第三半导体继电器30的一对输出部321、331中的另一个与连接中点34连接，该连接中点34是第一半导体继电器10的一对输出部121、131中的另一个及第二半导体继电器20的一对输出部221、231中的另一个的连接中点。
在所述半导体继电器模块1中，在封装2的内部，各半导体继电器10、20、30的一对输入部111、211、311、112、212、312分别连接于与各半导体继电器10、20、30对应的一个输入端子41、51、61。即，对于各半导体继电器10、20、30分别设置有对应的一个输入端子41、51、61，所以能够实现能容易地进行电路基板的设计的半导体继电器模块1。由此，避免在电路基板上周边布线彼此交叉那样的复杂的布线结构，能够降低高频信号的传输损失。
另外，在所述半导体继电器模块1中，各半导体继电器10、20、30的一对输出部121、131、221、231、321、331分别连接于与各半导体继电器10、20、30对应的一个输出端子42、52、62。即，对于各半导体继电器10、20、30分别设置有对应的一个输出端子42、52、62，所以能够实现能容易地进行电路基板的设计的半导体继电器模块1。
此外，在所述半导体继电器模块1中，第三半导体继电器30配置在第一半导体继电器10及第二半导体继电器20之间，但是不限于此。例如，如图3所示，在图3的俯视观察下为长方形状的封装2的内部，第一半导体继电器10、第二半导体继电器20及第三半导体继电器30沿着封装2的长边方向排成一列，并且可以将第二半导体继电器20配置在第一半导体继电器10及第三半导体继电器30之间。由此，能够提高半导体继电器模块1的设计的自由度。
另外，第一半导体继电器10、第二半导体继电器20及第三半导体继电器30各自可以由输出端子间电容大于零且为12pF以下的低端子间电容型的半导体继电器(例如，输出端子间电容是0.8pF，输出导通电阻为3Ω的半导体继电器)构成。由此，能够提高半导体继电器模块1的高频隔离(isolation)特性。
更优选本公开的低端子间电容型的半导体继电器的输出端子间电容大于零且为0.8pF以下，进一步优选输出端子间电容大于零且为0.2pF以下。例如，在第一半导体继电器10、第二半导体继电器20及第三半导体继电器30各自由输出端子间电容大于零且为0.8pF以下的低端子间电容型的半导体继电器构成的情况下，在1GHz的信号开闭中能够期待30dB以上的隔离度。另外，在第一半导体继电器10、第二半导体继电器20及第三半导体继电器30各自由输出端子间电容大于零且为0.2pF以下的低端子间电容型的半导体继电器构成的情况，在1GHz的信号开闭中能够期待35dB以上的隔离度。
而且，第一半导体继电器10及第二半导体继电器20各自可以由输出导通电阻大于零且为7Ω以下的低导通电阻型的半导体继电器(例如，输出端子间电容为5pF，输出导通电阻为0.8Ω的半导体继电器)构成，第三半导体继电器30可以由输出端子间电容大于零且为12pF以下的低端子间电容型的半导体继电器(例如，输出端子间容量为0.8pF，输出导通电阻为3Ω的半导体继电器)构成。由此，不仅能够提高半导体继电器模块1的高频隔离特性，还能够提高高频插入(insertion)损耗特性。此外，在仅第一半导体继电器10及第二半导体继电器20中的一个由低导通电阻型的半导体继电器构成的情况下，也能够获得同样的效果。
低端子间电容特性和动作时的导通电阻特性为相反的关系，所以在半导体继电器模块1的全部半导体继电器10、20、30由低端子间电容型的半导体继电器构成的情况下，虽然能够提高高频隔离特性，但是难以同时提高高频插入损耗特性。因此，如前述的那样，与接地点连接的第三半导体继电器30由低端子间电容型的半导体继电器构成，串联连接的第一半导体继电器10及第二半导体继电器20中的至少任一个由低导通电阻型的半导体继电器构成，由此能够实现具有良好的插入损耗及隔离特性的半导体继电器模块1。
此外，本公开的低导通电阻型的半导体继电器优选为输出导通电阻大于零且为1.2Ω以下，更优选输出导通电阻大于零且为0.1Ω以下。
另外，半导体继电器不限于所述实施方式的半导体继电器10、20、30，可以使用其他构造的半导体继电器。
另外，在所述半导体继电器模块1中，第三半导体继电器30的一对输入部311、312中中的另一个即第一输入部311经由连接第一半导体继电器10的第一输入部111及第一输入端子41的连接线的中点14而与第一输入端子41连接，但是不限于此。例如，也可以构成为第三半导体继电器30的一对输入部311、312中的另一个即第一输入部311经由连接第二半导体继电器20的第二输入部212及第二输入端子51的连接线的中点而与第二输入端子41连接。
本公开的半导体继电器模块至少具备第一半导体继电器及第二半导体继电器、第三半导体继电器即可，其中，该第一半导体继电器及第二半导体继电器串联连接，该第三半导体继电器配置在第一半导体继电器及第二半导体继电器的连接中点与接地点之间，本公开的半导体继电器模块也可以具备4个以上的半导体继电器。
以上，参照附图详细说明了本公开的各种实施方式，最后说明本公开的各种方式。此外，在下面的说明中，作为一个例子，添加附图标号来记载。
本公开的第一方式的半导体继电器模块1具备：串联连接的第一半导体继电器10及第二半导体继电器20；第三半导体继电器30，配置在所述第一半导体继电器10及所述第二半导体继电器20的连接中点34、65与接地点64之间；封装2，在内部容置有所述第一半导体继电器10、所述第二半导体继电器20及所述第三半导体继电器30；以及第一输入端子41、第二输入端子51和第三输入端子61，设置于所述封装2，并分别配置为一部分露出到所述封装2的外部，所述第一半导体继电器10、所述第二半导体继电器20及所述第三半导体继电器30各自具有一对输入部111、112、211、212、311、312，在所述封装2的内部，所述第一半导体继电器10的所述一对输入部111、112中的一个与所述第一输入端子41连接，所述第一半导体继电器10的所述一对输入部111、112中的另一个与所述第二输入端子51连接，所述第二半导体继电器20的所述一对输入部211、212中的一个与所述第二输入端子51连接，所述第二半导体继电器20的所述一对输入部211、212中的另一个与所述第一输入端子41连接，所述第三半导体继电器30的所述一对输入部311、312中的一个与所述第三输入端子61连接，所述第三半导体继电器30的所述一对输入部311、312中的另一个与所述第一输入端子41或所述第二输入端子51连接。
根据第一方式的半导体继电器模块1，在封装2的内部，各半导体继电器10、20、30的一对输入部111、211、311，112、212、312分别连接于与各半导体继电器10、20、30对应的一个输入端子41、51、61。即，对于各半导体继电器10、20、30分别设置有对应的一个输入端子41、51、61，所以能够实现能容易地进行电路基板的设计的半导体继电器模块1。
本公开的第二方式的半导体继电器模块1，还具备第一输出端子42、第二输出端子52及第三输出端子62，所述第一输出端子42、所述第二输出端子52及所述第三输出端子62设置于所述封装2，并分别设置为一部分露出到所述封装2的外部，所述第一半导体继电器10、所述第二半导体继电器20及所述第三半导体继电器30各自具有一对输出部121、131、221、231、321、331，在所述封装2的内部，所述第一半导体继电器10的所述一对输出部121、131中的一个与所述第一输出端子42连接，所述第二半导体继电器20的所述一对输出部221、231中的一个与所述第二输出端子52连接，所述第一半导体继电器10的所述一对输出部121、131中的另一个与所述第二半导体继电器20的所述一对输出部221、231中的另一个相互连接，所述第三半导体继电器30的所述一对输出部321、331中的一个与所述第三输出端子62连接，所述第三半导体继电器30的所述一对输出部321、331中的另一个与连接中点34连接，所述连接中点34是所述第一半导体继电器10的所述一对输出部121、131中的另一个及所述第二半导体继电器20的所述一对输出部221、231中的另一个的连接中点。
根据第二方式的半导体继电器模块，各半导体继电器10、20、30的一对输出部121、131、221、231、321、331分别连接于与各半导体继电器10、20、30对应的一个输出端子42、52、62。即，对于各半导体继电器10、20、30分别设置有对应的一个输出端子42、52、62，所以能够实现能容易地进行电路基板的设计的半导体继电器模块1。
关于本公开的第三方式的半导体继电器模块1，所述第二半导体继电器20配置在所述第一半导体继电器10及所述第三半导体继电器30之间。
根据第三方式的半导体继电器模块，能够提高半导体继电器模块1的设计的自由度。
关于本公开的第4方式的半导体继电器模块1，所述第三半导体继电器30配置在所述第一半导体继电器10及所述第二半导体继电器20之间。
根据第4方式的半导体继电器模块，能够提高半导体继电器模块1的设计的自由度。
关于本公开的第5方式的半导体继电器模块1，所述第一半导体继电器10、所述第二半导体继电器20及所述第三半导体继电器30中的各半导体继电器是输出端子间电容大于零且为12pF以下的低端子间电容型的半导体继电器。
根据第5方式的半导体继电器模块1，能够提高半导体继电器模块1的高频隔离特性。
关于本公开的第6方式的半导体继电器模块1，所述第一半导体继电器10及所述第二半导体继电器20中的各半导体继电器是输出导通电阻大于零且为7Ω以下的低导通电阻型的半导体继电器，所述第三半导体继电器30是输出端子间电容大于零且为12pF以下的低端子间电容型的半导体继电器。
根据第6方式的半导体继电器模块1，不仅能够提高半导体继电器模块1的高频隔离特性，还能够提高高频插入损耗特性。
此外，通过适当组合所述各个实施方式或变形例中的任意的实施方式或变形例，能够使得起到各自具有的效果。另外，能够将实施方式彼此组合，或将实施例彼此组合，或将实施方式与实施例组合，并且也能够将不同的实施方式或实施例中的特征彼此组合。
本公开一边参照附图一边关于优选的实施方式进行了充分地记载，但对于熟悉该技术的人们来说，清楚各种变形、修正。那样的变形、修正只要不脱离由附加的权利要求书表示的本公开的范围，就应理解为包括于其中。
工业上的利用可能性
本公开的半导体继电器模块例如能够应用于半导体检查装置、测量设备及可编程控制器。
标号说明
1 半导体继电器模块
2 封装
10 第一半导体继电器
11 发光元件
111 第一输入部
112 第二输入部
12、13 MOSFET
121、131 输出部
14 中点
20 第二半导体继电器
21 发光元件
211 第一输入部
212 第二输入部
22、23 MOSFET
221、231 输出部
24 中点
30 第三半导体继电器
31 发光元件
311 第一输入部
312 第二输入部
32、33 MOSFET
321、331 输出部
41 第一输入端子
42 第一输出端子
43 电源端子
44 第一外部输出端子
45 中点
51 第二输入端子
52 第二输出端子
53 CONT端子
54 第二外部输出端子
55 中点
61 第三输入端子
62 第三输出端子
63 中点
64 接地点
65 连接中点
71、72、72 连接线

Claims (6)

1.一种半导体继电器模块，具备：
串联连接的第一半导体继电器及第二半导体继电器；
第三半导体继电器，配置在所述第一半导体继电器及所述第二半导体继电器的连接中点与接地点之间；
封装，在内部容置有所述第一半导体继电器、所述第二半导体继电器及所述第三半导体继电器；及
第一输入端子、第二输入端子和第三输入端子，设置于所述封装，分别设置为一部分露出到所述封装的外部，
所述第一半导体继电器、所述第二半导体继电器及所述第三半导体继电器各自具有一对输入部，
在所述封装的内部，所述第一半导体继电器的所述一对输入部中的一个与所述第一输入端子连接，所述第一半导体继电器的所述一对输入部中的另一个与所述第二输入端子连接，所述第二半导体继电器的所述一对输入部中的一个与所述第二输入端子连接，所述第二半导体继电器的所述一对输入部中的另一个与所述第一输入端子连接，所述第三半导体继电器的所述一对输入部中的一个与所述第三输入端子连接，所述第三半导体继电器的所述一对输入部中的另一个与所述第一输入端子或所述第二输入端子连接。
2.根据权利要求1所述的半导体继电器模块，其中，
还具备第一输出端子、第二输出端子及第三输出端子，所述第一输出端子、所述第二输出端子及所述第三输出端子设置于所述封装，分别配置为一部分露出到所述封装的外部，
所述第一半导体继电器、所述第二半导体继电器及所述第三半导体继电器各自具有一对输出部，
在所述封装的内部，所述第一半导体继电器的所述一对输出部中的一个与所述第一输出端子连接，所述第二半导体继电器的所述一对输出部中的一个与所述第二输出端子连接，所述第一半导体继电器的所述一对输出部中的另一个和所述第二半导体继电器的所述一对输出部中的另一个相互连接，所述第三半导体继电器的所述一对输出部中的一个与所述第三输出端子连接，所述第三半导体继电器的所述一对输出部中的另一个与连接中点连接，所述连接中点是所述第一半导体继电器的所述一对输出部中的另一个及所述第二半导体继电器的所述一对输出部中的另一个的连接中点。
3.根据权利要求1或2所述的半导体继电器模块，其中，
所述第二半导体继电器配置在所述第一半导体继电器及所述第三半导体继电器之间。
4.根据权利要求1或2所述的半导体继电器模块，其中，
所述第三半导体继电器配置在所述第一半导体继电器及所述第二半导体继电器之间。
5.根据权利要求1至4中任一项所述的半导体继电器模块，其中，
所述第一半导体继电器、所述第二半导体继电器及所述第三半导体继电器分别是输出端子间电容大于零且为12pF以下的低端子间电容型的半导体继电器。
6.根据权利要求1至4中任一项所述的半导体继电器模块，其中，
所述第一半导体继电器及所述第二半导体继电器分别是输出导通电阻大于零且为7Ω以下的低导通电阻型的半导体继电器，所述第三半导体继电器是输出端子间电容大于零且为12pF以下的低端子间电容型的半导体继电器。
CN201780094085.6A 2017-08-31 2017-12-22 半导体继电器模块 Active CN111034045B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017167401A JP6660918B2 (ja) 2017-08-31 2017-08-31 半導体リレーモジュール
JP2017-167401 2017-08-31
PCT/JP2017/046078 WO2019043969A1 (ja) 2017-08-31 2017-12-22 半導体リレーモジュール

Publications (2)

Publication Number Publication Date
CN111034045A true CN111034045A (zh) 2020-04-17
CN111034045B CN111034045B (zh) 2023-10-24

Family

ID=65525212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094085.6A Active CN111034045B (zh) 2017-08-31 2017-12-22 半导体继电器模块

Country Status (5)

Country Link
US (1) US11057034B2 (zh)
JP (1) JP6660918B2 (zh)
CN (1) CN111034045B (zh)
DE (1) DE112017008005T5 (zh)
WO (1) WO2019043969A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7081347B2 (ja) 2018-07-03 2022-06-07 オムロン株式会社 半導体リレーモジュールおよび半導体リレー回路
JP7404778B2 (ja) * 2019-10-30 2023-12-26 オムロン株式会社 半導体リレーモジュールおよび半導体リレー回路
JP7380084B2 (ja) * 2019-10-30 2023-11-15 オムロン株式会社 半導体リレーモジュールおよび半導体リレー回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593140U (zh) * 1978-12-21 1980-06-27
JPH1127124A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Works Ltd 半導体回路
JP2002185033A (ja) * 2000-12-18 2002-06-28 Yokogawa Electric Corp 多チャンネル型の半導体リレー及びフォトカプラ
CN102656803A (zh) * 2009-10-09 2012-09-05 松下电器产业株式会社 半导体继电器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3068985B2 (ja) * 1993-07-29 2000-07-24 株式会社東芝 半導体リレー

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593140U (zh) * 1978-12-21 1980-06-27
JPH1127124A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Works Ltd 半導体回路
JP2002185033A (ja) * 2000-12-18 2002-06-28 Yokogawa Electric Corp 多チャンネル型の半導体リレー及びフォトカプラ
CN102656803A (zh) * 2009-10-09 2012-09-05 松下电器产业株式会社 半导体继电器

Also Published As

Publication number Publication date
US20200228114A1 (en) 2020-07-16
US11057034B2 (en) 2021-07-06
CN111034045B (zh) 2023-10-24
JP2019047276A (ja) 2019-03-22
JP6660918B2 (ja) 2020-03-11
DE112017008005T5 (de) 2020-07-02
WO2019043969A1 (ja) 2019-03-07

Similar Documents

Publication Publication Date Title
CN111034045B (zh) 半导体继电器模块
WO2006078299A3 (en) Integrated nanotube and field effect switching device
TW200518458A (en) Nanotube-based switching elements and logic circuits
US7893749B2 (en) High frequency switch circuit having reduced input power distortion
US8816310B2 (en) Semiconductor relay
US11075631B2 (en) Semiconductor relay module and semiconductor relay circuit
EP1274260A3 (en) Matrix switch device with high isolation, small size, and low manufacturing cost
CN102882498B (zh) 电阻共享开关电路
KR101452063B1 (ko) 프론트 엔드 모듈
JP2007243410A (ja) 高周波用スイッチ回路及びこれを用いた半導体装置
US11075630B2 (en) Semiconductor relay module and semiconductor relay circuit
US8373434B2 (en) Control board for connection between FPGA boards and test device thereof
CN102487276B (zh) 双极双投开关装置
TWI544678B (zh) 單刀多擲開關
CN112368942A (zh) 半导体继电器模块及半导体继电器电路
JP2019083587A (ja) 半導体リレーモジュール
WO2020217723A1 (ja) Ｍｏｓｆｅｔ出力型アイソレータ
US20140240002A1 (en) Voltage level converor and rf switching driver using the same
JP5795541B2 (ja) 検出信号出力装置
JP2020184742A (ja) Ｍｏｓｆｅｔ出力型アイソレータ
CN108880222B (zh) 一种开关元件的保护电路及推挽输出电路
JP2008124556A (ja) スイッチ回路および半導体装置
CN107579729B (zh) 差动式开关电路
US20130314145A1 (en) Device for Switching at least one Energy Storage Means
JP2008085593A (ja) 光半導体リレー

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant