CN111033699A - 改良的金属接触定位结构 - Google Patents

改良的金属接触定位结构 Download PDF

Info

Publication number
CN111033699A
CN111033699A CN201880055252.0A CN201880055252A CN111033699A CN 111033699 A CN111033699 A CN 111033699A CN 201880055252 A CN201880055252 A CN 201880055252A CN 111033699 A CN111033699 A CN 111033699A
Authority
CN
China
Prior art keywords
nitride
forming
plasma
cap
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880055252.0A
Other languages
English (en)
Other versions
CN111033699B (zh
Inventor
康宋坤
金京哈
李吉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micromaterials LLC
Original Assignee
Micromaterials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micromaterials LLC filed Critical Micromaterials LLC
Publication of CN111033699A publication Critical patent/CN111033699A/zh
Application granted granted Critical
Publication of CN111033699B publication Critical patent/CN111033699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Contacts (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

可以执行处理方法来形成可包括三维内存结构的半导体结构。该方法可以包括以下步骤：在处理腔室的远程等离子体区域中形成含氟前驱物的等离子体。该方法可以包括以下步骤：使半导体基板与等离子体的流出物接触。半导体基板可以容纳在处理腔室的处理区域中。该方法可以包括以下步骤：利用等离子体的流出物选择性清洁暴露的氮化物材料。该方法亦可以包括以下步骤：随后在经清洁的氮化物材料之上沉积盖材料。盖材料可以相对于介电材料的暴露区域而选择性沉积于氮化物材料上。

Description

改良的金属接触定位结构
相关申请案
本申请案要求于2017年8月4日递交的美国临时申请第62/541,384号的权益，出于所有目的通过引用将上述申请案的公开内容全文结合在此。
技术领域
本技术涉及半导体系统、工艺、及装备。更具体而言，本技术涉及用于在半导体装置上选择性蚀刻及选择性沉积材料层的系统及方法。
背景技术
可能通过在基板表面上产生错综复杂图案化的材料层的工艺来制成集成电路。在基板上产生图案化的材料需要用于移除暴露的材料的控制方法。化学蚀刻用于多种目的，包括将光抗蚀剂中的图案转移到下伏的(underlying)层中、减薄层、或减薄已呈现于表面上的特征的横向尺寸。通常期望具有蚀刻一种材料比另一种更快的蚀刻工艺，以促进例如图案转移处理或单独材料移除。据说这种蚀刻工艺对于第一材料具有选择性。由于材料、电路、及工艺的多样性，已开发对多种材料具有选择性的蚀刻工艺。然而，通常使用毯覆涂层或保形填充而跨基板继续执行沉积工艺。
随着器件尺寸在下一代器件中持续缩小，当形成于特定层中的材料只有几纳米时、特别是当材料为晶体管形成中的关键时，选择性可以发挥更大的作用。各种材料之间已开发许多不同的蚀刻工艺选择性，但是标准选择性可能不再适用于当前及未来的器件规模。此外，基于形成及保护跨器件的特征的各种关键尺寸所需的遮蔽、形成、及移除操作的数量，处理的队列时间(queue time)继续增加，同时在基板上的其他处执行图案化及形成。
因此，需要一种可用于生产高质量的器件及结构改良的系统及方法。本技术解决了这些及其他需求。
发明内容
可以执行处理方法来形成可包括三维内存结构的半导体结构。该方法可以包括以下步骤：在处理腔室的远程等离子体区域中形成含氟前驱物的等离子体。该方法可以包括以下步骤：使半导体基板与等离子体的流出物接触。半导体基板可以容纳在处理腔室的处理区域中。该方法可以包括以下步骤：利用等离子体的流出物选择性清洁暴露的氮化物材料。该方法亦可以包括以下步骤：随后在经清洁的氮化物材料之上沉积盖材料。盖材料可以相对于介电材料的暴露区域而选择性沉积于氮化物材料上。
在一些实施方式中，蚀刻步骤可以在第一处理腔室中执行，而沉积步骤可以在第二处理腔室中执行。该方法亦可以包括以下步骤：将半导体基板从第一处理腔室转移到第二处理腔室，而转移步骤可以在不破坏真空的情况下执行。该方法亦可以包括以下步骤：选择性地蚀刻氮化物材料与盖材料，以形成间隙。蚀刻可以是或包括湿式蚀刻或等离子体增强蚀刻。该方法亦可以包括以下步骤：在间隙内形成金属材料。在一些实施方式中，金属材料可以是或包括氮化钛或钨，或两者。盖材料可以包括氮化硅。介电材料可为氧化硅，或者可以包括氧化硅。可以利用氮化物材料对于介电材料大于或约2：1的选择性来执行沉积。选择性沉积盖材料的步骤可以包括以下步骤：抑制介电材料上的盖材料的生长。基板可以包括氮化物材料与介电材料的交替层，并且可以形成盖材料，以维持分开的盖材料形成之间的间隔。
本技术亦包括形成半导体结构的方法。该方法可以包括以下步骤：在处理腔室的远程等离子体区域中形成含氟前驱物的等离子体。该方法可以包括以下步骤：使半导体基板与等离子体的流出物接触。半导体基板可以容纳在处理腔室的处理区域中。该方法可以包括以下步骤：选择性清洁位于半导体基板上的介电材料的暴露区域附近的氮化物材料的暴露区域。该方法亦可以包括以下步骤：随后在氮化物材料之上形成盖材料。盖材料可以相对于介电材料的暴露区域而选择性形成于氮化物材料上。
在一些实施方式中，基板可以包括氮化物材料的第一暴露区域以及利用介电材料的暴露区域垂直分离的氮化物材料的第二暴露区域。介电材料可为氧化硅，或可以包括氧化硅。盖材料可以是氮化硅，或可以包括氮化硅。氮化物材料的每一暴露区域可以包括暴露的顶表面以及垂直于顶表面的暴露的侧壁。盖材料可以形成在第一氮化物材料与第二氮化物材料的暴露的顶表面与暴露的侧壁上。盖材料可以形成在第一氮化物材料上，并且可以在形成之后不接触形成于第二氮化物材料上的盖材料。该方法亦可以包括以下步骤：从半导体基板移除第一氮化物材料、第二氮化物材料、及盖材料。
这样的技术可以提供优于常规系统及技术的许多益处。举例而言，所述工艺可以针对金属接触定位提供更多区域。此外，通过执行选择性操作，可以执行更少的遮蔽及移除操作，这可以显著减少制造队列时间，并允许形成以其他方式难以形成的结构。结合以下描述及所附图式，将更详细地描述这些及其他实施方式以及其许多优点及特征。
附图说明
可以通过参照说明书及图式的其余部分来实现所公开的技术的本质及优点的进一步理解。
图1示出根据本技术的实施方式的示例性处理系统的俯视平面图。
图2A示出根据本技术的实施方式的示例性处理腔室的示意性横截面图。
图2B示出根据本技术的实施方式的示例性喷头的详细视图。
图3示出根据本技术的实施方式的示例性喷头的仰视平面图。
图4示出根据本技术的实施方式的示例性处理腔室的示意性横截面图。
图5示出根据本技术的实施方式的形成半导体结构的方法中的所选择操作。
图6A至图6F示出根据本技术的实施方式的示例性基板的示意性横截面图。
图式中的几个作为示意图而被包括。应理解，图式仅用于说明目的，而除非特别声明具有标度，否则不应视为比例。此外，作为示意图，图式被提供以帮助理解，并且可能不包括相较于实际表示的所有方面或信息，并且可能包括用于说明目的的夸大材料。
在所附图式中，类似的部件和/或特征可以具有相同的附图标号。此外，相同类型的各种部件可以通过在附图标号后用区分类似部件的字母来进行区分。若在说明书中仅使用最前面的附图标号，则该描述适用于具有相同最前面的附图标号的任何一个类似部件，而与字母无关。
具体实施方式
本发明的技术包括用于小节距特征的半导体处理的系统及部件。在从2D NAND转换到3D NAND时，许多处理操作系从垂直修改成水平操作，以便横向蚀刻及形成材料层。此外，随着3D NAND结构所形成的单元数量上成长，内存孔洞及其他结构的深宽比增加，有时会显著地增加。在常规3D NAND处理中，占位符层与介电质材料的堆叠可以形成电极间介电质或IPD层。这些占位符层可以具有各种操作，所述操作经执行以在完全移除占位符材料并将其替换为金属之前建立结构。
制造处理的一部分可以包括形成针对每一垂直层级处的金属接触形成提供存取的阶梯结构。在具有氧化物对氮化物层或ONON的某些制造操作中，移除氮化物层以提供金属化的存取，可以包括金属接触定位。形成此结构的处理可以包括常规处理中的许多操作，所述操作包括在阶梯形成之后，形成覆盖阶梯的氮化物及氧化物层。因为这些层形成将是毯覆或保形涂层，所以执行随后的蚀刻处理以横向蚀刻阶梯的侧壁，以分离每一层级。通过形成覆盖的氧化物层，在蚀刻期间保护每一层级上的氮化物的顶部部分。然而，此蚀刻工艺通常将横向地过度蚀刻每一层级的氮化物层，这减少形成接触定位的暴露部分。随后形成的金属化及接触柱状物的特征可以是减少接触，增加阻抗，或其他问题。
本技术通过形成避免许多这些制造操作的结构而克服这些问题。在常规细胞格(cells)形成氮化硅的保形层的情况下，本技术可以产生附加的氮化硅盖材料的分离区域。此盖可以增加接触定位材料的有效性，并且可以减少或移除任何横向蚀刻操作，这可以更有效地利用内存结构的每一层级的暴露部分。本技术允许通过在阶梯结构的每一层级的暴露的氮化物部分上选择性沉积盖层来形成这些结构。通过选择性沉积盖材料，可以在结构的每一层级之间产生间隔，而不需要层的回蚀处理，这可以减少整个接触定位区域。
尽管其余的公开内容将常规地利用所公开的技术识别特定的蚀刻及沉积工艺，但应理解，系统及方法同样适用于所描述的腔室中可能发生的各种其他的蚀刻、沉积、及清洁工艺。因此，该技术不应视为受限于仅能用于所述的蚀刻及沉积工艺。本公开内容将讨论可以与本技术一起使用的一个可能的系统及腔室，以在描述根据本技术的示例性工艺序列的操作之前执行某些移除及沉积操作。
图1示出根据实施方式的沉积、蚀刻、烘焙、及固化腔室的处理系统100的一个实施方式的俯视平面图。在图式中，一对前开式晶片盒(FOUP)102供应各种尺寸的基板，各种尺寸的基板由机器臂104接收，并在被放置到位于串联区段109a-c中的基板处理腔室108a-f中的一个腔室之前，放置到低压托持区域106中。第二机器臂110可用于将基板晶片从托持区域106运输到基板处理腔室108a-f并返回。除了循环层沉积(CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、湿式蚀刻、预清洁、脱气、定向、及其他基板工艺之外，可以配备每一基板处理腔室108a-f，以执行包括本文所述的干式蚀刻工艺及选择性沉积的大量基板处理操作。
基板处理腔室108a-f可包括用于沉积、退火、固化、和/或蚀刻基板晶片上的介电膜的一或多个系统部件。在一个构造中，可以使用两对处理腔室，例如，108c-d与108e-f，以在基板上沉积介电材料或含金属材料，而第三对处理腔室，例如108a-b，可以用于蚀刻所沉积的介电质。在另一构造中，所有三对腔室，例如，108a-f，可经构造以蚀刻基板上的介电膜。可以在与不同实施方式中所示的制造系统分离的腔室中执行所述的任何一或多个工艺。
在一些实施方式中，腔室具体包括如下所述的至少一个蚀刻腔室以及如下所述的至少一个沉积腔室。通过在工厂接口的处理侧包括这些腔室的组合，可以在受控环境中执行以下所述的所有蚀刻及沉积工艺。举例而言，在托持区域106的处理侧可以维持真空环境，而使得在实施方式中的所有腔室及转移均维持在真空下。此举亦可限制水蒸气及其他空气成分接触处理中的基板。应理解，系统100可以考虑用于介电膜的沉积、蚀刻、退火、及固化腔室的附加构造。
图2A示出在处理腔室内具有分隔的等离子体产生区域的示例性处理腔室系统200的横截面图。在膜蚀刻期间，例如，氮化钛、氮化钽、钨、钴、氧化铝、氧化钨、硅、多晶硅、氧化硅、氮化硅、氮氧化硅、碳氧化硅等，处理气体可以通过气体入口组件205流入第一等离子体区域215。远程等离子体系统(RPS)201可以视情况地包括在系统中，并且可以处理随后行进通过气体入口组件205的第一气体。入口组件205可以包括二或更多个不同的气体供应通道，其中若包括第二通道(未示出)，则第二通道可以绕过RPS 201。
示出冷却板203、面板217、离子抑制件223、喷头225、及具有基板255设置其上的基板支撑件265，且每一者可以根据实施方式而被包括。台座265可以具有热交换通道，热交换流体流经热交换通道以控制基板的温度，此举可在处理操作期间操作基板的温度，以加热和/或冷却基板或晶片。亦可以使用嵌入式电阻加热器元件而电阻加热可以包含铝、陶瓷、或其组合的台座265的晶片支撑盘，以实现相对高的温度，例如从高达或约100℃至高于或约1100℃。
面板217可以是金字塔形、圆锥形、或具有窄的顶部部分扩展到宽的底部部分的其他类似结构。如图所示，附加地，面板217可以是平坦的，并包括用于分配处理气体的多个贯通通道。取决于RPS 201的使用，等离子体产生气体和/或等离子体激发物质可以穿过面板217中如图2B所示的多个孔洞，以更均匀地递送到第一等离子体区域215中。
示例性构造可以包括气体入口组件205通入由面板217从第一等离子体区域215分隔的气体供应区域258，而使得气体/物质流经面板217中的孔洞而进入第一等离子体区域215。可以选择结构及操作特征，以防止来自第一等离子体区域215的等离子体大量回流到供应区域258、气体入口组件205、及流体供应系统210中。位于特征之间的绝缘环220与面板217、或者腔室的导电顶部部分以及喷头225一起示出，这允许相对于喷头225和/或离子抑制件223而将AC电位施加到面板217。绝缘环220可以定位于面板217与喷头225和/或离子抑制件223之间，以让电容耦合等离子体(CCP)能够在第一等离子体区域中形成。附加地，挡板(未示出)可以位于第一等离子体区域215中，或者另外与气体入口组件205耦接，以影响流体通过气体入口组件205进入区域的流动。
离子抑制件223可以包含限定贯穿结构的多个孔的板状或其他几何形状，多个孔经构造以抑制离开第一等离子体区域215的离子带电物质的迁移，同时允许不带电荷的中性或自由基物质穿过离子抑制件223进入消除器与喷头之间的活性气体递送区域。在实施方式中，离子抑制件223可以包含具有各种孔构造的多孔板。这些不带电荷的物质可以包括利用较少的活性运载气体运输通过孔的高活性物质。如上所述，离子物质通过孔洞的迁移可能减少，并在一些情况下完全消除。控制穿过离子抑制件223的离子物质的量可以有利地提供对于与下伏的晶片基板接触的气体混合物的增加的控制，这又可以增加对气体混合物的沉积和/或蚀刻特性的控制。举例而言，气体混合物的离子浓度的调整可以显著改变其蚀刻选择性，例如，SiNx：SiOx蚀刻率、Si：SiOx蚀刻率等。在执行沉积的可替代实施方式中，亦可以平移介电材料的共形流动式沉积的平衡。
离子消除器223中的多个孔可经构造以控制活性气体通过离子抑制件223的通路，活性气体即，离子、自由基、和/或中性物质。举例而言，可以控制孔洞的高宽比、或孔洞直径对长度、和/或孔洞的几何形状，而使得穿过离子抑制件223的活性气体中的离子带电物质的流动减少。离子抑制件223中的孔洞可以包括面对等离子体激发区域215的锥形部分以及面对喷头225的圆柱形部分。圆柱形部分可以成形及定尺寸，以控制传到喷头225的离子物质的流动。作为控制离子物质通过消除器的流动的附加手段，亦可以将可调整的电偏压施加到离子抑制件223。
离子抑制件223可以用于减少或消除从等离子体产生区域行进到基板的离子带电物质的量。不带电的中性及自由基物质仍然可以穿过离子消除器中的开口而与基板反应。应注意，在实施方式中，可以不执行在环绕基板的反应区域中的离子带电物质的完全消除。在某些情况下，离子物质意欲到达基板，以执行蚀刻和/或沉积工艺。在这些情况下，离子抑制件可以帮助将反应区域中的离子物质浓度控制在有助于处理的等级处。
与离子抑制件223组合的喷头225可以允许存在于第一等离子体区域215的等离子体，以避免在基板处理区域233中直接激发气体，同时仍允许激发物质从腔室等离子体区域215行进到基板处理区域233。以此方式，腔室可经构造以防止等离子体接触蚀刻中的基板255。此举可以有利地保护基板上图案化的各种复杂结构及膜，各种复杂结构及膜若直接与所产生的等离子体接触则可能被损伤、移位、或以其他方式弯曲。此外，当允许等离子体接触基板或接近基板层级时，可能增加氧化物物质蚀刻的速率。因此，若材料的暴露区域为氧化物，则可以通过远程于基板维持等离子体来进一步保护此材料。
处理系统可以进一步包括与处理腔室电耦接的电源240，以提供电功率到面板217、离子抑制件223、喷头225、和/或台座265，以在第一等离子体区域215或处理区域233中产生等离子体。取决于所执行的处理，电源可经构造以向腔室递送可调整量的功率。这种构造可以允许可调谐等离子体用于执行中的处理。与通常呈现为具有开启或关闭功能的远程等离子体单元不同，可调谐等离子体可经构造以向等离子体区域215递送特定量的功率。此举又可以允许形成特定的等离子体特性，而使得前驱物可以利用特定方式解离，以增强由这些前驱物产生的蚀刻轮廓。
可以在喷头225上方的腔室等离子体区域215或喷头225下方的基板处理区域233中激发等离子体。在实施方式中，形成于基板处理区域233中的等离子体可以是利用作为电极的台座形成的DC偏压等离子体。等离子体可以存在于腔室等离子体区域215中，以从例如含氟前驱物或其他前驱物的流入产生自由基前驱物。典型地，在射频(RF)范围中的AC电压可以施加于处理腔室的导电顶部部分、例如是面板217与喷头225和/或离子抑制件223之间，以在沉积期间激发腔室等离子体区域215中的等离子体。RF功率供应器可以产生13.56MHz的高RF频率，但亦可以单独产生其他频率或与13.56MHz频率组合产生其他频率。
图2B示出影响通过面板217的处理气体分布的特征的详细视图253。如图2A及图2B所示，面板217、冷却板203、及气体入口组件205相交，以限定气体供应区域258，其中处理气体可以从气体入口205递送进入气体供应区域258。气体可以填充气体供应区域258，并通过面板217中的孔259流到第一等离子体区域215。孔259可经构造以实质上单向的方式引导流动，而使得处理气体可以流入处理区域233中，但是在穿过面板217之后可以被部分或完全防止回流到气体供应区域258中。
气体分配组件，例如，用于处理腔室区段200的喷头225，可以被称为双通道喷头(DCSH)，并附加地在图3所述的实施方式中详细说明。双通道喷头可以提供蚀刻工艺，以允许在处理区域233之外分离蚀刻剂，以在递送到处理区域之前提供与腔室部件及彼此间的受限的相互作用。
喷头225可以包含上板214及下板216。这些板可以彼此耦接，以限定这些板之间的容积218。板的耦接可以提供通过上板及下板的第一流体通道219以及通过下板216的第二流体通道221。所形成的通道可经构造以提供从容积218单独经由第二流体通道221通过下板216的流体出入口，而第一流体通道219可以流体隔离于板与第二流体通道221之间的容积218。容积218可以通过气体分配组件225的一侧流体出入。
图3为根据实施方式的与处理腔室一起使用的喷头325的仰视图。喷头325可以对应于图2A所示的喷头225。通孔365，示出了第一流体通道219的视图，可以具有多种形状及构造，以致控制及影响前驱物通过喷头225的流动。小孔洞375，示出了第二流体通道221的视图，可以实质均匀地分布在喷头的整个表面上，甚至在通孔365中，并且与其他构造相比可以有助于提供前驱物在离开喷头时更均匀的混合。
转到图4，示出根据本技术的一或多个实施方式的原子层沉积系统400或反应器的示意性横截面图。系统400可以包括负载锁定腔室10与处理腔室20。处理腔室20通常可以是可密封的外壳，而可以在真空或至少低压下操作。处理腔室20可以由隔离阀15与负载锁定腔室10隔离。隔离阀15可以将处理腔室20与负载锁定腔室10密封于关闭位置，并可允许在打开位置时将基板60从负载锁定腔室10通过阀转移至处理腔室20，反之亦然。
系统400可包括气体分配板30，气体分配板30能够跨越基板60分配一或多种气体。气体分配板30可以是该领域技术人员已知的任何合适的分配板，且所述的特定气体分配板不应视为对本技术的范围的限制。气体分配板30的输出面可以面向基板60的第一表面61。
气体分配板30可以包括多个气体端口与多个真空端口，多个气体端口经构造以传送一或多个气体流到基板60，而多个真空端口设置于每一气体端口之间，并经构造以传送气体流到处理腔室20之外。如图4所示，气体分配板30可以包括第一前驱物注射器420、第二前驱物注射器430、及净化气体注射器440。注射器420、430、440可由系统计算机(未示出)控制，或由腔室特定控制器(例如，可程序化逻辑控制器)控制，系统计算机，例如是主机，腔室特定控制器，例如是可程序化逻辑控制器。前驱物注射器420可经构造以将化合物A的活性前驱物的连续或脉冲流注射通过多个气体端口425进入处理腔室20。前驱物注射器430可经构造以将化合物B的活性前驱物的连续或脉冲流注射通过多个气体端口435进入处理腔室20。净化气体注射器440可经构造以将无活性或净化气体的连续或脉冲流注射通过多个气体端口445进入处理腔室20。净化气体可经构造以从处理腔室20移除活性材料及活性副产物。净化气体典型地为惰性气体，例如，氮气、氩气、及氦气。气体端口445可设置于气体端口425及气体端口435之间，以将化合物B的前驱物与化合物A的前驱物分隔，由此避免前驱物之间的交叉污染。
在另一方面中，在将前驱物注射进入处理腔室20之前，远程等离子体源(未示出)可连接至前驱物注射器420及前驱物注射器430。可以通过将电场施加到远程等离子体源内的化合物来产生活性物质的等离子体。可以使用能够活化所意欲化合物的任何功率源。举例而言，使用DC、射频、及微波型放电技术的功率源可以被使用。若使用RF功率源，则可以电容性或电感性耦接。亦可以通过热基础技术、气体解离技术、诸如紫外光源的高强度光源、或暴露于x射线源来产生活化。
系统400可以进一步包括连接至处理腔室20的泵送系统450。泵送系统450大致上可经构造以通过一或多个真空端口455将气体流抽空到处理腔室20之外。真空端口455可设置于每一气体端口之间，以在气体流与基板表面反应之后将气体流抽空到处理腔室20之外，并进一步限制前驱物之间的交叉污染。
系统400可包括设置于处理腔室20上并在每一端口之间的多个分隔件(partitions)460。每一分隔件的下部可以延伸靠近基板60的第一表面61，例如，距离第一表面61约0.5mm或更多。以此方式，分隔件460的下部可以从基板表面分离一距离，该距离足以允许气体流在气体流与基板表面反应之后，流动环绕下部而朝向真空端口455。箭头498指示气体流的方向。由于分隔件460可运作为对于气体流的物理阻隔，所以分隔件460亦可限制前驱物之间的交叉污染。所示的构造仅为说明性，且不应视为对本技术的范围的限制。该领域技术人员将理解，所示的气体分配系统仅为一种可能的分配系统，并且可以采用其他类型的喷头。
在操作中，可以将基板60例如是由机器人递送到负载锁定腔室10，并且可放置于梭子65上。在隔离阀15打开之后，梭子65可以沿着轨道70移动。一旦梭子65进入处理腔室20，隔离阀15可以关闭，以将处理腔室20密封。然后，梭子65可以移动通过处理腔室20，以进行处理。在一个实施方式中，梭子65可以在线性路径中移动通过腔室。
随着基板60移动通过处理腔室20，基板60的第一表面61可以重复地暴露于来自气体端口425的化合物A的前驱物及来自气体端口435的化合物B的前驱物，且其间具有来自气体端口445的净化气体。净化气体的注入可经设计以在将基板表面61暴露至下一个前驱物之前，移除来自先前前驱物的未反应材料。在对各种气体流的每一暴露之后，气体流可以藉由泵送系统450通过真空端口455抽空。由于在每一气体端口的两侧可以设置真空端口，所以气体流可以通过在两侧的真空端口455抽空。因此，气体流可以从个别气体端口垂直向下流动朝向基板60的第一表面61，跨第一表面410且环绕分隔件460的下部，而最后向上朝向真空端口455。以此方式，每一气体可以跨基板表面61均匀地分布。亦可在暴露于各种气体流时旋转基板60。基板的旋转可以对于防止在所形成的层中形成条带是有用的。基板的旋转可以是连续或是分开的步骤。
例如，通过从气体端口出来的每一气体的流动速率及基板60的移动速率，可以决定基板表面61暴露于每一气体的程度。在一个实施方式中，每一气体的流动速率可经构造，而不会从基板表面61移除所吸收的前驱物。每一分隔件之间的宽度、设置于处理腔室20上的气体端口的数量、及基板可能来回传递的次数亦可决定基板表面61暴露于各种气体的程度。因此，沉积膜的数量与质量可通过改变上述因子来优化。
在另一实施方式中，系统400可以包括前驱物注入器420与前驱物注入器430，而没有净化气体注入器440。因此，随着基板60移动通过处理腔室20，基板表面61可以交替地暴露于化合物A的前驱物与化合物B的前驱物，而不会暴露于其间的净化气体。
图4所示的实施方式具有在基板上方的气体分配板30。尽管已经针对此直立定向描述及图示实施方式，但应理解，相反的定向亦是可能的。在那种情况下，基板60的第一表面61可以面朝下，而朝向基板流动的气体可以引导朝上。在一或多个实施方式中，至少一个辐射热源90可以定位成加热基板的第二侧。
在一些实施方式中，梭子65可以是用于承载基板60的基座66。通常，基座66可以是有助于跨基板形成均匀温度的载体。基座66可以相对于图4的布置在负载锁定腔室10与处理腔室20之间在左到右及右到左的两个方向上移动。基座66可以具有用于承载基板60的顶表面67。基座66可以是经加热的基座，而使得基板60可以加热以用于处理。作为实例，可以通过设置在基座66下方的辐射热源90、加热板、电阻线圈、或其他加热装置来加热基座66。尽管图示为横向转换，但系统400的实施方式亦可用于旋转式系统，其中轮状物可以顺时针或逆时针旋转，以连续加工位于所示气体分配系统下方的一或多个基板。应类似地理解，附加修改被包括在本技术中。
图5图示形成半导体结构的方法500，其中许多操作可以执行于例如前述腔室200及400以及可以执行下面讨论的选择性操作的其他腔室中。方法500可以包括在开始该方法之前的一或多个操作，所述操作包括前端处理、沉积、蚀刻、抛光、清洁、或可以在所述操作之前执行的任何其他操作。该方法可以包括图式中所示的多个任选操作，其可以或可以不特别与根据本技术的方法相关联。举例而言，为了提供更广泛的结构形成范围而描述许多操作，但是对于该技术而言并非关键，或者可以通过替代方法来执行，这将在下面进一步讨论。方法500描述图6A至图6F中示意性示出的操作，将结合方法500的操作描述该方法的图示。应理解，图6仅图示局部示意图，而基板可以包含任何数量的具有如图式中所示方面的区段。
方法500可以涉及在具有多个暴露区域的基板上执行的操作，例如在包括进一步发展以产生3D NAND结构的区域的基板上。如图6A所示，示出包括可以覆盖基板的多个堆叠层的经处理的结构600的一部分，而可以是硅、硅化锗、或其他基板材料。数个层可以包括用于产生包括与氮化物材料620呈交替层的介电材料610的内存节点的数层，氮化物材料620，可以例如是氮化硅，介电材料610可以是氧化物，诸如氧化硅。结构的每一层的特征可以包括介电材料610的层与氮化物材料620的覆盖层。阶梯结构可以暴露氮化物材料620的顶部部分，以及氮化物材料620与氧化物材料610的侧壁。尽管仅图示7层材料，但是示例性结构可以包括任何数量的层，例如达到或大于约10、大于或约15、大于或约20、大于或约25、大于或约30、大于或约35、大于或约40、大于或约45、大于或约50、大于或约55、大于或约60、大于或约65、大于或约70、大于或约80、大于或约90、大于或约一百、或更多层材料。
方法500最初可以包括以下步骤：如图6B所示，在阶梯结构之上产生侧壁盖或保护材料623。在操作505处，保护材料623可以是在结构600之上共形形成的氧化物层。在实施方式中，保护材料623可以包括氧化物、氮化物、含碳材料、或各种其他材料。材料可以跨结构的顶表面623a以及侧壁表面623b而形成。在实施方式中，侧壁部分可以延伸于氧化物材料610和/或氮化物材料620中的一或二个上方。一旦形成，顶表面623a可以经制造凹陷(recessed)，以暴露氮化物材料620的表面。在操作510处，顶表面623a可以利用各种方式制造凹陷，所述方式包括通过执行包括方向分量的选择性移除。举例而言，尽管顶表面623a与侧壁表面623b可以包括类似的保护材料，但是移除可以限于顶表面623a，或者可以实质上限于顶表面623a。
在实施方式中，可以执行处理，以引导惰性等离子体朝向保护材料623。举例而言，可以由如下的前驱物形成偏压等离子体：诸如，氢、氦、氩、或可以不与保护材料623发生化学反应的一些其他材料，偏压等离子体，例如是晶片级DC等离子体。通过利用DC偏压等离子体，等离子体流出物可以利用实质上垂直于基板的定向而递送到基板，这可以限制或减少与侧壁表面623b的相互作用。在实施方式中，顶表面623a可能与等离子体流出物接触，这可能损伤保护材料623。一旦损伤，顶表面623a可能比侧壁部分623b更容易移除。因此，如下所述的等离子体移除可以在升高的温度下进行，例如，高于或约80℃，这可以移除顶表面623a，同时对侧壁部分623b具有有限的影响。
方法500可以包括以下步骤：在基板上形成阶梯结构及移除保护材料623的顶表面之后，产生氮化物材料的清洁表面。一旦定位于半导体处理腔室的处理区域内，该方法可以包括在操作515处形成处理腔室的远程等离子体区域中的含氟前驱物的等离子体。在一些实施方式中，操作515可以是操作510的继续，但是可以调整或不调整诸如压力和/或温度的某些特性。远程等离子体区域可以与处理区域流体耦合，但是可以物理分隔，以将等离子体限制在基板层级处，这可能损伤暴露的结构或材料。
等离子体的流出物可以流入处理区域，而可以在操作520处与半导体基板接触。在操作525处，可以选择性清洁氮化物材料的残留氧化物材料，或者选择性清洁可能保留在氮化物材料620的暴露区域的顶表面622或侧壁表面624上的其他材料。可以在先前的制造操作期间暴露氮化物材料620的暴露区域，例如，在结构上的阶梯形成期间，所述结构可以是3D NAND半导体结构。蚀刻工艺可以具有实质上或基本上移除的下伏的介电材料610，但是残留的颗粒材料仍然可以保留在表面上。在一些实施方式中，后续操作、例如是沉积操作，可以至少部分依据实质上或基本上没有其他材料或颗粒的氮化物材料620的表面，例如，没有可能接触或者可能在氮化物材料620上沉积或留下残留的颗粒材料的氧化物或其他材料。因此，含氟等离子体流出物可以递送到氮化物的暴露区域，以清除残留的颗粒或其他材料，以提供实质上或基本上没有氧化物或其他颗粒材料的氮化物材料的顶部及/或侧壁表面。清洁工艺可以类似于氧化物相对于氮化物具有高选择性的蚀刻工艺。因此，处理可以经构造以对所清洁的氮化物层具有最小的影响。
在任择的操作530处，可以将基板从蚀刻腔室转移到沉积腔室。转移可以在真空下进行，而两个腔室可以都驻留在相同群集工具上，以允许转移发生在受控环境中。举例而言，可以在转移期间维持真空条件，并且可以在不破坏真空的情况下进行转移。一旦在沉积腔室中，例如上述腔室400，则在操作535处，可以在经清洁的氮化物材料620之上形成或沉积盖材料。如图6D所示，盖材料625，可以是介电材料，可以直接形成在经清洁的氮化物材料620上或与经清洁的氮化物材料620接触。沉积操作可以是选择性沉积，其中盖材料相对于暴露的介电材料610优先地形成在氮化物材料620上。相对于可以包括附加遮蔽操作的常规技术，操作535可以直接执行后续蚀刻操作525。
如图所示，取决于侧壁部分624已暴露多少，盖材料625可以沿着顶表面622形成，或者可以沿着氮化物材料620的侧壁部分624与顶表面622二者形成。举例而言，在操作510处，选择性移除可以减少保护材料623暴露侧壁624的部分的高度。盖材料625可以沿着侧壁624延伸，而延伸对氮化物材料620的覆盖范围。尽管盖材料625的形成可以相对于介电材料610优先发生于氮化物材料620上，但是盖材料625的形成可能在顶表面622与侧壁部分624上共形或实质上共形。在一些实施方式中，沿着顶表面622的盖材料625的第一部分与沿着侧壁表面624的盖材料625的第二部分之间的厚度的差异可以小于或约5nm，而厚度的差异可以小于或约4nm、小于或约3nm、小于或约2nm、小于或约1nm、小于或约0.5nm、小于或约0.1nm，或者厚度可以实质上或基本上相同。
此外，沿着顶表面622的盖材料625的第一部分的厚度可以小于或约为沿着侧壁表面624的盖材料625的第二部分的厚度的150％。在一些实施方式中，盖材料625的第一部分的厚度可以小于或约为第二部分的厚度的140％，或者可以小于或约为130％、小于或约为120％、小于或约为110％、小于或约为109％、小于或约为108％、小于或约为107％、小于或约为106％、小于或约为105％、小于或约为104％、小于或约为103％、小于或约为102％、小于或约为101％，或者可以约为100％或是沿着氮化物材料620的侧壁部分624的第二部分的相等厚度。
如图所示，在实施方式中，可以在第一盖材料625与第二盖材料630之间维持间隔件628。类似于第一盖材料625，第二盖材料630的特征可以在于沿着氮化物材料620的顶表面形成的第一部分以及沿着垂直于氮化物材料的顶表面的侧壁表面形成的第二部分。再次，侧壁覆盖的程度可以依据从氮化物材料620的顶表面垂直移除保护材料630的量。间隔件628可以沿着设置于氮化物材料620的层之间的介电材料610的暴露的侧壁部分。第一盖材料625与第二盖材料630可以由介电材料610a的暴露部分或侧壁在结构600中彼此垂直分离。间隔件628的长度可以相对于介电材料的厚度，而间隔可以是沿着介电材料610a的距离，以确保第一盖材料625的第一部分可以不接触第二盖材料630的第二部分。因为第一盖材料625的第一部分可以垂直地平行于介电材料610a的暴露侧壁延伸，所以在实施方式中，间隔可以小于介电材料610a的厚度。
举例而言，间隔件628可以小于或约为介电材料610a的厚度的90％，而在实施方式中，间隔件628可以小于或约为介电材料610的厚度的80％、小于或约为厚度的70％、小于或约为厚度的60％、小于或约为厚度的50％、小于或约为厚度的40％、小于或约为厚度的30％、小于或约为厚度的20％、小于或约为厚度的10％、小于或约为厚度的5％、或更小，但是由于形成处理的特性，可以在第一盖材料625与第二盖材料630之间维持所限定的间隔件628。根据本技术的用于形成半导体结构的一些工艺可以包括利用其上可以定位触点的导电材料来替换氮化物与盖材料。通过维持盖材料625、630之间的间隔，可以限制或避免稍后形成的导电材料之间的接触，以减少层之间的短路。
尽管可以进行基板的转移，但是在选择性蚀刻与选择性沉积之间可以不执行其他基板处理。如将在下面进一步详细解释，尽管在实施方式中可以执行操作之间的基板转移，而选择性沉积可以包括多个操作，但是可以直接在一组蚀刻操作之后执行整个沉积工艺。由于毯覆沉积或盖材料625的形成可能需要额外的遮蔽及移除技术，通过根据方法500执行选择性蚀刻及选择性沉积，队列时间可以比常规技术显著降低。
方法500可以包括盖材料625的选择性沉积之后的附加操作。尽管对于本技术是任选的，但是在更广泛的制造工艺中、例如是在形成内存结构中，可以进行附加操作。举例而言，可以在形成盖材料之后执行一些示例性操作，包括在任选的操作540处在结构600之上形成或沉积介电材料。沉积可以是任何数量的沉积技术，以沿着阶梯结构提供覆盖。如图6E所示，材料635可以形成或沉积在结构600之上，以覆盖氮化物材料620的暴露部分以及覆盖氮化物材料的盖材料625。在一些实施方式中，介电材料635可以是氧化物材料。在随后的制造期间的附加操作可以包括在任选的操作545处移除氮化物材料与盖材料，其可以是用于后续导电材料的占位符，例如用于接触定位。可以从介电材料635下方横向移除氮化物材料620，以在结构600内形成间隙640。
举例而言，在根据本技术的一些内存结构中，可以利用湿式蚀刻操作或干式蚀刻、例如是等离子体增强蚀刻或蒸气蚀刻，来移除氮化物材料620与盖材料625。可以相对于在结构600上形成的介电材料610与介电材料635选择性执行移除。蚀刻可以实质上、基本上、或完全移除氮化物材料620与盖材料625，以产生间隙区域640。不同于这样的间隙区域可以小于跨越介电材料610的暴露表面的距离的常规技术，本技术可以产生间隙区域640，其特征可以是至少延伸到介电材料610的横向边缘的横向长度。在一些实施方式中，如图所示，间隙区域640可以横向延伸超出介电材料610的横向边缘。
常规技术可以形成如先前所讨论盖材料的共形层，其可能需要回蚀到结构的单独层之间以打破连续性。此回蚀处理，可以是选择性蚀刻，例如，具有氮化物相对于氧化物材料的选择性，且可以沿着侧壁至少略微过度蚀刻盖材料，以确保结构的层之间的完全分开。因为在一些结构中横向的下伏材料亦可以是氮化物，所以过度蚀刻工艺可以减少下伏的氮化物结构的横向长度，然后其横向长度的特征可以是小于阶梯结构的相同层级上的介电材料610的横向长度。覆盖的介电材料635的形成可以填充此横向区域。在附加介电质下方的后续间隙形成可以仅针对减少的横向长度而产生间隙区域，然后针对导电材料而产生减少的面积或体积，而可以用于金属接触定位。本技术不仅可以维持与每一结构层的相关联介电材料相等的横向长度，也可以提供超出相关联介电材料的横向长度的横向长度，所述相关联介电材料可以是在移除之前与间隙区域或氮化物材料相邻的介电材料610。以此方式，可以提供附加厚度或体积，以用于随后填充导电材料。
一旦间隙区域640已经形成，在任选的操作550处，导电材料可以递送或形成于间隙区域640内。如图6F图所示，导电材料645可以横向流动或形成至介电材料635下方的间隙区域640。依据盖材料625的形成，可能已经形成以在结构的每一层之间维持间隔件638，可以将导电材料645与覆盖导电材料的下伏的区域的各者分离，而使得导电材料可以不接触结构的不同层中的导电材料。每一层中的导电材料645可以横向延伸到每一层的相关联介电材料610的横向长度的90％内或更多，所述相关联介电材料可以与导电材料645相邻或直接接触。在一些实施方式中，导电材料645可以横向延伸到每一层的相关联或相邻介电材料610的横向长度的95％或100％内。
此外，导电材料645可以横向延伸超过每一层的相关联或相邻介电材料610的横向长度。导电材料645可以延伸超过相关联或相邻介电材料610大于或约0.1nm，并且在实施方式中可以延伸大于或约0.5nm、大于或约1nm、大于或约2nm、大于或约5nm、大于或约10nm、或更多。与盖材料相关联并最终形成金属或导电材料的长度可以依据介电材料610的原始长度。举例而言，因为介电材料635可以是与介电材料610类似或相同的材料，所以导电区域之间的介电涂布在最终结构中可以是连续的。因此，本文讨论的长度可以与材料的原始长度相关联，所述材料的原始长度与形成阶梯层级之后的所形成阶梯结构相关联。
通过提供至少延伸到或超出结构的每一层级处的相关联或相邻介电材料的横向长度的导电材料645，本技术可以提供更长及更厚的接触定位材料，而可以优于常规材料。因为金属厚度可以与电阻成反比，所以通过提供更厚及更长的接触定位材料，本技术可以提供以更低电阻为特征的结构。
金属材料可以从实施方式中的一或多种材料形成。举例而言，间隙区域640的特征可以是介电材料610的层之间的通道区域655。含金属材料可以包括阻挡层，阻挡层可以包括过渡金属材料，而在一些实施方式中，过渡金属材料可以是钛。举例而言，在实施方式中，用于阻挡层的含金属材料可以包括氮化钛。在形成任选的阻挡层之后，可以利用导电材料645填充通道区域655。间隙区域640的特征亦在于延伸超过结构的覆盖层的端部部分660。举例而言，端部部分660可以是导电材料的一部分，导电材料的该部分从与阶梯结构的下一个上层级相关联的介电材料610的覆盖层的横向长度的一端开始。导电材料可以被包含在端部部分660内。导电材料645可以是可用于金属接触定位的任何导电材料，并且可以包括铜、钨、钴、或可用于制造半导体结构的任何其他金属化材料。在形成金属材料之后，可以执行随后的制造，并且可以包括穿过结构形成可以与导电材料645连接的触点的步骤。
在实施方式中，包含在端部部分660的导电材料645的特征亦可以是厚度。举例而言，端部部分660中的导电材料645的厚度的特征可以是厚度大于或等于包含在通道区域655中的材料的厚度。包含在端部部分660中的导电材料645的厚度的特征亦可以是厚度大于或等于介电材料610的下伏层的厚度，例如，相关联于阶梯结构600与导电材料645相同层级的介电材料610的厚度。导电材料645的厚度可以是结构600的相同层级或结构600的不同层级上的介电材料610的厚度的至少105％。
在一些实施方式中，导电材料645的厚度可以大于或约为结构600的任何层级上的介电材料610的厚度的110％，并且可以大于或约为厚度的115％、大于或约为厚度的120％、大于或约为厚度的125％、大于或约为厚度的130％、大于或约为厚度的135％、大于或约为厚度的140％、大于或约为厚度的145％、大于或约为厚度的150％、大于或约为厚度的155％、大于或约为厚度的160％、大于或约为厚度的165％、大于或约为厚度的170％、大于或约为厚度的175％、大于或约为厚度的180％、大于或约为厚度的185％、大于或约为厚度的190％、大于或约为厚度的195％、大于或约为厚度的200％、大于或约为厚度的210％、大于或约为厚度的220％、大于或约为厚度的230％、大于或约为厚度的240％、大于或约为厚度的250％、或任何其他厚度。然而，在实施方式中，由介电材料610和/或635限定的间隔可以维持在任何两个量的导电材料645之间，以维持结构的节点之间的间隔。
可以在处理中利用各种材料，而蚀刻及沉积可以对于多个部件具有选择性。因此，本技术可以不限于单组材料。举例而言，如前所述，氮化物材料620可以是在半导体处理中使用的几种绝缘或牺牲物质。氮化物材料620可以是或包括氮化物、氧化物、或任何随后可以相对于内存结构内的其他层或材料选择性移除的其他介电材料或牺牲材料。介电材料610亦可以包括绝缘材料，并且也可以包括含硅材料、含氧材料、含碳材料、或这些材料的一些组合，诸如，氧化硅或碳氧化硅。盖材料625可以包括一或多种介电材料、绝缘材料、陶瓷材料、或阻挡材料。尽管盖材料625可以是上面提到的任何介电或牺牲材料，但是在一些实施方式中，盖材料625可以是与氮化物材料620相同的材料。举例而言，在实施方式中，盖材料625亦可以是氮化硅，或者可以是与氮化物材料620类似地蚀刻的材料。
清洁操作可以涉及与特定含氟前驱物一起的附加前驱物。在一些实施方式中，可以使用三氟化氮来产生等离子体流出物。亦可以利用附加或可替代的含氟前驱物。举例而言，含氟前驱物可以流入远程等离子体区域，而含氟前驱物可以包括选自如下群组的至少一个前驱物：原子氟、双原子氟、三氟化溴、三氟化氯、三氟化氮、氟化氢、六氟化硫、及二氟化氙。远程等离子体区域可以在与处理腔室不同的模块内或在处理腔室内的隔室内。如图2所示，RPS单元201与第一等离子体区域215二者可以作为远程等离子体区域。RPS可以允许等离子体流出物解离而不会损伤其他腔室部件，而第一等离子体区域215可以提供到基板的较短路径长度，在此期间可能发生重组。
附加前驱物亦可以递送到远程等离子体区域，以增强含氟前驱物。举例而言，含氮前驱物或含氢前驱物可以与含氟前驱物一起递送。举例而言，在一些实施方式中，前驱物可以包括氮及氢，诸如，氨。举例而言，附加前驱物亦可以是含氟前驱物，诸如，氟甲烷。可以包括含氮或含氢的前驱物，以维持用于等离子体流出物的特定H：F原子比。
可以在包括上述腔室400的能够沉积且能够原子层沉积的腔室中执行选择性沉积。沉积可以预设为在相对于另一绝缘材料而在氮化物材料上选择性沉积绝缘材料。举例而言，盖材料625可以实质上形成于氮化物材料620上，同时最少地从介电材料610形成或有限的来自于介电材料610。可以通过多种操作来执行选择性沉积，可以包括形成自组装单层以促进选择性沉积，或者可以包括主动抑制在其他介电材料上形成介电质。
可以在结构的区域上形成自组装单层，以调谐沉积。举例而言，可以在结构上形成第一自组装单层，然后将其暴露以从氮化物材料620移除单层。单层可以维持在介电材料610之上。单层可以具有可能排斥后来递送的前驱物或无法与后来递送的前驱物相互作用的封端部分。举例而言，在实施方式中，封端部分可以是疏水性，并且可以利用含氢部分(例如，甲基)封端，含氢部分可以不与附加前驱物相互作用。第二自组装单层可以形成在氮化物材料620之上，而可以是亲水性或与用于产生盖材料625的一或多个前驱物反应。因为材料可以与第一自组装单层排斥，或者可以选择性拉向金属，所以可以在氮化物材料620之上选择性形成第二自组装单层。第二自组装单层可以利用氢氧基或其他亲水部分封端，或是利用特别与用于形成盖材料625的附加前驱物相互作用的部分封端。
然后，可以利用二或更多个前驱物执行原子层沉积，以开发盖材料625。沉积的前驱物可以包括含金属前驱物，并包括经构造以与封端第二自组装单层的部分而非与封端第一自组装单层的部分相互作用的前驱物。举例而言，当使用亲水性及疏水性封端单层时，原子层沉积前驱物中之一可以包括水或一些其他前驱物，以发展可以是亲水性的盖材料。以此方式，沉积可能不会形成于可以是疏水性的第一自组装单层之上。若盖材料包括氧化物，诸如，氧化硅，则用于原子层沉积的前驱物可以包括含硅前驱物以及水。然后，在与水或其他前驱物的半反应期间，水可能无法与形成在介电材料610之上的第一自组装单层相互作用，而因此沉积将不在第一自组装单层之上形成。以此方式，可以在氮化物材料620之上选择性形成盖材料625，而不会形成可以化学蚀刻的掩模层。
在盖材料625已经形成合适的高度之后，在一个实例中可以将第一自组装单层暴露，例如，暴露于UV光，并从基板移除。因此，第一自组装单层可以直接在金属材料的选择性蚀刻之后形成，或者在转移到附加腔室之后但在附加处理操作之前形成，而在结构上可以不利用需要化学移除或蚀刻的附加屏蔽层。类似地，在选择性沉积之后，可以不需要蚀刻盖材料625，以确保在金属材料之上选择性形成盖材料625。以此方式，可以排除常规形成中使用的多个操作，这可以显著减少队列时间，例如，几个小时。
亦可以使用附加选择性沉积技术，其可以包括用于选择性沉积诸如含氮材料的介电材料的替代机制。举例而言，含氮材料可以作为用于沉积发生的材料上的自组装单层中的一个，例如，单层的封端部分中的一个，这可以允许吸引用于形成先前描述的材料中的一或多种的特定前驱物。举例而言，可以使用含氮封端部分，并且可以在特定层形成期间使用一或多种胺。其他技术可以利用温度差异以增强相对于氧化硅的氮化物上的沉积。举例而言，利用含硅前驱物与含氮前驱物的原子层沉积可以在高于或约500℃的温度下执行，并且可以在高于或约750℃、高于或约900℃、高于或约1000℃、或高达、高于、或约1100℃的温度下执行。
随着温度在此范围内增加，可以在氮化物上以比在氧化硅上更高的速率发生沉积。然后，可以执行氮的选择性蚀刻，以从氧化硅表面移除第一介电材料。尽管亦可能在氮化物材料表面上减少第一介电材料，但是由于厚度可以比在氧化硅上的厚度多很多倍，所以可以在氧化硅上进行完全移除，同时维持氮化物材料上的厚度。
实施方式亦可以利用抑制剂，以在氮化物材料620之上选择性形成盖材料625，而不在介电材料610上形成盖材料625。举例而言，可以在介电材料上施加抑制剂。抑制剂可以是任何数量的材料，材料的特征可以是硅氧烷主链，诸如，硅氧烷或者四氟乙烯主链，诸如，PTFE，以及其他油性或表面活性剂材料。可以施加材料，以覆盖介电材料610的暴露部分。抑制剂材料可以防止在氮化物材料620上可以正常形成或沉积的材料的黏附或吸附。随后形成盖材料625，并可以将移除剂施加到基板上，以移除抑制剂材料。移除剂可以是湿式蚀刻剂、反应物、或表面活性剂清洁剂，而可以移除让下伏的介电材料610暴露的残留抑制剂材料。因此，抑制剂可以直接在选择性蚀刻之后施加，或者在基板转移之后，但在影响基板的其他处理操作之前施加。利用抑制剂可以允许在限定区域中形成盖材料，而不需要经由随后的毯覆膜的图案化及/或蚀刻来限定。通过移除先前及后续的图案化操作，处理可以进一步减少常规工艺的队列时间。
抑制剂亦可以是毒化剂(poisoning agent)，或是可以中和基板的表面或使基板的表面呈现惰性的等离子体应用的产物。举例而言，改性等离子体可以由一或多个前驱物形成，而可以包括惰性前驱物。可以将等离子体施加到基板的表面，这可以改变介电材料610的表面，但是可以不影响氮化物材料620。在一个可能实例中，含氮前驱物，可以是氮，可以递送到产生等离子体的处理腔室的等离子体处理区域。等离子体流出物，可以包括含氮等离子体流出物，可以被递送到基板，并且可以沿着介电材料610形成氮化表面。
等离子体流出物可以不影响氮化物材料620，这可以维持整齐或未反应的表面。然后，可以利用一或多种沉积技术形成盖材料625，沉积技术可以包括原子层沉积或其他气相或物理沉积。举例而言，可以利用原子层沉积技术对等离子体流出物进行后续处理。在沉积的每一循环之后，含氮等离子体可以重新施加到基板上，例如，在介电材料610上。以此方式，介电材料610的表面可以钝化，以防止或限制那些区域之上的盖材料625的形成。其他等离子体或非等离子体材料亦可用于改性或毒化介电材料610，介电材料610亦可经加工以排斥可用于形成盖材料625的一或多个前驱物。利用在基板的非凹陷部分上的这些等离子体流出物可以允许在限定区域中形成盖材料，而不需要经由后续的毯覆膜的图案化和/或蚀刻限定。通过移除先前及后续的图案化操作，处理可以进一步减少常规工艺的队列时间。
相对于一或多个非金属、介电质、或绝缘区域，这些技术中的任一项可以选择性沉积或形成含氮区域之上的介电或绝缘材料。选择性可以是完整的，亦即，盖材料仅在氮化物材料620或中间层之上形成，而盖材料可以完全不在整个介电材料610上形成。在其他实施方式中，选择性可能不是完整的，而含氮材料上相对于介电或绝缘材料上的沉积比率可以是大于约2：1。选择性亦可以大于或约5：1、大于或约10：1、大于或约15：1、大于或约20：1、大于或约25：1、大于或约30：1、大于或约35：1、大于或约40：1、大于或约45：1、大于或约50：1、大于或约75：1、大于或约100：1、大于或约200：1、或更多。
盖材料可以形成为前述的厚度，厚度可以小于或约50nm，并且可以小于或约40nm、小于或约30nm、小于或约20nm、小于或约10nm、小于或约5nm、或更少。因此，低于50：1的选择性可以是可接受的，以完全沉积盖材料625，同时在介电材料610之上形成有限量的材料或基本上没有形成材料。可以在沉积之后在腔室200中执行轻微的回蚀操作，以确保将盖材料625从介电材料610完全移除，以确保区段完全分离。因为可以跨越氮化物材料620的暴露表面完成覆盖，所以回蚀可以不影响所沉积的材料，或者可以清洁边缘或侧壁，以产生平滑表面。由于氮化物材料620上的沉积可能更大，因此可以由稍长的沉积时间在氮化物材料620上补偿可能沉积在介电材料610上的任何量，然后可以制造凹陷到所期望量的厚度，并且可以清洁介电材料610的侧壁。
沉积操作可以在前述的任何温度或压力下执行，并可以在大于或约50℃的温度下执行，且可以在大于或约100℃、大于或约150℃、大于或约200℃、大于或约250℃、大于或约300℃、大于或约350℃、大于或约400℃、大于或约450℃、大于或约500℃、大于或约600℃、大于或约700℃、大于或约800℃、或更高的温度下执行。举例而言，在原子层沉积操作期间，可以使用大于或约400℃的温度，以致活化前驱物，以在材料层形成时彼此相互作用。相较于常规技术，通过利用本技术，可以利用更多的选择性形成及移除来执行制造，这可以比常规工艺减少数小时的队列时间。通过在盖形成之外亦执行制造凹陷操作，本技术可以在内存或其他结构上提供更厚和/或更长的金属接触定位区域。根据本技术，此举可以降低内存或其他结构中的电阻。
在先前描述中，为了解释的目的，已经阐述许多细节，以便提供对于本技术的各种实施方式的理解。然而，对于该领域技术人员显而易见的是，可以在没有这些细节中的一些或在具有附加细节的情况下实施某些实施方式。
已公开了几个实施方式，但应认识到，该领域技术人员可以在不背离实施方式的精神的情况下使用各种修改、替代构造、及等同形式。此外，为了避免不必要地模糊本技术，并未描述许多已知的工艺及元件。因此，上面的描述不应视为对本技术的范围的限制。
当提供值的范围时，应理解，除非上下文另有明确说明，亦具体公开该范围的上限与下限之间的每一中间值到下限单位的最小部分。包括在所述范围中的任何所述值或未叙述的中间值与所述范围中的任何其他所述或中间值之间的任何较窄范围。这些较小范围的上限与下限可以独立地包括在范围中或排除在外，而包括上下限其中一个、两个或不含上下限的所述较小范围中的每一范围亦包括在本技术内，取决于所述范围中特别排除的限制。在所述范围包括一或二个限制的情况下，则亦包括排除这些所包括限制中的一或二个的范围。
如本文及所附权利要求书中所使用，除非上下文另有明确说明，否则单数形式“一”、“一个”、及“该”包括多个的参照对象。因此，举例而言，对“一层”的提及包括多个这样的层，而对”前驱物”的提及包括该领域技术人员已知的对一或多个前驱物及其等同形式的提及等等。
此外，在本说明书及以下权利要求中使用词语“包含”、“所包含”、“含有”、“所含有”、“包括”、及“所包括”时，意欲在指定所述特征、整体、部件、或操作的存在，但是不排除一或多个其他特征、整体、部件、操作、动作、或群组的存在或添加。

Claims (15)

1.一种形成半导体结构的方法，所述方法包含以下步骤：
在处理腔室的远程等离子体区域中形成含氟前驱物的等离子体；
使半导体基板与所述等离子体的流出物接触，其中所述半导体基板容纳在所述处理腔室的处理区域中；
利用所述等离子体的所述流出物选择性清洁暴露的氮化物材料；及
随后在经清洁的氮化物材料之上沉积盖材料，其中所述盖材料相对于介电材料的暴露区域选择性沉积在所述氮化物材料上。
2.如权利要求1所述的形成半导体结构的方法，其中所述蚀刻步骤在第一处理腔室中执行，所述沉积步骤在第二处理腔室中执行。
3.如权利要求2所述的形成半导体结构的方法，进一步包含以下步骤：将所述半导体基板从所述第一处理腔室转移到所述第二处理腔室，其中所述转移步骤在不破坏真空的情况下执行。
4.如权利要求1所述的形成半导体结构的方法，进一步包含以下步骤：选择性蚀刻所述氮化物材料与所述盖材料，以形成间隙。
5.如权利要求4所述的形成半导体结构的方法，其中所述蚀刻包含湿式蚀刻或等离子体增强蚀刻。
6.如权利要求4所述的形成半导体结构的方法，进一步包含以下步骤：在所述间隙内形成金属材料，其中所述金属材料包含氮化钛或钨。
7.如权利要求1所述的形成半导体结构的方法，其中所述盖材料包含氮化硅。
8.如权利要求1所述的形成半导体结构的方法，其中所述介电材料包含氧化硅。
9.如权利要求1所述的形成半导体结构的方法，其中利用所述氮化物材料对于所述介电材料大于或约2：1的选择性而执行所述沉积步骤。
10.如权利要求1所述的形成半导体结构的方法，其中选择性沉积所述盖材料的步骤包含以下步骤：抑制所述介电材料上的所述盖材料的生长。
11.如权利要求1所述的形成半导体结构的方法，其中所述基板包含氮化物材料与介电材料的交替层，且其中形成所述盖材料以维持分开的盖材料形成之间的间隔。
12.一种形成半导体结构的方法，所述方法包含以下步骤：
在处理腔室的远程等离子体区域中形成含氟前驱物的等离子体；
使半导体基板与所述等离子体的流出物接触，其中所述半导体基板容纳在所述处理腔室的处理区域中；
选择性清洁位于所述半导体基板上的介电材料的暴露区域附近的氮化物材料的暴露区域；及
随后在所述氮化物材料之上形成盖材料，其中所述盖材料相对于所述介电材料的暴露区域选择性形成在所述氮化物材料上。
13.如权利要求12所述的形成半导体结构的方法，其中所述基板包含所述氮化物材料的第一暴露区域及利用所述介电材料的暴露区域垂直分离的所述氮化物材料的第二暴露区域，其中所述介电材料包含氧化硅，且其中所述盖材料包含氮化硅。
14.如权利要求13所述的形成半导体结构的方法，其中所述氮化物材料的每一暴露区域包含暴露的顶表面以及垂直于所述顶表面的暴露的侧壁，其中所述盖材料形成于所述第一氮化物材料与所述第二氮化物材料的暴露的顶表面与暴露的侧壁上，且其中在所述形成步骤之后于所述第一氮化物材料上形成的所述盖材料并未接触于所述第二氮化物材料上形成的所述盖材料。
15.如权利要求12所述的形成半导体结构的方法，进一步包含以下步骤：从所述半导体基板移除所述第一氮化物材料、所述第二氮化物材料、及所述盖材料。
CN201880055252.0A 2017-08-04 2018-07-24 改良的金属接触定位结构 Active CN111033699B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762541384P 2017-08-04 2017-08-04
US62/541,384 2017-08-04
PCT/US2018/043496 WO2019027738A1 (en) 2017-08-04 2018-07-24 ENHANCED METAL CONTACT LANDING STRUCTURE

Publications (2)

Publication Number Publication Date
CN111033699A true CN111033699A (zh) 2020-04-17
CN111033699B CN111033699B (zh) 2023-10-13

Family

ID=65233072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880055252.0A Active CN111033699B (zh) 2017-08-04 2018-07-24 改良的金属接触定位结构

Country Status (6)

Country Link
US (1) US11049695B2 (zh)
JP (1) JP6886557B2 (zh)
KR (1) KR102505902B1 (zh)
CN (1) CN111033699B (zh)
TW (1) TWI790265B (zh)
WO (1) WO2019027738A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189635B2 (en) 2019-04-01 2021-11-30 Applied Materials, Inc. 3D-NAND mold
US11638377B2 (en) 2019-09-13 2023-04-25 Applied Materials, Inc. Self-aligned select gate cut for 3D NAND
JP7227122B2 (ja) * 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US11587796B2 (en) 2020-01-23 2023-02-21 Applied Materials, Inc. 3D-NAND memory cell structure
JP7072012B2 (ja) 2020-02-27 2022-05-19 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
US11930637B2 (en) 2020-06-19 2024-03-12 Applied Materials, Inc. Confined charge trap layer
US11756785B2 (en) * 2021-08-20 2023-09-12 Applied Materials, Inc. Molecular layer deposition contact landing protection for 3D NAND
KR20230126792A (ko) * 2022-02-24 2023-08-31 주성엔지니어링(주) 기판처리방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140080308A1 (en) * 2012-09-18 2014-03-20 Applied Materials, Inc. Radical-component oxide etch
US20140179111A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Selective titanium nitride etching
US20150287710A1 (en) * 2014-04-08 2015-10-08 Tae-Hwan YUN Semiconductor devices having conductive pads and methods of fabricating the same
US20160196985A1 (en) * 2015-01-05 2016-07-07 Lam Research Corporation Method and apparatus for anisotropic tungsten etching

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060090773A1 (en) * 2004-11-04 2006-05-04 Applied Materials, Inc. Sulfur hexafluoride remote plasma source clean
US8836137B2 (en) * 2012-04-19 2014-09-16 Macronix International Co., Ltd. Method for creating a 3D stacked multichip module
US20130298942A1 (en) * 2012-05-14 2013-11-14 Applied Materials, Inc. Etch remnant removal
US8956980B1 (en) * 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US20160260602A1 (en) * 2013-11-04 2016-09-08 Applied Materials, Inc. Adhesion improvements for oxide-silicon stack
KR20150104817A (ko) * 2014-03-06 2015-09-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
WO2016010821A1 (en) * 2014-07-16 2016-01-21 Applied Materials, Inc. Polishing with measurement prior to deposition
JP6419762B2 (ja) * 2016-09-06 2018-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
SG11202100439PA (en) * 2018-07-17 2021-02-25 Kokusai Electric Corp Method of manufacturing semiconductor device, substrate processing apparatus and program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140080308A1 (en) * 2012-09-18 2014-03-20 Applied Materials, Inc. Radical-component oxide etch
US20140179111A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Selective titanium nitride etching
US20150287710A1 (en) * 2014-04-08 2015-10-08 Tae-Hwan YUN Semiconductor devices having conductive pads and methods of fabricating the same
US20160196985A1 (en) * 2015-01-05 2016-07-07 Lam Research Corporation Method and apparatus for anisotropic tungsten etching

Also Published As

Publication number Publication date
KR102505902B1 (ko) 2023-03-06
JP6886557B2 (ja) 2021-06-16
JP2020529731A (ja) 2020-10-08
TW201919127A (zh) 2019-05-16
TWI790265B (zh) 2023-01-21
CN111033699B (zh) 2023-10-13
KR20200051600A (ko) 2020-05-13
US11049695B2 (en) 2021-06-29
US20200168440A1 (en) 2020-05-28
WO2019027738A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
CN111033699B (zh) 改良的金属接触定位结构
KR102655277B1 (ko) 개선된 게르마늄 식각 시스템들 및 방법들
US10770346B2 (en) Selective cobalt removal for bottom up gapfill
US10049891B1 (en) Selective in situ cobalt residue removal
TWI775839B (zh) 具有選擇性阻隔層的結構
CN111712924A (zh) 空气间隙形成工艺
CN115485821A (zh) 用于移除含铝膜的系统和方法
KR102476308B1 (ko) 공극들을 형성하기 위한 시스템들 및 방법들
TWI751326B (zh) 自對準通孔處理流程
TWI774754B (zh) 自對準觸點與閘極處理流程
TWI758464B (zh) 含矽間隔物的選擇性形成
KR20240003446A (ko) 고 종횡비 피쳐들에서의 금속 식각
TWI778048B (zh) 形成半導體結構的方法
US10872778B2 (en) Systems and methods utilizing solid-phase etchants
TWI798215B (zh) 選擇性側壁間隔物
TWI782981B (zh) 子鰭片至絕緣體矽之轉換
KR20240021285A (ko) 고 종횡비 피쳐들에서의 금속 증착 및 식각

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant