CN111009493A - 半导体封装结构和组装结构 - Google Patents

半导体封装结构和组装结构 Download PDF

Info

Publication number
CN111009493A
CN111009493A CN201910950784.7A CN201910950784A CN111009493A CN 111009493 A CN111009493 A CN 111009493A CN 201910950784 A CN201910950784 A CN 201910950784A CN 111009493 A CN111009493 A CN 111009493A
Authority
CN
China
Prior art keywords
electrical contacts
vapor chamber
semiconductor package
vapor
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910950784.7A
Other languages
English (en)
Inventor
陈馨恩
胡逸群
黄泓宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN111009493A publication Critical patent/CN111009493A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体封装结构包含蒸气腔、多个电接点、半导体裸片和封装体。所述蒸气腔界定用于容纳工作液体的封闭室。所述电接点围绕所述蒸气腔。所述半导体裸片安置在所述蒸气腔上并且通过多条接合线电连接到所述电接点。所述封装体覆盖所述蒸气腔的一部分、所述电接点的部分、所述半导体裸片和所述接合线。

Description

半导体封装结构和组装结构
相关申请的交叉引用
本申请要求于2018年10月5日提交的美国临时申请第62/742,239号和2019年9月23日提交的美国非临时申请第16/579,345号的权益和优先权，所述美国临时申请和非临时申请的内容通过引用整体并入本文。
技术领域
本公开涉及半导体封装结构和组装结构，并且涉及包含蒸气腔的半导体封装结构和组装结构。
背景技术
半导体封装结构的规范可以包含高速数据传输能力、高数据容量和小的占用面积。对于此半导体封装结构，散热也是个问题。在操作期间，高速数据传输可能导致产生大量的热，并且可能提高半导体封装结构的温度。由于半导体封装结构的尺寸小，因此散热困难。如果未进行高效散热，则半导体封装结构的性能可能降低，或者半导体封装结构可能发生故障或无法操作。
发明内容
在一些实施例中，一种半导体封装结构包含蒸气腔、多个电接点、半导体裸片和封装体。所述蒸气腔界定用于容纳工作液体的封闭腔。所述电接点围绕所述蒸气腔。所述半导体裸片安置在所述蒸气腔上并且通过多条接合线电连接到所述电接点。所述封装体覆盖所述蒸气腔的一部分、所述电接点的部分、所述半导体裸片和所述接合线。
在一些实施例中，一种组装结构包含主衬底和半导体封装结构。所述半导体封装结构热连接到所述主衬底。所述半导体封装结构包含蒸气腔、半导体裸片和封装体。所述半导体裸片热连接到所述蒸气腔。所述封装体覆盖所述蒸气腔的一部分和所述半导体裸片。所述蒸气腔安置在所述半导体裸片与所述主衬底之间并且形成从所述半导体裸片到所述主衬底的热传递路径。
附图说明
当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的实施例的各方面。注意，各种结构可能未按比例绘制，并且为了讨论的清楚起见，可以任意增加或减小各种结构的尺寸。
图1展示了根据本公开的一些实施例的组装结构的分解立体图。
图2展示了图1的引线框架和蒸气腔的底部立体图。
图3展示了图2的引线框架和蒸气腔的组装后底部立体图。
图4展示了图1的引线框架、蒸气腔和半导体裸片的组装后顶部立体图。
图5展示了图1的引线框架、蒸气腔、半导体裸片和接合线的组装后顶部立体图。
图6展示了图1的组装结构的组装后立体图。
图7展示了图6的组装结构的截面视图。
图8展示了图7中所示的区域“A”的放大视图。
图9展示了根据本公开的一些实施例的组装结构的分解立体图。
图10展示了图9的引线框架的立体图。
图11展示了图9的引线框架、蒸气腔和底部封装体的组装后立体图。
图12展示了图11的引线框架、蒸气腔和底部封装体的底部立体图。
图13展示了图9的引线框架、蒸气腔、半导体裸片和接合线的组装后顶部立体图。
图14展示了图9的组装结构的组装后立体图。
图15展示了图14的组装结构的截面视图。
图16展示了根据本公开的一些实施例的组装结构的分解立体图。
图17展示了图16的引线框架和蒸气腔的立体图。
图18展示了图16的引线框架、蒸气腔和半导体裸片的组装后顶部立体图。
图19展示了图16的引线框架、蒸气腔、半导体裸片和接合线的组装后顶部立体图。
图20展示了图16的组装结构的组装后立体图。
图21展示了图20的组装结构的截面视图。
图22展示了根据本公开的一些实施例的组装结构的分解立体图。
图23展示了图22的组装结构的半导体封装结构的组装后顶部立体图。
图24展示了图23的半导体封装结构的底部立体图。
图25展示了图22的组装结构的组装后截面视图。
图26展示了根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。
图27展示了根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。
图28展示了根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。
图29展示了根据本公开的一些实施例的组装结构的分解立体图。
图30展示了图29的组装结构的半导体封装结构的组装后顶部立体图。
图31展示了图30的半导体封装结构的底部立体图。
图32展示了图29的组装结构的组装后截面视图。
图33展示了根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。
图34展示了根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。
图35展示了根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。
具体实施方式
贯穿附图和详细描述，使用相同的附图标记来指示相同或类似的组件。根据以下结合附图进行的详细描述将容易理解本公开的实施例。
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例以解释本公开的某些方面。当然，这些仅仅是实例并且不旨在是限制性的。例如，在以下描述中，在第二特征上方或之上形成第一特征可以包含将第一特征和第二特征形成或安置成直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成和安置另外的特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且本身并不指示所讨论的各个实施例和/或配置之间的关系。
为了满足增加功能的规范，应增加集成在半导体封装结构中的设备的数量。因此，增加了功率密度和热源的数量，并且热阻(thermal resistance)相对较大。另外，很难耗散(dissipate)设备在半导体封装结构的中心处产生的热。为了解决上述问题，在一些比较实施例中，设置了风扇。风扇附接到半导体封装结构，以透过气流(air flow)耗散半导体封装结构的外围处的热。然而，此风扇无法耗散设备在半导体封装结构的中心处产生的热。在一些比较实施例中，增加了衬底通孔的数量或金属层的厚度。然而，散热效率的提高微乎其微。在一些比较实施例中，将热界面材料(thermal interface material,TIM)用于插置在设备与封装衬底之间。然而，无法在很大程度上降低半导体封装结构的中心处的设备温度。
本公开的至少一些实施例提供了散热效率显著提高的半导体封装结构和组装结构。在一些实施例中，半导体封装结构包含蒸气腔(vapor chamber)，所述蒸气腔用于耗散半导体封装结构的半导体裸片产生的热。
图1展示了根据本公开的一些实施例的组装结构9的分解立体图。图2展示了图1的引线框架3和蒸气腔12的底部立体图。图3展示了图2的引线框架3和蒸气腔12的组装后底部立体图。图4展示了图1的引线框架3、蒸气腔12和半导体裸片14的组装后顶部立体图。图5展示了图1的引线框架3、蒸气腔12、半导体裸片14和接合线15的组装后顶部立体图。图6展示了图1的组装结构9的组装后立体图。图7展示了图6的组装结构9的截面视图。
如图1、图6和图7所示，组装结构9包含主衬底2和半导体封装结构1。如图1和图7所示，主衬底2(例如，印刷电路板(printed circuit board,PCB))具有第一表面21(例如，顶表面)和与第一表面21相对的第二表面22(例如，底表面)，并且包含主体24、第一保护层26、第二保护层28和多个热通孔(thermal vias)29。主体24具有第一表面241(例如，顶表面)和与第一表面241相对的第二表面242(例如，底表面)。主体24可以包含多个钝化层(未示出)和插置在钝化层之间的多个电路层(未示出)。第一保护层26和第二保护层28可以是阻焊层(solder resist layer)。第一保护层26安置在主体24的第一表面241上。第一保护层26可以界定中心开口261和多个外部开口262，这些开口延伸穿过第一保护层26以暴露主体24的电路层的部分。第二保护层28安置在主体24的第二表面242上。热通孔29可以延伸穿过主衬底2，并且热通孔29中的每个热通孔的一端可以在中心开口261中从第一表面241暴露。
半导体封装结构1电连接到主衬底2的第一表面21。半导体封装结构1可以是方形扁平无引线(Quad Flat No leads,QFN)封装。半导体封装结构1包含引线框架(leadframe)3、蒸气腔12、热膏(thermal paste)13、至少一个半导体裸片14、多条接合线15、封装体(encapsulant)16、中心连接元件17和多个外部连接元件18。
如图2所示，引线框架3包含框架30、四个连接条32和围绕框架30的多个电接点(electrical contacts)34(例如，条状引线(strip leads))。框架30可以包含四个内条31，所述四个内条31彼此连接以形成环形结构并且界定中心开口33。所述四个连接条32连接框架30的四个角并向外延伸。电接点34(例如，条状引线)安置在框架30周围。电接点34(例如，条状引线)不与框架30连接并且向外延伸。在一个实施例中，可以进一步将凸出衬垫(protrusion pad)341安置在电接点34(例如，条状引线)的端部分的底表面上。另外，框架30包含向内延伸的多个固定销36。即，固定销36从框架30的内条31朝着中心开口33延伸。引线框架3(包含框架30、连接条32、电接点34(例如，条状引线)、凸出衬垫341和固定销36)的材料可以是铜。框架30、连接条32和电接点34的厚度基本上彼此相等(约0.2mm)，并且可以安置在同一水平面。
如图2、图3和图7所示，蒸气腔12安置在框架30的中心开口33中。蒸气腔12包含顶壁121、底壁122、侧壁123、顶部芯体结构(wick structure)124、底部芯体结构125、多个芯体棒(wick bars)126、外围边缘127和工作液体128。顶壁121、底壁122和侧壁123的材料可以是铜、铜合金、铝合金、不锈钢或其它合适的金属。顶壁121、底壁122和侧壁123连接或密封在一起，以界定用于容纳工作液体128的封闭腔(enclosed chamber)。工作液体128的材料可以是水、乙醇、丙酮、异丙醇、氯氟烃(chlorofluorocarbon,CFC)或其它合适的材料。顶部芯体结构124安置在顶壁121的内表面(即，底表面)上。底部芯体结构125安置在底壁122的内表面(即，顶表面)上。芯体棒126安置在封闭腔中，并且芯体棒126中的每个芯体棒的两端分别连接顶壁121和底壁122。蒸气腔12的厚度可以为约0.4mm到0.6mm。在一些实施例中，外围边缘127从侧壁123水平向外延伸。
蒸气腔12的外围边缘127安置在框架30的内条31的顶表面上。即，框架30的内条31的顶表面用于支撑蒸气腔12的外围边缘127，并且蒸气腔12的底部部分定位于框架30的中心开口33内。另外，蒸气腔12可以进一步在侧壁123处界定多个凹陷部分129。蒸气腔12的凹陷部分129的数量和位置对应于框架30的固定销36的数量和位置。因此，在组装后，框架30的固定销36安置在蒸气腔12的侧壁123的凹陷部分291中的相应凹陷部分中，以防止模制过程(molding process)期间在蒸气腔12与引线框架3的框架30之间发生移位(shift)。
如图4和图7所示，半导体裸片14安置在蒸气腔12上。在一个实施例中，半导体裸片14通过热膏13热连接并且物理连接到蒸气腔12的顶壁121。热膏13可以是热导率为约30W/mK到约40W/mK的热界面材料(TIM)。半导体裸片14具有第一表面141(例如，主动表面)和与第一表面141相对的第二表面142(例如，背面表面)。半导体裸片14的厚度可以为约0.5mm到约0.6mm。半导体裸片14的第二表面142通过热膏13粘附到蒸气腔12的顶壁121。
如图5和图7所示，半导体裸片14通过接合线15电连接到引线框架3的电接点34(例如，条状引线)。在一个实施例中，半导体裸片14的第一表面141通过接合线15电连接到引线框架3的电接点34(例如，条状引线)的顶表面。接合线15的材料可以是金或铜。
如图6和图7所示，封装体16(例如，模制化合物(molding compound))覆盖蒸气腔12的一部分、引线框架3的电接点34(例如，条状引线)的部分、半导体裸片14和接合线15。即，蒸气腔12、电接点34、半导体裸片14和接合线15嵌入在封装体16中。封装体16具有顶表面161、与顶表面161相对的底表面162和在顶表面161与底表面162之间延伸的侧表面163。封装体16的侧表面163可以是倾斜表面，并且可以不覆盖电接点34(例如，条状引线)的最外端。即，电接点34(例如，条状引线)的最外端可以从封装体16暴露。另外，引线框架3的电接点34(例如，条状引线)的凸出衬垫341的底表面和蒸气腔12的底壁122的底表面可以与封装体16的底表面162基本上共面。即，引线框架3的电接点34(例如，条状引线)的凸出衬垫341的底表面和蒸气腔12的底壁122的底表面可以从封装体16的底表面162暴露。如图7所示，封装体16的底表面162与主衬底2的第一表面21之间可以存在间隙。
中心连接元件17(例如，焊接材料，如焊料凸点(solder bump))与蒸气腔12的底壁122的底表面相邻安置。中心连接元件17的底部部分安置在第一保护层26的中心开口261中，以覆盖和接触热通孔29的一端。因此，蒸气腔12的底壁122通过中心连接元件17安装或附接到主衬底2的主体24。中心连接元件17可以是热导率为约30W/mK到约40W/mK的热界面材料(TIM)。因此，半导体封装结构1的蒸气腔12热连接到主衬底2的热通孔29，并且来自蒸气腔12的热可以通过热通孔29耗散到主衬底2的第二表面22。即，蒸气腔12安置在半导体裸片14与主衬底2之间，并且形成或提供从半导体裸片14到主衬底2的热传递路径(heattransfer path)(或散热路径(heat dissipating path))。
同时，外部连接元件18(例如，焊接材料，如焊料凸点)与引线框架3的电接点34(例如，条状引线)的凸出衬垫341的底表面相邻安置。外部连接元件18(例如，焊料凸点)的底部部分安置在第一保护层26的外部开口262中，使得引线框架3的电接点34(例如，条状引线)电连接到主衬底2的主体24的电路层。
图8展示了图7中所示区域“A”的放大视图。在半导体裸片14的操作期间，半导体裸片14产生的热将由蒸气腔12的顶部芯体结构124上的工作液体128吸收，以使工作液体128加热变成高温流体或高温蒸气。经过加热的工作液体128(即，高温流体或高温蒸气)将向下移动到底部芯体结构125，如第一路径41所示。然后，经过加热的工作液体128(即，高温流体或高温蒸气)将通过热通孔29冷却以变成低温液体或低温蒸气，然后将水平地移动到芯体棒126的底部部分，如第二路径42所示。然后，工作液体128将沿着芯体棒126向上移动到顶部芯体结构124，如第三路径43所示。然后，顶部芯体结构124上的工作液体128将水平移动，如第四路径44所示。然后，顶部芯体结构124上的工作液体128可以吸收由半导体裸片14产生的热。因此，工作液体128和其蒸气的循环形成热传导回路(a loop of thermalconduction)。蒸气腔12可以均匀且快速地传导热，从而获得均匀的温度分布。
图9展示了根据本公开的一些实施例的组装结构9a的分解立体图。图10展示了图9的引线框架3a的立体图。图11展示了图9的引线框架3a、蒸气腔12a和底部封装体16b的组装后立体图。图12展示了图11的引线框架3a、蒸气腔12a和底部封装体16b的底部立体图。图13展示了图9的引线框架3a、蒸气腔12a、半导体裸片14和接合线15的组装后顶部立体图。图14展示了图9的组装结构9a的组装后立体图。图15展示了图14的组装结构9a的截面视图。
图9到图15的组装结构9a与图1到图8的组装结构9类似，不同之处描述如下。组装结构9a的半导体封装结构1a包含引线框架3a、蒸气腔12a、底部封装体16b、热膏13、至少一个半导体裸片14、多条接合线15、顶部封装体16a、中心连接元件17和多个外部连接元件18。
如图10所示，引线框架3a包含围绕中心开口33的多个电接点34(例如，条状引线)。在一个实施例中，可以将电接点34分离，并且可以将其彼此间隔开。即，引线框架3a不包含图2的框架30(即，四个内条31)和四个连接条32。在一个实施例中，可以进一步将凸出衬垫341安置在电接点34(例如，条状引线)的端部分的底表面上。
如图11所示，蒸气腔12a安置在引线框架3a的中心开口33中。图9和图11的蒸气腔12a与图1到图8的半导体蒸气腔12类似，除了图9和图11中的蒸气腔12a不包含侧壁123处的凹陷部分129之外。底部封装体16b(例如，预模体(pre-mold))覆盖蒸气腔12a的一部分和电接点34(例如，条状引线)的部分。如图11、图12和图15所示，底部封装体16b具有顶表面161b和与顶表面161b相对的底表面162b。电接点34(例如，条状引线)的顶表面与底部封装体16b的顶表面161b基本上共面。蒸气腔12a的顶表面从底部封装体16b的顶表面161b凸出。在一个实施例中，蒸气腔12a的顶壁121从底部封装体16b的顶表面161b凸出。因此，电接点34(例如，条状引线)的顶表面和蒸气腔12a的顶壁121从底部封装体16b的顶表面161b暴露。
如图12和图15所示，引线框架3a的电接点34(例如，条状引线)的凸出衬垫341的底表面和蒸气腔12a的底壁122的底表面可以与底部封装体16b的底表面162b基本上共面。即，引线框架3a的电接点34(例如，条状引线)的凸出衬垫341的底表面和蒸气腔12a的底壁122的底表面可以从底部封装体16b的底表面162暴露。
如图13和图15所示，半导体裸片14安置在蒸气腔12a中。在一个实施例中，半导体裸片14通过热膏13热连接并且物理连接到蒸气腔12a的顶壁121。半导体裸片14具有第一表面141(例如，主动表面)和与第一表面141相对的第二表面142(例如，背面表面)。半导体裸片14的第二表面142通过热膏13粘附到蒸气腔12a的顶壁121。然后，半导体裸片14的第一表面141通过接合线15电连接到引线框架3a的电接点34(例如，条状引线)的顶表面。
如图14和图15所示，顶部封装体16a(例如，模制化合物)安置在底部封装体16b上，以覆盖蒸气腔12a的一部分、引线框架3a的电接点34(例如，条状引线)的部分、底部封装体16b、半导体裸片14和接合线15。顶部封装体16a的侧表面可以是倾斜表面，并且可以不覆盖电接点34(例如，条状引线)的最外端。即，电接点34(例如，条状引线)的最外端可以从顶部封装体16a暴露。另外，顶部封装体16a与底部封装体16b之间可以存在边界。中心连接元件17(例如，焊接材料，如焊料凸点)与蒸气腔12a的底壁122的底表面相邻安置。中心连接元件17的底部部分安置在第一保护层26的中心开口261中，以覆盖和接触热通孔29的一端。因此，蒸气腔12a的底壁122通过中心连接元件17安装或附接到主衬底2的主体24。因此，半导体封装结构1a的蒸气腔12a热连接到主衬底2的热通孔29，并且来自蒸气腔12a的热可以通过热通孔29耗散到主衬底2的第二表面22。同时，外部连接元件18(例如，焊接材料，如焊料凸点)与引线框架3a的电接点34(例如，条状引线)的凸出衬垫341的底表面相邻安置。外部连接元件18(例如，焊料凸点)的底部部分安置在第一保护层26的外部开口262中，使得引线框架3a的电接点34(例如，条状引线)电连接到主衬底2的主体24的电路层。
图16展示了根据本公开的一些实施例的组装结构9b的分解立体图。图17展示了图16的引线框架3b和蒸气腔12b的立体图。图18展示了图16的引线框架3b、蒸气腔12b和半导体裸片14的组装后顶部立体图。图19展示了图16的引线框架3b、蒸气腔12b、半导体裸片14和接合线15的组装后顶部立体图。图20展示了图16的组装结构9b的组装后立体图。图21展示了图20的组装结构9b的截面视图。图16到图21的组装结构9b与图1到图8的组装结构9类似，除了半导体封装结构1b的引线框架3b和蒸气腔12b的结构之外。
如图17所示，引线框架3b包含框架30、四个连接条32和围绕框架30的多个电接点34(例如，条状引线)。框架30可以包含四个内条31，所述四个内条31彼此连接以形成环形结构并且界定中心开口33。所述四个连接条32连接框架30的四个角并向外延伸。电接点34(例如，条状引线)安置在框架30周围。电接点34(例如，条状引线)不与框架30连接并且向外延伸。在一个实施例中，可以进一步将凸出衬垫341安置在电接点34(例如，条状引线)的端部分的底表面上。
另外，框架30包含向上延伸的多个凸出部分37。即，凸出部分37安置在框架30的内条31的顶表面上。蒸气腔12b可以安置在框架30的中心开口33中。蒸气腔12b包含顶壁121、底壁122、侧壁123、顶部芯体结构124、底部芯体结构125、多个芯体棒126、外围边缘127和工作液体128。顶壁121、底壁122和侧壁123连接或密封在一起，以界定用于容纳工作液体128的封闭腔。顶部芯体结构124安置在顶壁121的内表面(即，底表面)上。底部芯体结构125安置在底壁122的内表面(即，顶表面)上。芯体棒126安置在封闭腔中，并且芯体棒126中的每个芯体棒的两端分别连接顶壁121和底壁122。在一些实施例中，外围边缘127从侧壁123水平向外延伸。
蒸气腔12b的外围边缘127安置在框架30的内条31的顶表面上。即，框架30的内条31的顶表面用于支撑蒸气腔12b的外围边缘127，并且蒸气腔12b的底部部分定位于框架30的中心开口33内。另外，蒸气腔12b可以进一步在外围边缘127处界定多个开口1271。要注意的是，开口1271可以不延伸穿过外围边缘127。蒸气腔12b的开口1271的数量和位置对应于框架30的凸出部分37的数量和位置。因此，在组装后，框架30的凸出部分37安置或插入在蒸气腔12b的外围边缘127的开口1271中的相应开口中，以防止模制期间在蒸气腔12b与引线框架3b的框架30之间发生移位。
如图18和图21所示，半导体裸片14安置在蒸气腔12b上。在一个实施例中，半导体裸片14通过热膏13热连接并且物理连接到蒸气腔12b的顶壁121。半导体裸片14具有第一表面141和与第一表面141相对的第二表面142。半导体裸片14的第二表面142通过热膏13粘附到蒸气腔12b的顶壁121。
如图19和图21所示，半导体裸片14通过接合线15电连接到引线框架3b的电接点34(例如，条状引线)。在一个实施例中，半导体裸片14的第一表面141通过接合线15电连接到引线框架3b的电接点34(例如，条状引线)的顶表面。
如图20和图21所示，封装体16(例如，模制化合物)覆盖蒸气腔12b的一部分、引线框架3b的电接点34(例如，条状引线)的部分、半导体裸片14和接合线15。封装体16具有顶表面161、与顶表面161相对的底表面162和在顶表面161与底表面162之间延伸的侧表面163。封装体16的侧表面163可以是倾斜表面，并且可以不覆盖电接点34(例如，条状引线)的最外端。即，电接点34(例如，条状引线)的最外端可以从封装体16暴露。另外，引线框架3b的电接点34(例如，条状引线)的凸出衬垫341的底表面和蒸气腔12b的底壁122的底表面可以与封装体16的底表面162基本上共面。即，引线框架3b的电接点34(例如，条状引线)的凸出衬垫341的底表面和蒸气腔12b的底壁122的底表面可以从封装体16的底表面162暴露。
中心连接元件17(例如，焊接材料，如焊料凸点)与蒸气腔12b的底壁122的底表面相邻安置。中心连接元件17的底部部分安置在第一保护层26的中心开口261中，使得蒸气腔12b安装到主衬底2，并且来自蒸气腔12b的热可以通过热通孔29耗散到主衬底2的第二表面22。同时，外部连接元件18(例如，焊料凸点)与引线框架3b的电接点34(例如，条状引线)的凸出衬垫341的底表面相邻安置。外部连接元件18(例如，焊接材料，如焊料凸点)的底部部分安置在第一保护层26的外部开口262中，使得引线框架3b的电接点34(例如，条状引线)电连接到主衬底2的主体24的电路层。
图22展示了根据本公开的一些实施例的组装结构9c的分解立体图。图23展示了图22的组装结构9c的半导体封装结构1c的组装后顶部立体图。图24展示了图23的半导体封装结构1c的底部立体图。图25展示了图22的组装结构9c的组装后截面视图。图22到图25的组装结构9c与图1到图8的组装结构9类似，不同之处描述如下。
组装结构9c的半导体封装结构1c包含多个电接点50(例如，点(dots))、蒸气腔12c、热膏13、至少一个半导体裸片14、多条接合线15、封装体16c、中心连接元件17和多个外部连接元件18。
如图22所示，电接点50中的每个电接点是可以通过电镀形成的点类型(dottype)。电接点50可以彼此隔离或分离。在一个实施例中，电接点50(例如，点)中的每个电接点可以包含多个金属层。例如，电接点50(例如，点)中的每个电接点可以包含厚度为约0.03μm到约0.08μm的金层、厚度为约0.1μm到约1.0μm的第一钯层、厚度为约10μm的镍层和厚度为约0.05μm的第二钯层。蒸气腔12c的厚度可以大于电接点50的厚度的10倍。例如，蒸气腔12c的厚度可以大于电接点50的厚度的15倍、20倍、30倍或更多倍。在一个实施例中，可以存在两圈电接点50(例如，点)。然而，在其它实施例中，可以存在三圈、四圈、五圈或更多圈电接点50(例如，点)。
如图23、图24和图25所示，电接点50(例如，点)围绕蒸气腔12c。即，蒸气腔12c安置在由多圈电接点50(例如，点)围绕的空间中。蒸气腔12c包含顶壁121、底壁122、侧壁123、顶部芯体结构124、底部芯体结构125、多个芯体棒126、外围边缘127和工作液体128。顶壁121、底壁122和侧壁123连接或密封在一起，以界定用于容纳工作液体128的封闭腔。顶部芯体结构124安置在顶壁121的内表面(即，底表面)上。底部芯体结构125安置在底壁122的内表面(即，顶表面)上。芯体棒126安置在封闭腔中，并且芯体棒126中的每个芯体棒的两端分别连接顶壁121和底壁122。
如图23所示，半导体裸片14通过热膏13热连接并且物理连接到蒸气腔12c的顶壁121。半导体裸片14的第一表面141通过接合线15电连接到电接点50(例如，点)。封装体16c(例如，模制化合物)覆盖蒸气腔12c的一部分、电接点50(例如，点)的部分、半导体裸片14和接合线15。封装体16c具有顶表面161c、与顶表面161c相对的底表面162c和在顶表面161c与底表面162c之间延伸的侧表面163c。
如图24所示，电接点50(例如，点)的底表面和蒸气腔12c的底壁122的底表面可以与封装体16c的底表面162c基本上共面。即，电接点50(例如，点)的底表面和蒸气腔12c的底壁122的底表面可以从封装体16c的底表面162c暴露。
如图25所示，中心连接元件17(例如，焊接材料，如焊料凸点)与蒸气腔12c的底壁122的底表面相邻安置。中心连接元件17的底部部分安置在第一保护层26的中心开口261中，使得蒸气腔12c安装到主衬底2，并且来自蒸气腔12c的热可以通过热通孔29耗散到主衬底2的第二表面22。同时，外部连接元件18(例如，焊接材料，如焊料凸点)与电接点50(例如，点)的底表面相邻安置。外部连接元件18(例如，焊料凸点)的底部部分安置在第一保护层26的外部开口262中，使得电接点50(例如，点)电连接到主衬底2的主体24的电路层。
图26到图28展示了根据本公开的一些实施例的用于制造半导体封装结构的方法。在一些实施例中，所述方法用于制造如图22到图25中所示的半导体封装结构1c等半导体封装结构。
参照图26，提供载体52。载体52具有顶表面521和与顶表面521相对的底表面522。载体52的材料可以是如铜等金属。然后，可以通过在载体52的顶表面521上进行电镀以形成多个电接点50(例如，点)。电接点50可以彼此隔离或分离。在一个实施例中，电接点50(例如，点)中的每个电接点可以包含多个金属层。例如，电接点50(例如，点)中的每个电接点可以包含厚度为约0.03μm到约0.08μm的金层、厚度为约0.1μm到约1.0μm的第一钯层、厚度为约10μm的镍层和厚度为约0.05μm的第二钯层。在一个实施例中，可以存在两圈电接点50(例如，点)回路。然而，在其它实施例中，可以存在三圈、四圈、五圈或更多圈电接点50(例如，点)。
然后，将蒸气腔12c安置在载体52的顶表面521上并且安置在由多圈电接点50(例如，点)围绕的空间中。因此，电接点50(例如，点)围绕蒸气腔12c。蒸气腔12c的厚度可以大于电接点50的厚度的10倍。例如，蒸气腔12c的厚度可以大于电接点50的厚度的15倍、20倍、30倍或更多倍。
如图27所示，半导体裸片14的第一表面141通过接合线15电连接到电接点50(例如，点)。然后，在载体52的顶表面521上形成封装体16c(例如，模制化合物)，以覆盖蒸气腔12c的一部分、电接点50(例如，点)的部分、半导体裸片14和接合线15。
如图28所示，移除载体52。然后，进行单切过程以形成图25所示的半导体封装结构1c。电接点50(例如，点)的底表面和蒸气腔12c的底壁122的底表面可以与封装体16c的底表面162c基本上共面。即，电接点50(例如，点)的底表面和蒸气腔12c的底壁122的底表面可以从封装体16c的底表面162c暴露。
图29展示了根据本公开的一些实施例的组装结构9d的分解立体图。图30展示了图29的组装结构9d的半导体封装结构1d的组装后顶部立体图。图31展示了图30的半导体封装结构1d的底部立体图。图32展示了图29的组装结构9d的组装后截面视图。图29到图32的组装结构9d与图22到图25的组装结构9c类似，不同之处描述如下。
组装结构9d的半导体封装结构1d包含多个电接点54(例如，柱状引线(pillarleads))、蒸气腔12d、热膏13、至少一个半导体裸片14、多条接合线15、封装体16d、中心连接元件17和多个外部连接元件18。
如图29所示，电接点54中的每个电接点是可以通过刻蚀形成的柱状引线。电接点54可以彼此隔离或分离。在一个实施例中，电接点54(例如，柱状引线)中的每个电接点可以包含其顶表面上的表面精制层(surface finish layer)。电接点54的材料可以是铜。表面精制层可以包含多个金属层。例如，表面精制层可以包含厚度为约0.03μm到约0.08μm的金层、厚度为约0.1μm到约1.0μm的第一钯层、厚度为约10μm的镍层和厚度为约0.05μm的第二钯层。蒸气腔12d的厚度可以小于电接点54的厚度的5倍。例如，蒸气腔12d的厚度可以小于电接点54的厚度的4倍、3倍、2倍或更少倍。在一个实施例中，可以存在两圈电接点54(例如，柱状引线)。然而，在其它实施例中，可以存在三圈、四圈、五圈或更多圈电接点54(例如，柱状引线)。在一个实施例中，电接点54的高度可以大于电接点54的宽度。
如图30、图31和图32所示，电接点54(例如，柱状引线)围绕蒸气腔12d。即，蒸气腔12d安置在由多圈电接点54(例如，柱状引线)围绕的空间中。蒸气腔12d包含顶壁121、底壁122、侧壁123、顶部芯体结构124、底部芯体结构125、多个芯体棒126、外围边缘127和工作液体128。顶壁121、底壁122和侧壁123连接或密封在一起，以界定用于容纳工作液体128的封闭腔。顶部芯体结构124安置在顶壁121的内表面(即，底表面)上。底部芯体结构125安置在底壁122的内表面(即，顶表面)上。芯体棒126安置在封闭腔中，并且芯体棒126中的每个芯体棒的两端分别连接顶壁121和底壁122。
如图30所示，半导体裸片14通过热膏13热连接并且物理连接到蒸气腔12d的顶壁121。半导体裸片14的第一表面141通过接合线15电连接到电接点54(例如，柱状引线)。封装体16d(例如，模制化合物)覆盖蒸气腔12d的一部分、电接点54(例如，柱状引线)的部分、半导体裸片14和接合线15。封装体16d具有顶表面161d、与顶表面161d相对的底表面162d和在顶表面161d与底表面162d之间延伸的侧表面163d。
如图31所示，电接点54(例如，柱状引线)的底表面和蒸气腔12d的底壁122的底表面可以与封装体16d的底表面162d基本上共面。即，电接点54(例如，柱状引线)的底表面和蒸气腔12d的底壁122的底表面可以从封装体16d的底表面162d凸出或暴露。
如图32所示，中心连接元件17(例如，焊接材料，如焊料凸点)与蒸气腔12d的底壁122的底表面相邻安置。中心连接元件17的底部部分安置在第一保护层26的中心开口261中，使得蒸气腔12d安装到主衬底2，并且来自蒸气腔12d的热可以通过热通孔29耗散到主衬底2的第二表面22。同时，外部连接元件18(例如，焊接材料，如焊料凸点)与电接点54(例如，柱状引线)的底表面相邻安置。外部连接元件18的底部部分安置在第一保护层26的外部开口262中，使得电接点54(例如，柱状引线)电连接到主衬底2的主体24的电路层。
图33到图35展示了根据本公开的一些实施例的用于制造半导体封装结构的方法。在一些实施例中，所述方法用于制造如图29到图32中所示的半导体封装结构1d等半导体封装结构。
参照图33，提供载体55。载体55具有顶表面551和与顶表面551相对的底表面552。然后，在载体55的顶表面551上形成或安置基底金属56。基底金属56的材料可以是铜。然后，对基底金属56的顶表面进行第一刻蚀过程，以形成连接板部分561和多个凸出部分562。即，连接板部分561和凸出部分562是同时且整体形成的。凸出部分562从连接板部分561凸出。在一个实施例中，可以存在两圈凸出部分562。然而，在其它实施例中，可以存在三圈、四圈、五圈或更多圈凸出部分562。此外，连接板部分561的中心部分被完全刻蚀以界定中心通孔563，从而暴露载体55的顶表面551的一部分。然后，将蒸气腔12d安置在载体55的顶表面551上并且安置在连接板部分561的中心通孔563中。因此，凸出部分562围绕蒸气腔12d。
如图34所示，通过接合线15将半导体裸片14的第一表面141电连接到凸出部分562。然后，在基底金属56的顶表面上形成封装体16d(例如，模制化合物)，以覆盖蒸气腔12d的一部分、连接板部分561、凸出部分562、半导体裸片14和接合线15。
如图35所示，移除载体55。然后，对基底金属56的底表面进行第二刻蚀过程，以完全移除连接板部分561。同时，凸出部分562成为电接点54(例如，柱状引线)，所述电接点从封装体16d凸出。电接点54(例如，柱状引线)可以彼此隔离或分离。然后，进行单切过程以形成图32所示的半导体封装结构1d。
除非另有说明，否则如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“下部”、“上部”、“之上”、“下面”等空间描述是关于附图中示出的朝向而指示的。应当理解，本文所使用的空间描述仅仅是出于说明的目的，并且本文所描述的结构的实际实施方案可以在空间上以任何朝向或方式布置，条件是此布置不会使本公开的实施例的优点发生偏离。
如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。例如，当与数值结合使用时，所述术语可以指代小于或等于所述数值的±10％，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％的变化范围。例如，如果第一数值处于小于或等于第二数值的±10％，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％的变化范围内，则第一数值可以被视为与第二数值“基本上”相同或等于第二数值。例如，“基本上”垂直可以指相对于90°小于或等于±10°，如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°的角度变化范围。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，则可以将所述两个表面视为共面或基本上共面。如果表面的最高点和最低点之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，则可以将表面视为基本上平坦。
如本文所使用的，除非上下文另有明确指示，否则单数形式“一个/种(a/an)”和“所述(the)”可以包含复数指代物。
如本文所使用的，术语“导电的(conductive)”、“导电的(electricallyconductive)”以及“电导率(electrical conductivity)”指代输送电流的能力。导电材料通常表示对电流流动几乎没有或没有阻碍的那些材料。电导率的一种度量是西门子每米(S/m)。通常，导电材料是电导率大于约104S/m，如至少105S/m或至少106S/m的导电材料。材料的电导率有时可能随温度变化。除非另有说明，否则材料的电导率是在室温下测量的。
另外，量、比率和其它数值在本文中有时以范围格式呈现。应当理解的是，此范围格式是为了方便和简洁而使用的，并且应该灵活地理解为包含明确指定为范围的界限的数值，而且还包含所述范围内涵盖的所有单独数值或子范围，如同每个数值和子范围被明确指定一样。
虽然已经参考本公开的具体实施例描述和展示了本公开，但是这些描述和图示并非限制性的。本领域技术人员应当理解，在不脱离如由权利要求限定的本公开的精神和范围的情况下，可以作出各种改变并且可以取代等同物。图示可能不一定按比例绘制。由于制造工艺和公差，本公开中的艺术再现与实际装置之间可能存在区别。可能存在未具体展示的本公开的其它实施例。说明书和附图应被视为是说明性的而非限制性的。可以作出修改以使特定情况、材料、物质构成、方法或过程适于本公开的目标、精神和范围。所有此些修改旨在处于所附权利要求的范围内。虽然已经参考以特定顺序执行的特定操作描述了本文所公开的方法，但是应理解，可以在不脱离本公开的教导的情况下对这些操作进行组合、细分或重新排列以形成等效方法。因此，除非本文明确指出，否则操作的顺序和分组并不是本公开的限制。

Claims (20)

1.一种半导体封装结构，其包括：
蒸气腔，其界定用于容纳工作液体的封闭室；
多个电接点，其围绕所述蒸气腔；
半导体裸片，其安置在所述蒸气腔上并且通过多条接合线电连接到所述电接点；以及
封装体，其覆盖所述蒸气腔的一部分、所述电接点的部分、所述半导体裸片和所述接合线。
2.根据权利要求1所述的半导体封装结构，其中所述蒸气腔包含顶壁、底壁、侧壁、顶部芯体结构、底部芯体结构、多个芯体棒和所述工作液体，其中所述顶壁、所述底壁和所述侧壁连接在一起以界定所述封闭室，所述顶部芯体结构安置在所述顶壁的内表面上，所述底部芯体结构安置在所述底壁的内表面上，所述芯体棒中的每个芯体棒的两端分别连接所述顶壁和所述底壁。
3.根据权利要求1所述的半导体封装结构，其进一步包括由所述电接点围绕的框架，其中所述蒸气腔包含外围边缘，并且所述蒸气腔的所述外围边缘安置在所述框架上。
4.根据权利要求3所述的半导体封装结构，其中所述框架包含多个固定销，所述蒸气腔在所述侧壁处界定多个凹陷部分，并且所述框架的所述固定销安置在所述蒸气腔的所述侧壁的所述凹陷部分中的相应凹陷部分中。
5.根据权利要求3所述的半导体封装结构，其进一步包括连接所述框架的多个连接条。
6.根据权利要求3所述的半导体封装结构，其中所述框架包含多个凸出部分，所述蒸气腔在所述外围边缘处界定多个开口，并且所述框架的所述凸出部分安置在所述蒸气腔的所述外围边缘的所述开口中的相应开口中。
7.根据权利要求1所述的半导体封装结构，其中所述电接点是条状引线。
8.根据权利要求1所述的半导体封装结构，其中所述电接点是点。
9.根据权利要求8所述的半导体封装结构，其中所述电接点的底表面与所述封装体的底表面基本上共面。
10.根据权利要求1所述的半导体封装结构，其中所述电接点是柱状引线。
11.根据权利要求10所述的半导体封装结构，其中所述电接点的底部部分从所述封装体的底表面凸出。
12.根据权利要求1所述的半导体封装结构，其中所述半导体裸片物理连接到所述蒸气腔的顶表面。
13.根据权利要求1所述的半导体封装结构，其中所述封装体包含顶部封装体和底部封装体，所述底部封装体覆盖所述蒸气腔的一部分和所述电接点的部分，并且所述顶部封装体覆盖所述半导体裸片和所述接合线。
14.根据权利要求13所述的半导体封装结构，其中所述电接点的顶表面与所述底部封装体的顶表面基本上共面，所述蒸气腔的顶表面从所述底部封装体的所述顶表面凸出。
15.一种组装结构，其包括：
主衬底；以及
半导体封装结构，其热连接到所述主衬底并且包括：
蒸气腔；
半导体裸片，其热连接到所述蒸气腔；以及
封装体，其覆盖所述蒸气腔的一部分和所述半导体裸片，其中所述蒸气腔安置在所述半导体裸片与所述主衬底之间并且形成从所述半导体裸片到所述主衬底的热传递路径。
16.根据权利要求15所述的组装结构，其中所述主衬底包含延伸穿过所述主衬底的多个热通孔，并且所述半导体封装结构热连接到所述主衬底的所述热通孔。
17.根据权利要求15所述的组装结构，其中所述蒸气腔界定用于容纳工作液体的封闭室。
18.根据权利要求15所述的组装结构，其中所述半导体封装结构进一步包括围绕所述蒸气腔并且嵌入在所述封装体中的多个电接点，所述半导体裸片通过多条接合线电连接到所述电接点，并且所述电接点的部分从所述封装体的底表面暴露并且电连接到所述主衬底。
19.根据权利要求15所述的组装结构，其中所述蒸气腔的一部分从所述封装体的底表面暴露并且热连接到所述主衬底。
20.根据权利要求15所述的组装结构，其中所述蒸气腔通过焊接材料附接到所述主衬底。
CN201910950784.7A 2018-10-05 2019-10-08 半导体封装结构和组装结构 Pending CN111009493A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862742239P 2018-10-05 2018-10-05
US62/742,239 2018-10-05
US16/579,345 US11139226B2 (en) 2018-10-05 2019-09-23 Semiconductor package structure and assembly structure
US16/579,345 2019-09-23

Publications (1)

Publication Number Publication Date
CN111009493A true CN111009493A (zh) 2020-04-14

Family

ID=70051439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910950784.7A Pending CN111009493A (zh) 2018-10-05 2019-10-08 半导体封装结构和组装结构

Country Status (2)

Country Link
US (1) US11139226B2 (zh)
CN (1) CN111009493A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616001B1 (en) 2021-09-22 2023-03-28 Innostar Service, Inc. Dissipation of heat from a semiconductor chip

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM337227U (en) * 2007-12-21 2008-07-21 ye-xun Zhou Circuit board having heat dissipating function
TWI539627B (zh) * 2009-12-30 2016-06-21 鴻海精密工業股份有限公司 發光二極體照明裝置
US10405417B2 (en) * 2017-05-01 2019-09-03 Nxp Usa, Inc. Packaged microelectronic component mounting using sinter attachment

Also Published As

Publication number Publication date
US20200111728A1 (en) 2020-04-09
US11139226B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
US5065281A (en) Molded integrated circuit package incorporating heat sink
US7829995B2 (en) Semiconductor device and method of fabrication
US8278743B2 (en) Semiconductor device with heat spreader
KR102609445B1 (ko) 반도체 패키지
JP2009135444A (ja) パワー半導体デバイスのためのパッケージ
TWI546912B (zh) 具有散熱結構之半導體封裝結構及其製造方法
KR101477359B1 (ko) 전력 반도체 모듈
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
CN110911363A (zh) 半导体封装结构
CN212648227U (zh) 封装散热盖及芯片封装结构
CN103531564B (zh) 带散热的功率晶体管及其形成方法
CN111009493A (zh) 半导体封装结构和组装结构
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
EP0086724A2 (en) Integrated circuit lead frame with improved power dissipation
CN107124837B (zh) 电子模块及制造其的方法
US11139222B2 (en) Electronic device comprising heat pipe contacting a cover structure for heat dissipation
JP2016219535A (ja) 電子回路装置
CN108899304A (zh) 一种电子设备生产用封装装置
CN217588910U (zh) 芯片封装结构
JP5289921B2 (ja) 半導体装置、及び、半導体装置の製造方法
CN212967676U (zh) 散热芯片及电路板
JPH07335789A (ja) パッケージ
CN111933600A (zh) Dbc基板、dbc基板制造方法及功率模块
CN115602656A (zh) 半导体组件及其制备方法、半导体装置
CN112216660A (zh) 衬底结构和半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination