CN112216660A - 衬底结构和半导体封装结构 - Google Patents

衬底结构和半导体封装结构 Download PDF

Info

Publication number
CN112216660A
CN112216660A CN202010428451.0A CN202010428451A CN112216660A CN 112216660 A CN112216660 A CN 112216660A CN 202010428451 A CN202010428451 A CN 202010428451A CN 112216660 A CN112216660 A CN 112216660A
Authority
CN
China
Prior art keywords
package substrate
substrate
heat
heat transport
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010428451.0A
Other languages
English (en)
Inventor
陈馨恩
胡逸群
洪志斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN112216660A publication Critical patent/CN112216660A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种衬底结构和半导体封装结构，所述半导体封装结构包含封装衬底、至少一个半导体裸片、热消散设备、至少一个电子设备和热传输结构。所述封装衬底具有第一表面和与所述第一表面相对的第二表面。所述半导体裸片电连接到所述封装衬底的所述第一表面。所述热消散设备热连接到所述封装衬底的所述第一表面。所述电子设备电连接到所述封装衬底的所述第二表面。所述电子设备具有第一表面和与所述第一表面相对的第二表面，且所述电子设备的所述第一表面面对所述封装衬底的所述第二表面。所述热传输结构安置成与所述封装衬底的所述第二表面相邻，并且热连接到所述电子设备和所述热消散设备。

Description

衬底结构和半导体封装结构
技术领域
本公开涉及衬底结构和半导体封装结构，且涉及包含热传输结构的衬底结构，以及包含所述衬底结构的半导体封装结构。
背景技术
半导体封装结构的规范可以包含高速数据传输容量、高数据容量和小占用面积。散热也是此类半导体封装结构的一个问题。在操作期间，高速数据传输可导致产生大量热量并且可使半导体封装结构的温度升高。归因于半导体封装结构的小尺寸，可能难以消散所述热量。如果热量无法有效地消散，那么半导体封装结构的性能可能降低，或者半导体封装结构可能损坏或呈现为失效(inoperative)。
发明内容
在一些实施例中，一种半导体封装结构包含封装衬底、至少一个半导体裸片、热消散设备、至少一个电子设备和热传输结构。所述封装衬底具有第一表面和与所述第一表面相对的第二表面。所述半导体裸片电连接到所述封装衬底的所述第一表面。所述热消散设备热连接到所述封装衬底的所述第一表面。所述电子设备电连接到所述封装衬底的所述第二表面。所述电子设备具有第一表面和与所述第一表面相对的第二表面，且所述电子设备的所述第一表面面对所述封装衬底的所述第二表面。所述热传输结构安置成与所述封装衬底的所述第二表面相邻，并且热连接到所述电子设备和所述热消散设备。
在一些实施例中，一种衬底结构包含封装衬底和热传输结构。所述封装衬底具有第一表面和与所述第一表面相对的第二表面，并且包含介电结构和嵌入于所述介电结构中的至少一个电路层。所述封装衬底在其所述第二表面上界定至少一个凹槽，且所述至少一个凹槽是通过机械加工形成。所述热传输结构安置于所述至少一个凹槽中。所述热传输结构的厚度大于所述封装衬底的所述电路层的厚度的五倍。
附图说明
当结合附图阅读时，从以下具体实施方式易于理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。
图1说明根据本公开的一些实施例的半导体封装结构的分解立体图。
图2说明图1的半导体封装结构的经组装立体图。
图3说明图2的半导体封装结构的截面图。
图4说明封装衬底的俯视图，其中省略最顶部电路层和第一保护层。
图5说明图1的封装衬底、热传输结构、焊料凸块和电子设备的经放大底部立体图。
图6说明图5的组合件视图。
图7说明根据本公开的一些实施例的半导体封装结构的分解立体图。
图8说明图7的半导体封装结构的经组装立体图。
图9说明根据本公开的一些实施例的半导体封装结构的分解立体图。
图10说明图9的半导体封装结构的经组装立体图。
图11说明根据本公开的一些实施例的半导体封装结构的分解立体图。
图12说明图11的半导体封装结构的经组装立体图。
图13说明根据本公开的一些实施例的半导体封装结构的分解立体图。
图14说明图13的半导体封装结构的经组装立体图。
图15说明图13的半导体封装结构的封装衬底、热传输结构、焊料凸块和电子设备的底部分解立体图。
图16说明图15的组合件视图。
图17说明根据本公开的一些实施例的半导体封装结构的分解立体图。
图18说明图17的半导体封装结构的封装衬底、热传输结构、焊料凸块和电子设备的底部分解立体图。
图19说明图18的组合件视图。
图20说明根据本公开的一些实施例的半导体封装结构的经组装立体图。
图21说明图20的半导体封装结构的封装衬底、热传输结构、焊料凸块和电子设备的底部分解立体图。
图22说明图21的组合件视图。
图23说明根据本公开的一些实施例的半导体封装结构的经组装立体图。
图24说明图23的半导体封装结构的封装衬底、热传输结构、焊料凸块和电子设备的底部分解立体图。
图25说明图24的组合件视图。
图26说明根据本公开的一些实施例的半导体封装结构的经组装立体图。
图27说明图26的半导体封装结构的封装衬底、热传输结构、焊料凸块和电子设备的底部分解立体图。
图28说明图27的组合件视图。
具体实施方式
在整个图式和详细描述中使用共同参考标号来指示相同或相似组件。根据结合附图作出的详细描述将容易地理解本公开的实施例。
以以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本公开的某些方面。当然，这些只是实例且并非意在为限制性的。举例来说，在以下描述中，第一特征形成于第二特征上方或上可包含其中第一特征和第二特征形成或安置成直接接触的实施例，且也可包含其中额外特征形成或安置于第一特征和第二特征之间，使得第一特征和第二特征不直接接触的实施例。另外，本公开可以在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
为符合日益增多的功能的规范，应增加集成在半导体封装结构中的设备(devices)的数目。因此，功率密度和热源数目增加，且热阻(thermal resistance)相对较大。另外，难以消散半导体封装结构的中心处的设备所产生的热量。为了解决上述问题，在一些比较性实施例中，提供风扇。所述风扇附接到半导体封装结构以通过空气流消散半导体封装结构外围处的热量。然而，此类风扇可能不消散半导体封装结构的中心处的设备所产生的热量。在一些比较性实施例中，增加衬底导孔(substrate vias)的数目或金属层的厚度。然而，对散热效率的改进是微小的。在一些比较性实施例中，使用热界面材料(thermal interface material,TIM)插入于设备和封装衬底之间。然而，半导体封装结构的中心处的设备的温度可能并不会大幅减小。
本公开的至少一些实施例提供对散热效率高度改进的衬底结构。在一些实施例中，包含此类衬底结构的半导体封装结构包含安置成与衬底结构的表面相邻并且热连接到所述设备的热传输结构。本公开的至少一些实施例另外提供用于制造衬底结构的技术。
图1说明根据本公开的一些实施例的半导体封装结构1的分解立体图。图2说明图1的半导体封装结构1的经组装立体图。图3说明图2的半导体封装结构1的截面图。图4说明封装衬底3的俯视图，其中省略最顶部电路层和第一保护层。
半导体封装结构1包含衬底结构2(包含例如封装衬底3、热传输结构21、多个焊料凸块22和至少一个电子设备(electronic device)23)、上部半导体设备(semiconductordevice)12(包含例如至少一个半导体裸片121)、热消散设备(heat dissipating device)14、热胶带(thermal adhesive tape)15和底部设备4。
封装衬底3具有第一表面31(例如，顶表面)、与第一表面31相对的第二表面32(例如，底表面)、右侧周边表面33a和左侧周边表面33b。右侧周边表面33a和左侧周边表面33b在第一表面31与第二表面32之间延伸。封装衬底3可包含衬底主体30、第一保护层34、第二保护层35和多个导孔(vias)36。衬底主体30可包含多个钝化层37和插入于钝化层37之间的至少一个电路层38(例如，重布层(redistribution layer,RDL))。钝化层37的材料可以是有机的或无机的。举例来说，钝化层37的材料可包含玻璃增强环氧树脂材料(例如，FR4级玻璃增强环氧树脂)、双马来酰亚胺-三嗪(bismaleimide triazine,BT)、环氧树脂、硅、PCB材料、玻璃、陶瓷，或其两个或多个的组合。电路层38可嵌入于封装衬底3(或衬底主体30)中。另外，多个无源组件可嵌入于封装衬底3中并且电连接到电路层38。电路层38的厚度可为15μm到30μm。
第一保护层34安置于衬底主体30的顶表面上，且第二保护层35安置于衬底主体30的底表面上。导孔36(包含例如多个内导孔361、多个外导孔362和多个热导孔363)可延伸穿过衬底主体30，并且电连接衬底主体30的最顶部电路层与衬底主体30的最底部电路层。衬底主体30的最顶部电路层的部分可从第一保护层34所界定的开口暴露，且衬底主体30的最底部电路层的部分可从第二保护层35所界定的开口暴露。在一些实施例中，导孔36(包含例如内导孔361、外导孔362和热导孔363)的两端可分别从第一保护层34和第二保护层35所界定的开口暴露。因此，导孔36(包含例如内导孔361、外导孔362和热导孔363)可大体延伸穿过封装衬底3(或衬底主体30)。
如图4中所示出，封装衬底3(或衬底主体30)具有内区域391和环绕内区域391的外区域392。内导孔361安置于内区域391中。外导孔362和热导孔363安置于外区域392中。在一些实施例中，内导孔361的宽度可等于外导孔362的宽度，且内导孔361之间的间距大于外导孔362之间的间距。举例来说，内导孔361之间的间距可为2mm，且外导孔362之间的间距可为0.5mm。热导孔363的宽度可大于外导孔362的宽度。举例来说，热导孔363的宽度可为外导孔362的宽度的三倍、四倍或五倍。
如图1中所示，上部半导体设备12可包含插入件(interposer)122和安置于插入件122上并且电连接到插入件122的至少一个半导体裸片121(例如，三个半导体裸片121)。如图2和图3所示，上部半导体设备12安置于封装衬底3的第一表面31上并且电连接到封装衬底3的第一表面31。因此，半导体裸片121电连接到封装衬底3的第一表面31。
如图1、图2和图3中所示，热消散设备14通过热胶带15热连接到封装衬底3的第一表面31。热消散设备14可为环绕上部半导体设备12(包含半导体裸片121)的环结构。在一些实施例中，热消散设备14可为由例如铜或铝等金属制成的实心单体结构。热消散设备14的大小和位置可对应于封装衬底3(或衬底主体30)的外区域392。因此，热消散设备14可热连接到热导孔363和外导孔362。
热传输结构21安置成与封装衬底3的第二表面32相邻。如图3所示，热传输结构21通过焊接材料17附接到封装衬底3，并且热连接到导孔36(包含例如内导孔361、外导孔362和热导孔363)。热传输结构21可包含多个条带结构(strip structures)，且所述条带结构包含多个金属条带213或多个热管(heatpipes)214b(图9)或其组合。如图1中所示，金属条带213可为彼此交叉以形成网格形状的实心条带，且可整体形成为单体结构。金属条带213的材料可为铜或铝。金属条带213中的每一个的厚度可为0.2mm。热传输结构21具有第一表面211(例如，顶表面)和与第一表面211相对的第二表面212(例如，底表面)。如图3所示，外导孔362和热导孔363可热连接热传输结构21与热消散设备14。应注意，热传输结构21不是封装衬底3(或衬底主体30)的电路层38。热传输结构21的厚度可大于封装衬底3的电路层38的厚度的三倍或五倍。
焊料凸块22(例如，焊球)安置成与封装衬底3的第二表面32相邻，并且可与热传输结构21电隔离(electrically isolated)。焊料凸块22可安置于第二保护层35的开口中以连接衬底主体30的最底部电路层。在一些实施例中，焊料凸块22可能并不安置于热传输结构21上。即，所有焊料凸块22可能既不接触也不电连接热传输结构21。
如图1中所示，衬底结构2包含电连接到封装衬底3的第二表面32的多个电子设备23(例如，电力管理集成电路(power management integrated circuits,PMIC))。电子设备23可被布置成阵列，且电子设备23中的每一个可安置成靠近热传输结构21的金属条带213的相交点中的相应者。电子设备23具有第一表面231和与第一表面231相对的第二表面232。电子设备23的第一表面231面对封装衬底3的第二表面32。在一些实施例中，电子设备23接合并且电连接到衬底主体30的最底部电路层。电子设备23可为引线框类型(leadframe-type)的半导体封装。然而，在另一实施例中，电子设备23可为球栅阵列(ball grid array,BGA)类型的半导体封装。
底部设备4可为印刷电路板(PCB)或半导体封装。底部设备4可具有第一表面41和与第一表面41相对的第二表面42。衬底结构2(或封装衬底3)通过焊料凸块22接合到底部设备4。封装衬底3的第二表面32面对底部设备4的第一表面41。封装衬底3的第二表面32和底部设备4的第一表面41之间的间隙可为0.57mm。在一些实施例中热传输结构21可接触底部设备4的第一表面41(如图13中所示)。
图5说明图1的封装衬底3、热传输结构21、焊料凸块22和电子设备23的经放大底部立体图。图6说明图5的组合件视图。封装衬底3在封装衬底3的第二表面32上界定用于容纳热传输结构21的至少一个凹槽39。凹槽39可不延伸穿过封装衬底3，并且可从封装衬底3的第二表面32凹入。因此，导孔36(包含例如内导孔361、外导孔362和热导孔363)可在凹槽39中暴露。在一些实施例中，凹槽39可延伸到封装衬底3的外侧周边表面，例如在右侧周边表面33a与左侧周边表面33b之间延伸(图3和图4)。凹槽39可通过例如碾磨的机械加工形成。凹槽39的大小和形状可大致等于热传输结构21的大小和形状。因此，如图6所示，热传输结构21延伸到封装衬底3的外侧周边表面，例如在右侧周边表面33a与左侧周边表面33b之间(图3和图4)。
如图6所示，热传输结构21的第一表面211远离封装衬底3的第二表面32(即，热传输结构21的第二表面212靠近封装衬底3的第二表面32)。热传输结构21的第二表面212与封装衬底3的第二表面32大体上共面。即，热传输结构21的第二表面212从封装衬底3的第二表面32暴露，且热传输结构21的第二表面212与封装衬底3的第二表面32之间的高度差(或间隙)小于约5μm。另外，电子设备23安置成与封装衬底3的第二表面32相邻并且横跨在热传输结构21的金属条带213的一部分上。电子设备23覆盖热传输结构21的金属条带213。电子设备23的第一表面231通过焊接材料连接到热传输结构21的第二表面212。因此，热传输结构21热连接到电子设备23和热消散设备14(图3和图6)。替代地，电子设备23的第一表面231可直接接触热传输结构21的第二表面212。
如图3中说明的实施例中所示，电子设备23通过热传输结构21、外导孔362和热导孔363热连接到热消散设备14。因此，电子设备23在操作期间所产生的热量可快速传输到热消散设备14，并且接着消散到空气中。因此，可减小半导体封装结构1的温度。另外，归因于热传输结构21的设计，封装衬底3的第二表面32上的温度分布可为更均匀的。即，热量可以不聚集在封装衬底3的第二表面32的中心处。
图7说明根据本公开的一些实施例的半导体封装结构1a的分解立体图。图8说明图7的半导体封装结构1a的经组装立体图。半导体封装结构1a类似于图1到图6中示出的半导体封装结构1，不同之处在于衬底结构2a的热传输结构21a的结构。如图7中所示，邻近于封装衬底3的外侧周边表面(例如，右侧周边表面33a和左侧周边表面33b)或从其暴露的热传输结构21a的条带结构(包含金属条带213)的末端可通过连接部分213a彼此连接。在一些实施例中，热传输结构21a可整体形成为单体结构。如图8中所示，连接部分213a可嵌入于封装衬底3的外侧周边表面(例如，右侧周边表面33a和左侧周边表面33b)中。此外，连接部分213a的顶表面可热连接或接触热消散设备14的底表面。
图9说明根据本公开的一些实施例的半导体封装结构1b的分解立体图。图10说明图9的半导体封装结构1b的经组装立体图。半导体封装结构1b类似于图1到图6中示出的半导体封装结构1，不同之处在于衬底结构2b的热传输结构21b的结构。如图9所示，热传输结构21b包含多个金属条带214a和多个热管214b。金属条带214a彼此基本上平行。热管214b彼此基本上平行并且与金属条带214a垂直并交叉以形成多个相交部分。因此，金属条带214a热连接到热管214b。相交部分处的金属条带214a的部分可嵌入于热管214b中。金属条带214a的厚度可为0.2mm，且热管214b的厚度可为0.4mm。
图11说明根据本公开的一些实施例的半导体封装结构1c的分解立体图。图12说明图11的半导体封装结构1c的经组装立体图。半导体封装结构1c类似于图1到图6中示出的半导体封装结构1，不同之处在于衬底结构2c的热传输结构21c的结构。如图9所示，热传输结构21c包含多个条带结构，例如U形热管215。热管215中的每一个包含第一末端215a、连接部分215b和第二末端215c。连接部分215b连接第一末端215a和第二末端215c。热管215的第一末端215a安置成与封装衬底3的第二表面32相邻。在一些实施例中，热管215的第一末端215a安置于从封装衬底3的第二表面32凹入的凹槽39中，且电子设备23覆盖热管215的第一末端215a。因此，热管215的第一末端215a热连接到电子设备23。此外，热管215的连接部分215b安置在封装衬底3外部。即，热传输结构21c的条带结构延伸到封装衬底3外部。
另外，热管215的第二末端215c安置成与封装衬底3的第一表面31相邻。在一些实施例中，热管215的第二末端215c安置于热消散设备14的顶表面上。因此，热管215的第二末端215c热连接到热消散设备14。在图11和图12中所说明的实施例中，电子设备23在操作期间所产生的热量可通过两个路径传输到热消散设备14。第一路径包含热管215的第一末端215a、外导孔362和热导孔363。第二路径包含热管215的第一末端215a、连接部分215b和第二末端215c。
图13说明根据本公开的一些实施例的半导体封装结构1d的分解立体图。图14说明图13的半导体封装结构1d的经组装立体图。图15说明图13的半导体封装结构1d的封装衬底3、热传输结构21d、焊料凸块22和电子设备23的底部分解立体图。图16说明图15的组合件视图。半导体封装结构1d类似于图1到图6中示出的半导体封装结构1，不同之处在于衬底结构2d的热传输结构21d的结构。如图15和图16中所示，热传输结构21d包含多个金属条带52和多个热管54。金属条带52彼此基本上平行。金属条带52中的每一个包含对应于电子设备23的第一部分521和第二部分522。第二部分522的厚度大于第一部分521的厚度。举例来说，第二部分522的厚度大致等于第一部分521的厚度与电子设备23的厚度的总和。在一些实施例中，第二部分522的厚度可为0.77mm，且第一部分521的厚度可为0.2mm。金属条带52的第二部分522具有第二表面5222。第一部分521以及第二部分522的一部分可安置于凹槽39中。第二部分522的另一部分可从封装衬底3的第二表面32突出，且第二部分522的第二表面5222可接触如图14中所示的底部设备4的第一表面41。因此，金属条带52的第二部分522可热连接到底部设备4中的导孔。此外，电子设备23安置成与封装衬底3的第二表面32相邻并且横跨金属条带52的第一部分521。电子设备23覆盖金属条带52的第一部分521。因此，热传输结构21d热连接到电子设备23和热消散设备14。
另外，热管54与彼此基本上平行并且与金属条带52的第一部分521垂直并交叉以形成多个相交部分。因此，金属条带52热连接到热管54。所述相交部分处的金属条带52的第一部分521的部分可嵌入于热管54中。热管54中的每一个具有第二表面542。在一些实施例中，热管54的厚度可为0.77mm。热管54的一部分可安置于凹槽39中。热管54的另一部分可从封装衬底3的第二表面32突出，且热管54的第二表面542可接触如图14中所示的底部设备4的第一表面41。因此，热管54可热连接到底部设备4中的导孔。因此，电子设备23在操作期间所产生的热量可通过金属条带52、热管54和底部设备4中的导孔传输到底部设备4的底侧。
图17说明根据本公开的一些实施例的半导体封装结构1e的分解立体图。图18说明图17的半导体封装结构1e的封装衬底3、热传输结构21e、焊料凸块22和电子设备23的底部分解立体图。图19说明图18的组合件视图。半导体封装结构1e类似于图1到图6中示出的半导体封装结构1，不同之处在于热传输结构21e的结构。如图18和图19中所示，热传输结构21e包含两个第一热管56和两个第二热管58。第一热管56中的每一个包含第一末端561、连接部分562和第二末端563。连接部分562连接第一末端561和第二末端563。第一热管56安置于从封装衬底3的第二表面32凹入的凹槽39中，且电子设备23覆盖连接部分562。因此，连接部分562热连接到电子设备23。第一热管56不从封装衬底3的第二表面32突出。第一热管56的第一末端561和第二末端563在封装衬底3的外区域392内延伸。
第二热管58中的每一个包含第一末端581、连接部分582、第二末端583、第一延伸部分584和第二延伸部分585。连接部分582通过第一延伸部分584连接第一末端581，并且通过第二延伸部分585连接第二末端583。第二热管58安置于从封装衬底3的第二表面32凹入的凹槽39中，且电子设备23覆盖连接部分582。因此，连接部分582热连接到电子设备23。第二热管58不从封装衬底3的第二表面32突出。第二热管58的第一末端581和第二末端583在封装衬底3的外区域392内延伸。第一延伸部分584和第二延伸部分585安置在封装衬底3外部。即，热传输结构21e延伸到封装衬底3外部。
图20说明根据本公开的一些实施例的半导体封装结构1f的经组装立体图。图21说明图20的半导体封装结构1f的封装衬底3、热传输结构21f、焊料凸块22和电子设备23的底部分解立体图。图22说明图21的组合件视图。半导体封装结构1f类似于图17到图19中示出的半导体封装结构1e，不同之处在于衬底结构2f的热传输结构21f的结构。如图21和图22中所示，热传输结构21f包含两个第一热管56、两个第二热管58和多个金属条带60。热传输结构21f的第一热管56和第二热管58与图18和图19的热传输结构21e的第一热管56和第二热管58相同。金属条带60安置于第一热管56和第二热管58上，且金属条带60的长度和宽度大致等于对应第一热管56和第二热管58的长度和宽度。金属条带60中的每一个可具有第二表面602。金属条带60中的每一个的厚度可等于或大于电子设备23的厚度。举例来说，第一热管56和第二热管58的厚度可为0.2mm，且金属条带60的厚度可为0.57mm。金属条带60中的一些安置于电子设备23之间。金属条带60可从封装衬底3的第二表面32突出，且金属条带60的第二表面602可接触如图19中所示的底部设备4的第一表面41。因此，金属条带60可热连接到底部设备4中的导孔。
图23说明根据本公开的一些实施例的半导体封装结构1g的经组装立体图。图24说明图23的半导体封装结构1g的封装衬底3、热传输结构21g、焊料凸块22和电子设备23的底部分解立体图。图25说明图24的组合件视图。半导体封装结构1g类似于图17到图19中示出的半导体封装结构1e，不同之处在于衬底结构2g的热传输结构21g的结构。如图24和图25中所示，热传输结构21g包含两个第一热管56、两个第二热管58、多个第三热管62和三个第四热管64。热传输结构21g的第一热管56和第二热管58与图18和图19的热传输结构21e的第一热管56和第二热管58相同。第三热管62安置于第一热管56和第二热管58上，且第三热管62的长度和宽度大致等于对应的第一热管56和第二热管58的长度和宽度。第四热管64与彼此基本上平行并且与第一热管56的连接部分562和第二热管58的连接部分垂直并交叉以形成多个相交部分。第三热管62中的每一个可具有第二表面622，且第四热管64中的每一个可具有第二表面642。第三热管62中的每一个的厚度和第四热管64中的每一个的厚度两者可等于或大于电子设备23的厚度。举例来说，第一热管56和第二热管58的厚度可为0.2mm，且第三热管62和第四热管64的厚度可为0.57mm。第三热管62和第四热管64可从封装衬底3的第二表面32突出，且第三热管62的第二表面622和第四热管64的第二表面642可接触如图22中所示的底部设备4的第一表面41。因此，第三热管62和第四热管64可热连接到底部设备4中的导孔。
图26说明根据本公开的一些实施例的半导体封装结构1h的经组装立体图。图27说明图26的半导体封装结构1h的封装衬底3、热传输结构21h、焊料凸块22和电子设备23h的底部分解立体图。图28说明图27的组合件视图。半导体封装结构1h类似于图1到图6中示出的半导体封装结构1，不同之处在于衬底结构2h的凹槽39h、热传输结构21h和电子设备23h的结构。如图27和图28中所示，电子设备23h是球栅阵列(BGA)类型的半导体封装。凹槽39h包含彼此不连通或交叉的多个片段。热传输结构21h包含多个热管66和金属框68。热管66安置于凹槽39h中，并且具有第二表面662。电子设备23h安置成与封装衬底3的第二表面32相邻并且不跨越热管66。热管66的厚度可为0.47mm，且热管66的第二表面662可与电子设备23h的第二表面232大体上共面。金属框68安置于电子设备23h和热管66上。金属框68包含彼此交叉以形成网格形状的多个金属条带69，并且可整体形成为单体结构。金属条带69中的每一个的厚度可为0.3mm。金属框68具有第一表面681和与第一表面681相对的第二表面682。金属框68的第一表面681可接触或热连接热管66的第二表面662和电子设备23h的第二表面232。金属框68的第二表面682可接触或热连接底部设备4中的导孔。
如下描述用于制造根据本公开的一些实施例的半导体封装结构的方法。在一些实施例中，所述方法是用于制造图1到图6中示出的半导体封装结构1。首先，提供封装衬底。举例来说，所述封装衬底可为无凹槽39的封装衬底3(或衬底主体30)。封装衬底3具有第一表面31和与第一表面31相对的第二表面32，并且包含介电结构(例如，包含钝化层37、第一保护层34和第二保护层35)和嵌入于所述介电结构中的至少一个电路层(例如，电路层38)。接着，形成大体延伸穿过封装衬底3(或衬底主体30)的多个热导孔(例如，热导孔363)。接着，在封装衬底3的第二表面32上形成至少一个凹槽(例如凹槽39)。在一些实施例中，凹槽39从封装衬底3的第一外侧周边表面(例如，右侧周边表面33a)延伸到封装衬底3的与第一外侧周边表面相对的第二外侧周边表面(例如，左侧周边表面33b)。在一些实施例中，凹槽39是通过例如铣削(milling)的机械加工形成。
接着，在凹槽39中将热传输结构(例如，热传输结构21)附接到封装衬底3。在一些实施例中，热传输结构21通过焊接材料(例如，焊接材料17)附接到封装衬底3。接着，至少一个电子设备23附接到封装衬底3的第二表面32。因此，电子设备电连接到封装衬底3并且热连接到热传输结构21。在一些实施例中，电子设备23横跨在热传输结构21的一部分上。
接着，将多个焊料凸块(例如，焊料凸块22)安置到封装衬底3的第二表面32以便获得衬底结构(例如，衬底结构2)。所有焊料凸块22都不接触热传输结构21。接着，将热消散设备14附接到或安置于封装衬底3的第一表面31上。热消散设备14热连接到热导孔363。
接着，使上部半导体设备(例如，上部半导体设备12)安置于封装衬底3的第一表面31上并且电连接到封装衬底3的第一表面31。上部半导体设备12可包含插入件122和安置于插入件122上并且电连接到插入件122的至少一个半导体裸片121(例如，三个半导体裸片121)。因此，半导体裸片121电连接到封装衬底3的第一表面31。热消散设备14可为环绕上部半导体设备12(包含半导体裸片121)的环结构。
接着，使具有热消散设备14和上部半导体设备12的衬底结构2附接到底部设备(例如，底部设备4)，以便获得图1到图6中示出的半导体封装结构1。
除非另外说明，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在……上”、“在……下”等等的空间描述是相对于图中所示的取向来指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何取向或方式在空间上布置，其限制条件为本公开的实施例的优点是不会因这类布置而有偏差。
如本文中所使用，术语“近似”、“基本上”、“基本”和“约”用于指示和解释小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的情况以及其中事件或情形极接近于发生的情况。举例来说，当结合数值使用时，所述术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果第一数值在第二数值的小于或等于±10％，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％的变化范围内，那么第一数值可被认为与第二数值“基本上”相同或相等。举例来说，“基本上”垂直可指相对于90°的小于或等于±10°,例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°的角度变化范围。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共平面的或大体上共平面的。如果表面的最高点与最低点之间的位移不大于5μm，不大于2μm，不大于1μm或不大于0.5μm，那么可认为所述表面大体上平坦。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。
如本文所使用，术语“导电”、“导电性”和“导电率”指代输送电流的能力。导电性材料通常指示对电流流动呈现极少或零对抗的那些材料。导电率的一个量度是每米西门子(S/m)。通常，导电性材料是导电率大于约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的导电率有时可随温度变化。除非另外规定，否则在室温下测量材料的导电率。
另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
虽然已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。所述说明可能未必按比例绘制。归因于制造过程和公差，本公开中的技术再现与实际设备之间可能存在区别。可存在并未特定说明的本公开的其它实施例。应将所述说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此类修改意图在所附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组不是对本公开的限制。

Claims (21)

1.一种半导体封装结构，其包括：
封装衬底，其具有第一表面和与所述第一表面相对的第二表面；
至少一个半导体裸片，其电连接到所述封装衬底的所述第一表面；
热消散设备，其热连接到所述封装衬底的所述第一表面；
至少一个电子设备，其电连接到所述封装衬底的所述第二表面，其中所述电子设备具有第一表面和与所述第一表面相对的第二表面，且所述电子设备的所述第一表面面对所述封装衬底的所述第二表面；和
热传输结构，其安置成与所述封装衬底的所述第二表面相邻，并且热连接到所述电子设备和所述热消散设备。
2.根据权利要求1所述的半导体封装结构，其中所述封装衬底包含多个热导孔，其大体延伸穿过所述封装衬底并且热连接所述热传输结构和所述热消散设备。
3.根据权利要求1所述的半导体封装结构，其另外包括多个焊料凸块，其安置成与所述封装衬底的所述第二表面相邻并且与所述热传输结构电隔离。
4.根据权利要求1所述的半导体封装结构，其中所述热传输结构包含多个条带结构，且所述条带结构包含金属条带、热管或其组合。
5.根据权利要求4所述的半导体封装结构，其中所述条带结构延伸到所述封装衬底的外侧周边表面并且连接到彼此。
6.根据权利要求4所述的半导体封装结构，其中所述条带结构延伸到所述封装衬底外部。
7.根据权利要求1所述的半导体封装结构，其中所述热传输结构延伸到接触所述热消散设备。
8.根据权利要求1所述的半导体封装结构，其中所述封装衬底在其所述第二表面上界定用于容纳所述热传输结构的至少一个凹槽。
9.根据权利要求1所述的半导体封装结构，其中所述热传输结构通过焊接材料附接到所述封装衬底。
10.根据权利要求1所述的半导体封装结构，其中所述热传输结构具有第一表面和与所述第一表面相对的第二表面，所述热传输结构的所述第一表面远离所述封装衬底的所述第二表面，且所述热传输结构的所述第二表面与所述封装衬底的所述第二表面大体上共面。
11.根据权利要求1所述的半导体封装结构，其中所述热传输结构具有第一表面和与所述第一表面相对的第二表面，所述热传输结构的所述第二表面远离所述封装衬底的所述第二表面，且所述电子设备的所述第二表面连接到所述热传输结构的所述第一表面。
12.根据权利要求1所述的半导体封装结构，其中所述封装衬底具有内区域和环绕所述内区域的外区域，并且包含多个内导孔和多个外导孔，其中所述内导孔安置于所述内区域中，所述外导孔安置于所述外区域中，且所述内导孔之间的间距大于所述外导孔之间的间距。
13.根据权利要求12所述的半导体封装结构，其中所述封装衬底另外包括安置于所述外区域中的多个热导孔，所述热导孔大体延伸穿过所述封装衬底并且热连接所述热传输结构和所述热消散设备，且所述热导孔的宽度大于所述外导孔的宽度。
14.根据权利要求1所述的半导体封装结构，其另外包括接合到所述封装衬底的底部设备，其中所述封装衬底的所述第二表面面对所述底部设备，且所述热传输结构接触所述底部设备。
15.一种衬底结构，其包括：
封装衬底，其具有第一表面和与所述第一表面相对的第二表面，并且包含介电结构和嵌入于所述介电结构中的至少一个电路层，其中所述封装衬底在其所述第二表面上界定至少一个凹槽，且所述至少一个凹槽是通过机械加工形成；和
热传输结构，其安置于所述至少一个凹槽中，其中所述热传输结构的厚度大于所述封装衬底的所述电路层的厚度的五倍。
16.根据权利要求15所述的衬底结构，其中所述封装衬底另外具有右侧周边表面和与所述右侧周边表面相对的左侧周边表面，且所述至少一个凹槽从所述右侧周边表面延伸到所述左侧周边表面。
17.根据权利要求15所述的衬底结构，其中所述热传输结构通过焊接材料附接到所述封装衬底。
18.根据权利要求15所述的衬底结构，其中所述热传输结构具有第一表面和与所述第一表面相对的第二表面，所述热传输结构的所述第一表面远离所述封装衬底的所述第二表面，且所述热传输结构的所述第二表面与所述封装衬底的所述第二表面大体上共面。
19.根据权利要求15所述的衬底结构，其中所述热传输结构具有第一表面和与所述第一表面相对的第二表面，所述热传输结构的所述第一表面远离所述封装衬底的所述第二表面，且所述热传输结构的所述第二表面从所述封装衬底的所述第二表面暴露。
20.根据权利要求15所述的衬底结构，其另外包括多个热导孔延伸穿过所述封装衬底并且热连接所述热传输结构。
21.根据权利要求15所述的衬底结构，其另外包括至少一个电子设备，其安置成与所述封装衬底的所述第二表面相邻并且横跨所述热传输结构的一部分。
CN202010428451.0A 2019-07-10 2020-05-20 衬底结构和半导体封装结构 Pending CN112216660A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/508,210 2019-07-10
US16/508,210 US11081420B2 (en) 2019-07-10 2019-07-10 Substrate structure and semiconductor package structure

Publications (1)

Publication Number Publication Date
CN112216660A true CN112216660A (zh) 2021-01-12

Family

ID=74059341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010428451.0A Pending CN112216660A (zh) 2019-07-10 2020-05-20 衬底结构和半导体封装结构

Country Status (2)

Country Link
US (1) US11081420B2 (zh)
CN (1) CN112216660A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963335B2 (en) * 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer

Also Published As

Publication number Publication date
US20210013118A1 (en) 2021-01-14
US11081420B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
US10453802B2 (en) Semiconductor package structure, semiconductor device and method for manufacturing the same
US7038311B2 (en) Thermally enhanced semiconductor package
US9240394B1 (en) Stacked chips attached to heat sink having bonding pads
US8263871B2 (en) Mount board and semiconductor module
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
US20090121334A1 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
US20210166987A1 (en) Semiconductor package structure and semiconductor manufacturing process
CN108511399B (zh) 半导体封装装置及其制造方法
CN111952258A (zh) 半导体装置封装及其制造方法
US9271388B2 (en) Interposer and package on package structure
KR20150084929A (ko) 열적 및 전기적 전도성 언더필을 구비한 마이크로전자 어셈블리
US11348854B2 (en) Semiconductor package structure and method for manufacturing the same
US8159066B2 (en) Semiconductor package having a heat dissipation member
KR100980526B1 (ko) 낮은 저항 및 인덕턴스를 갖는 고 전류 반도체 디바이스 및고 전류 전자 시스템
US7327028B2 (en) Embedded heat spreader for folded stacked chip-scale package
US11139222B2 (en) Electronic device comprising heat pipe contacting a cover structure for heat dissipation
CN108417541B (zh) 半导体封装
CN112216660A (zh) 衬底结构和半导体封装结构
CN113130424A (zh) 半导体设备封装及其制造方法
CN111370397A (zh) 半导体封装装置及其制造方法
JP2009129960A (ja) 半導体装置およびその製造方法
US20240170364A1 (en) Semiconductor package structure
CN219303650U (zh) 一种电子封装及电子设备
US11521939B2 (en) Semiconductor device structure having stiffener with two or more contact points for heat dissipating element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination