CN111009471A - 一种mosfet功率半导体器件的制备方法 - Google Patents
一种mosfet功率半导体器件的制备方法 Download PDFInfo
- Publication number
- CN111009471A CN111009471A CN201911360298.6A CN201911360298A CN111009471A CN 111009471 A CN111009471 A CN 111009471A CN 201911360298 A CN201911360298 A CN 201911360298A CN 111009471 A CN111009471 A CN 111009471A
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- power semiconductor
- region
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 28
- 150000002500 ions Chemical class 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910019213 POCl3 Inorganic materials 0.000 claims description 3
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl chloride Substances ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000005360 phosphosilicate glass Substances 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 abstract description 12
- 230000008570 general process Effects 0.000 abstract description 10
- 238000002513 implantation Methods 0.000 abstract description 10
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 230000005669 field effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 21
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 239000007943 implant Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
- H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种MOSFET功率半导体器件的制备方法，属于电子器件技术领域，本发明制备功率半导体器件中JFET区域需要通过离子注入以降低JFET区域的电阻率实现降低JFET电阻，可以根据产品需求调整JFET区域的注入剂量，在实现JFET区域电阻减小的同时，也减小了积累层电阻，从而大大降低功率半导体的导通电阻，克服了一般工艺JFET注入剂量受其它区域的影响的问题。
Description
技术领域
本发明属于电子器件技术领域，尤其涉及一种MOSFET功率半导体器件的制备方法。
背景技术
根据最近应用机器具有的大型化，大功率方向发展，对功率半导体器件要求具有以下特点：高击穿电压，高电流，快速开关特性。特别是为了降低使高电流导通时，电流过大而产生的电力损失，需要具有低导通电阻和低饱和电压的功率半导体器件。
众所周知，现在一般功率半导体器件的导通电阻有8个部分组成，分别为源接触电阻RCS，源区电阻RN+，沟道电阻RCH，积累电阻RA，JFET电阻RJFET，漂移区电阻RD，衬底电阻RSUB，漏接触电阻RCD。在功率半导体器件，特别是低压器件中积累电阻和JFET电阻占导通电阻的30％左右。
图1a-图1f是是采用一般工艺制备N沟道电力用的MOSFET功率半导体器件的流程截面图。
图1a～图1f是采用一般工艺制备N沟道电力用的MOSFET功率半导体器件的流程截面图。
步骤①如图1a所示在N型重掺杂半导体基板101上生长一层N型轻掺杂外延层102，通过氧化，光刻，环区注入，腐蚀氧化层等工艺定义功率半导体器件的环区之后，元胞区是在外延层102表面注入N型杂质离子，这里的N型杂质离子可以是磷等五价元素，以此初步形成JFET区域103；
步骤②：如图1b所示在已经形成JFET区域103的半导体基板上通过热氧化生长一层热氧化层104，厚度在500～1500A之间，随后淀积一层多晶硅薄膜 105，厚度在8000～10000A之间，并通过对热氧化层104和多晶硅薄膜105光刻，刻蚀加工形成栅电极，如图1b所示图中只给出刻蚀后的截面图，未给出刻蚀前的截面图；
步骤③：如图1c所示在已经形成栅电极的外延层102表面，以多晶硅薄膜 105作为掩蔽层，注入P型杂质离子，并通过高温扩散工艺形成P阱区域106。由于P阱注入浓度高于JFET注入浓度，P阱区域106和JFET区域103重合部分杂质离子中和，是的JFET区域重新定义为栅电极下面的中心区域。
步骤④：如图1d所示在已经形成P阱106的外延层102的表面通过涂胶，曝光，显影形成N+层光刻胶107图形，以N+层光刻胶107和多晶硅薄膜105 作为掩蔽层，在外延层102正面注入N型高浓度杂质离子，随后通过退火加工形成N+区域108，随后去除N+层光刻胶107；
步骤⑤：如图1e所示在已经形成N+区域108的外延层102的正面淀积一层层间绝缘膜109，随后通过光刻，刻蚀工艺定义接触孔区域；
步骤⑥：如图1f所示在已经形成层间绝缘膜109的半导体基板101的正面淀积金属薄膜110，使N+区域、P阱区域、栅电极相连形成金属排线。通过研磨工艺减小半导体基板101的厚度，在通过背面注入，以及退火工艺，背面金属蒸发形成漏电极111。
可见，通过一般工艺制备功率半导体器件是在定义环区之后，通过对硅片正面注入低浓度的第一导电类型杂质离子，扩散形成初步的大范围的JFET区域，随后通过在特定区域注入高浓度的第二导电类型杂质离子，扩散形成P阱区域，其中P阱区域形成的结深要比JFET结深更深，P阱区域和JFET区域重合的部分由于注入杂质类型不同、剂量不同，最终导致JFET区域最终定义为两个相邻 P阱区域的中间部分。由于JFET区域的注入剂量受P阱区域的影响所以不能够注入大剂量，从而导致JFET电阻较高。
如图4a所示，按照一般工艺制作功率半导体器件的积累层的长度(LA)受栅电极的长度(WG)以及P阱区域的结深(XJP)共同影响，即栅电极与JFET 区域的重叠区域决定了积累层电阻。现行大多数功率半导体器件的制作工艺很难控制JFET区域的注入剂量，以及积累层的长度，JFET电阻和积累电阻很难尽心改善。
发明内容
本发明的目的在于解决现有技术中JFET区域注入剂量受受限，JFET电阻、积累电阻均较高的技术问题。
本发明提供一种MOSFET功率半导体器件的制备方法，包括以下步骤：
①：在第一导电类型重掺杂半导体基板上生长一层第一导电类型轻掺杂外延层，在所述外延层上生长一层热氧化层，然后在所述热氧化层上生长一层多晶硅薄膜，选择性刻蚀多晶硅薄膜及热氧化层，露出部分外延层，所述外延层上方露出区域形成第一开口区；
②：通过所述第一开口区向所述外延层注入第二导电类型杂质离子，经加热扩散后在所述外延层表面形成第二导电类型阱区域；
③：在所述第二导电类型阱区域上方涂抹第一光刻胶层，所述光刻胶与所述多晶硅薄膜之间留有间隙，所述间隙形成第二开口区；
④：通过所述第二开口区向所述第二导电类型阱区域区域注入第一导电类型杂质离子，经加热扩散后在所述在第二导电类型阱区域区域内形成第一导电类型离子区域，随后去除所述第一光刻胶层；
⑤：在步骤④形成的器件正面整体涂抹第二光刻胶层，选择性刻蚀所述第二光刻胶层及多晶硅薄膜中部，暴露出热氧化层，形成第三开口区，未刻蚀晶硅薄膜区域形成栅电极；
⑥：通过所述第三开口区向所述外延层注入第一导电类型杂质离子，经扩散处理后，在相邻的所述第二导电类型阱区域之间形成JFET区域，随后去除所述第二光刻胶层；
⑦：在步骤④形成的器件正面整体淀积一层层间绝缘层，选择性刻蚀所述层间绝缘层，露出第二导电类型阱区域及第一导电类型离子区域；
⑧在步骤⑦形成的器件正面整体淀积金属薄膜，使得所述第二导电类型阱区域和第一导电类型离子区域分别与金属薄膜电接触。
优选的，所述热氧化层的生长方式为热氧化法或者物理气相淀积法。
优选的，所述多晶硅薄膜掺杂第一导电类型气体。用于改变多晶硅薄膜的导电性能。
优选的，所述第一导电类型气体为五价元素化合物气体。
优选的，所述第一导电类型气体为POCl3气体。
优选的，所述第一导电类型为N型。
优选的，所述第二导电类型为P型。
优选的，所述层间绝缘层为磷硅玻璃或者硼磷硅玻璃中的一种。
通过采用以上技术手段，达到技术效果如下：
通过采用本发明制备MOSFET功率半导体器件的方法，JFET区域注入剂量不受P型阱区域限制，可以根据产品需求调整JFET区域注入剂量，减小了栅电极与JFET区域的重叠区域，即减小了积累层电阻，另外，较高的离子注入，降低了JFET区域的电阻率，从而降低的JFET区域电阻，大大降低了功率半导体的导通电阻。
附图说明
图1a-图1f是背景技术中采用一般工艺制备N沟道电力用的MOSFET功率半导体器件的流程截面图；
图2a～图2e是采用本发明方法制备N沟道电力用的MOSFET功率半导体器件的流程截面图；
图3a是背景技术中采用一般工艺制备N沟道电力用的MOSFET功率半导体器件的截面图以及电阻分布图；
图3b是本发明方法制备N沟道电力用的MOSFET功率半导体器件的截面图以及电阻分布图；
图4a是背景技术中采用一般工艺方法制备N沟道电力用的MOSFET功率半导体器件的截面图以及电流分布图；
图4b是本发明方法制备N沟道电力用的MOSFET功率半导体器件的截面图以及电流分布图。
具体实施方式
本实施方式中第一导电类型为N型，第二导电类型为P型。
一种MOSFET功率半导体器件的制备方法，其特征在于，包括以下步骤：
：在第一导电类型(N型)重掺杂半导体基板201上生长一层第一导电类型(N 型)轻掺杂外延层202，在所述外延层202上通过热氧化的方法生长一层热氧化层203，然后在所述热氧化层203上生长一层多晶硅薄膜204，接着通入POCl3气体多多晶硅薄膜进行掺杂处理，改变多晶硅薄膜的导电性能，选择性刻蚀多晶硅薄膜204及热氧化层203，露出部分外延层202，所述外延层202上方露出区域形成第一开口区213(如图2a所示)；
②：通过所述第一开口区213向所述外延层202注入第二导电类型(P型) 杂质离子硼离子，经加热扩散后在所述外延层202表面形成第二导电类型(P型) 阱区域205(如图2b所示)；
③：在所述第二导电类型(P型)阱区域205上方涂抹第一光刻胶层206，，所述光刻胶206与所述多晶硅薄膜204之间留有间隙，所述间隙形成第二开口区 214(如图2c所示)；
④：通过所述第二开口区214向所述所述在第二导电类型(P型)阱区域205 注入第一导电类型(N型)杂质离子，经加热扩散后在所述在第二导电类型(P 型)阱区域205区域内形成第一导电类型(N型)离子区域207，随后去除所述第一光刻胶层206(如图2c所示)；
⑤：在步骤④形成的器件正面整体涂抹第二光刻胶层208，选择性刻蚀所述第二光刻胶层208及多晶硅薄膜204中部，暴露出热氧化层203，形成第三开口区215，未刻蚀多晶硅薄膜204区域形成栅电极(如图2d所示)；
⑥：通过所述第三开口区215向所述外延层202注入第一导电类型(N型) 杂质离子，经扩散处理后，在相邻的所述第二导电类型(P型)阱区域205之间形成JFET区域209，随后去除所述第二光刻胶层208(如图2d所示)；
⑦：在步骤④形成的器件正面整体淀积一层层间绝缘层210，选择性刻蚀所述层间绝缘层210磷硅玻璃，露出第二导电类型(P型)阱区域205及第一导电类型(N型)离子区域207(如图2e所示)；
⑧在步骤⑦形成的器件正面整体淀积金属薄膜211，使得所述第二导电类型 (P型)阱区域205和第一导电类型(N型)离子区域207分别与金属薄膜211 电接触(如图2e所示)。
通过研磨工艺减小半导体基板201的厚度，在通过背面注入，以及退火工艺，背面金属蒸发形成漏电极212(如图2e所示)。
图3a是采用一般工艺制备N沟道电力用的MOSFET功率半导体器件的截面图以及电阻分布图；图3b是本发明方法制备N沟道电力用的MOSFET功率半导体器件的截面图以及电阻分布图。如图3a和3b所示，导通电阻有8个部分组成，分别为源接触电阻RCS，源区电阻RN+，沟道电阻RCH，积累电阻RA， JFET电阻RJFET，漂移区电阻RD，衬底电阻RSUB，漏接触电阻RCD。相同尺寸的产品中依照本发明制作的功率半导体器件的积累电阻RA的截面积明显小于背景技术中一般类型功率半导体器件，从而大大减小了积累电阻RA。
图4a是采用一般工艺方法制备N沟道电力用的MOSFET功率半导体器件的截面图以及电流分布图；图4b是本发明方法制备N沟道电力用的MOSFET 功率半导体器件的截面图以及电流分布图。如图4a和4b所示，在栅电极和漏电极是施加电压之后，由于受栅电极正电压的影响，在P阱区域与栅电极接触区域形成反型层，即N沟道区域，长度用LCH表示。而在N漂移区与栅电极接触面形成积累层长度在采用一般工艺方法制备中用LA表示，本发明制备方法用L’A表示。图中虚线为P阱区域在受电压的作用重新分布的P阱区域，即W0表示为 P阱结深横向变化长度。相比于图4a，从图4b中可以观察到按照本发明方法制备的MOSFET功率半导体器件的积累层长度大大减小，使积累电阻降低。同时 JFET区域的注入剂量不受影响，最终降低导通电阻。
图4a和图4b中其他符号说明：Wcell表示为元胞区尺寸，WG为一般工艺栅电极长度，W’G为本发明栅电极长度，WPW为多晶窗口长度，WC为接触孔窗口， WS为N+源离子注入窗口长度，XJP表示为P阱结深，a为JFET区域长度。
需要特别说明的是虽然本发明提到案例是以N沟道电力用的MOSFET功率半导体器件最为说明，同样适用于P沟道电力用的MOSFET功率半导体器件。另外，一般工艺方法制备N沟道电力用的MOSFET功率半导体器件的JFET注入是在P阱区域形成之前加工的，但是不仅限于此方法，也包括在P阱区域注入之后或者N+区域注入之后加工JFET注入的电力用的MOSFET功率半导体器件的方法。
Claims (8)
1.一种MOSFET功率半导体器件的制备方法，其特征在于，包括以下步骤：
①：在第一导电类型重掺杂半导体基板(201)上生长一层第一导电类型轻掺杂外延层(202)，在所述外延层(202)上生长一层热氧化层(203)，然后在所述热氧化层(203)上生长一层多晶硅薄膜(204)，选择性刻蚀多晶硅薄膜(204)及热氧化层(203)，露出部分外延层(202)，所述外延层(202)上方露出区域形成第一开口区(213)；
②：通过所述第一开口区(213)向所述外延层(202)注入第二导电类型杂质离子，经加热扩散后在所述外延层(202)表面形成第二导电类型阱区域(205)；
③：在所述第二导电类型阱区域(205)上方涂抹第一光刻胶层(206)，所述光刻胶(206)与所述多晶硅薄膜(204)之间留有间隙，所述间隙形成第二开口区(214)；
④：通过所述第二开口区(214)向所述第二导电类型阱区域(205)区域注入第一导电类型杂质离子，经加热扩散后在所述在第二导电类型阱区域(205)区域内形成第一导电类型离子区域(207)，随后去除所述第一光刻胶层(206)；
⑤：在步骤④形成的器件正面整体涂抹第二光刻胶层(208)，选择性刻蚀所述第二光刻胶层(208)及多晶硅薄膜(204)中部，暴露出热氧化层(203)，形成第三开口区(215)，未刻蚀晶硅薄膜(204)区域形成栅电极；
⑥：通过所述第三开口区(215)向所述外延层(202)注入第一导电类型杂质离子，经扩散处理后，在相邻的所述第二导电类型阱区域(205)之间形成JFET区域(209)，随后去除所述第二光刻胶层(208)；
⑦：在步骤④形成的器件正面整体淀积一层层间绝缘层(210)，选择性刻蚀所述层间绝缘层(210)，露出第二导电类型阱区域(205)及第一导电类型离子区域(207)；
⑧在步骤⑦形成的器件正面整体淀积金属薄膜(211)，使得所述第二导电类型阱区域(205)和第一导电类型离子区域(207)分别与金属薄膜(211)电接触。
2.根据权利要求1所述的MOSFET功率半导体器件的制备方法，其特征在于，所述热氧化层(203)的生长方式为热氧化法或者物理气相淀积法。
3.根据权利要求1所述的MOSFET功率半导体器件的制备方法，其特征在于，所述多晶硅薄膜(204)掺杂第一导电类型气体。
4.根据权利要求3所述的MOSFET功率半导体器件的制备方法，其特征在于，所述第一导电类型气体为五价元素化合物气体。
5.根据权利要求3或4所述的MOSFET功率半导体器件的制备方法，其特征在于，所述第一导电类型气体为POCl3气体。
6.根据权利要求1所述的MOSFET功率半导体器件的制备方法，其特征在于，所述第一导电类型为N型。
7.根据权利要求1所述的MOSFET功率半导体器件的制备方法，其特征在于，所述第二导电类型为P型。
8.根据权利要求1所述的MOSFET功率半导体器件的制备方法，其特征在于，所述层间绝缘层(210)为磷硅玻璃或者硼磷硅玻璃中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911360298.6A CN111009471A (zh) | 2019-12-25 | 2019-12-25 | 一种mosfet功率半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911360298.6A CN111009471A (zh) | 2019-12-25 | 2019-12-25 | 一种mosfet功率半导体器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111009471A true CN111009471A (zh) | 2020-04-14 |
Family
ID=70118675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911360298.6A Pending CN111009471A (zh) | 2019-12-25 | 2019-12-25 | 一种mosfet功率半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111009471A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101490847A (zh) * | 2006-05-31 | 2009-07-22 | 万国半导体股份有限公司 | 平面分离栅极高性能金属氧化物半导体场效应晶体管结构及制造方法 |
| US20090315102A1 (en) * | 2005-04-27 | 2009-12-24 | Stmicroelectronics S.R.L. | Process and system for manufacturing a MOS device with intercell ion implant |
| TW201034188A (en) * | 2009-03-13 | 2010-09-16 | Univ Feng Chia | Vertical type MOSFET device structure with split gates and method for manufacturing the same |
| CN103456790A (zh) * | 2012-06-01 | 2013-12-18 | 台湾积体电路制造股份有限公司 | 垂直功率mosfet及其形成方法 |
-
2019
- 2019-12-25 CN CN201911360298.6A patent/CN111009471A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090315102A1 (en) * | 2005-04-27 | 2009-12-24 | Stmicroelectronics S.R.L. | Process and system for manufacturing a MOS device with intercell ion implant |
| CN101490847A (zh) * | 2006-05-31 | 2009-07-22 | 万国半导体股份有限公司 | 平面分离栅极高性能金属氧化物半导体场效应晶体管结构及制造方法 |
| TW201034188A (en) * | 2009-03-13 | 2010-09-16 | Univ Feng Chia | Vertical type MOSFET device structure with split gates and method for manufacturing the same |
| CN103456790A (zh) * | 2012-06-01 | 2013-12-18 | 台湾积体电路制造股份有限公司 | 垂直功率mosfet及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2242107A1 (en) | Semiconductor device | |
| JP3915180B2 (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 | |
| TWI517267B (zh) | Vertical double diffusion field effect transistor and its manufacturing method | |
| TWI229941B (en) | High voltage metal-oxide semiconductor device | |
| CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN114300539A (zh) | 一种辐射加固的ldmos器件结构及制备方法 | |
| KR920008120B1 (ko) | Mos형 전계효과트랜지스터 | |
| CN116613215A (zh) | 一种线性平面功率vdmos结构及其制备方法 | |
| CN106409675A (zh) | 耗尽型功率晶体管的制造方法 | |
| KR100485910B1 (ko) | 고내압 모스 트랜지스터 및 그 제조 방법 | |
| CN115295417A (zh) | 一种横向变掺杂高压ldmos及其制作方法 | |
| CN104810288A (zh) | 一种dmos器件的制造方法 | |
| CN111009471A (zh) | 一种mosfet功率半导体器件的制备方法 | |
| KR100289056B1 (ko) | 절연막경사식각을이용한전력소자제조방법 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| CN109004030B (zh) | 一种沟槽型mos器件结构及其制造方法 | |
| CN111463132A (zh) | 一种可降低导通电阻并增加安全工作区的功率半导体器件制备方法 | |
| CN110190029B (zh) | 一种功率半导体器件的制备方法 | |
| KR100289055B1 (ko) | 피-채널 이중확산 전력소자의 제조방법 | |
| CN116504841B (zh) | 一种高可靠性碳化硅mosfet器件及其形成方法 | |
| CN112466949B (zh) | 一种bts型mosfet结构及其制备方法 | |
| CN109003900B (zh) | 一种制作稳定vdmos功率器件的工艺方法 | |
| KR101017978B1 (ko) | 전력 반도체 소자의 제조방법 | |
| TWI433311B (zh) | 具有自對準矽化物接觸的功率裝置及其製造方法 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |