CN110989752A - 应用于浮动高压的电阻绝对值校准电路 - Google Patents

应用于浮动高压的电阻绝对值校准电路 Download PDF

Info

Publication number
CN110989752A
CN110989752A CN201911147650.8A CN201911147650A CN110989752A CN 110989752 A CN110989752 A CN 110989752A CN 201911147650 A CN201911147650 A CN 201911147650A CN 110989752 A CN110989752 A CN 110989752A
Authority
CN
China
Prior art keywords
parallel
resistor
resistor array
resistance
absolute value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911147650.8A
Other languages
English (en)
Other versions
CN110989752B (zh
Inventor
吴建刚
刘青凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3Peak Inc
Original Assignee
3Peak Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3Peak Inc filed Critical 3Peak Inc
Priority to CN201911147650.8A priority Critical patent/CN110989752B/zh
Publication of CN110989752A publication Critical patent/CN110989752A/zh
Application granted granted Critical
Publication of CN110989752B publication Critical patent/CN110989752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示了一种应用于浮动高压的电阻绝对值校准电路，包括与不可调电阻R1并联接入浮动高压两电极INA、INB之间的Rc可调电阻，其特征在于该Rc可调电阻由粗调电阻阵列和精调电阻阵列构成，其中粗调电阻阵列由N个第一类电阻并联构成，精调电阻阵列由M个第二类电阻并联构成，每条并联支路设有切换本路电阻切入、切开的开关，其中N为6以上的自然数，M为3以上的自然数。应用本发明的电阻校准设计，该电路采用粗调与精调相结合的方式，实现了高线性度、高精度的校准电阻偏离，且大大降低了电阻阵列的面积占比；同时优化了电阻校准中开关的电压控制区间，使得校准电路持续处于安全的工作区，满足器件的可靠性。

Description

应用于浮动高压的电阻绝对值校准电路
技术领域
本发明涉及一种电阻校准的优化电路设计，尤其一种应用于浮动高压的电阻绝对值校准电路。
背景技术
在集成电路设计中，电阻的高精度校准及优化是必不可少需要重视的一方面。而对于电阻校准的精确度要求日渐提升，而相应的电路设计难度也随之与日俱增。而应用于浮动高压时，如图1左半部分所示，其中浮动高压两电极INA、INB是电阻R1的两端，其间压差很大，甚至可以高达100V以上。其中电阻R1为不可调电阻，但其值存在正负20%的偏差。而Rc可调电阻的主要作用是将不可调电阻R1的阻值偏差校准到系统需要的绝对电阻值Reff。
当要求到达非常高精度的校准可调范围，需要可调电阻阵列的线性度也非常高。客观分析现有的此类校准电路的主要问题，便是该电路占用面积过大，甚至严重影响了集成电路主导功能的电路设计。与此同时，该可调电阻阵列的开关需要面对可能超过100V的高压，校准电路或有面临耐压可靠性的风险。
发明内容
鉴于上述现有技术存在的缺陷，本发明的目的旨在提出应用于浮动高压的电阻绝对值校准电路，以实现低成本、低芯片面积占用率及低耐压风险的高精度电阻校准。
为了达到上述目的，本发明所采用的技术解决方案为，应用于浮动高压的电阻绝对值校准电路，包括与不可调电阻R1并联接入浮动高压两电极INA、INB之间的Rc可调电阻，其特征在于：所述Rc可调电阻由粗调电阻阵列和精调电阻阵列构成，其中粗调电阻阵列为由N个第一类电阻并联构成的N bits电阻阵列DAC，精调电阻阵列为由M个第二类电阻并联构成的M bits电阻阵列DAC，每条并联支路设有切换本路电阻切入、切开的开关，其中N为6以上的自然数，M为3以上的自然数。
进一步地，N=9，所述粗调电阻阵列由第一类电阻Rc1、Rc2、Rc3、Rc4、Rc5、Rc6、Rc7、Rc8、Rc9并联构成，且各个第一类电阻的阻值成倍递增。
进一步地，M=5，所述精调电阻阵列由第二类电阻Rf1、Rf2、Rf3、Rf4、Rf5并联构成，且各个第二类电阻的阻值成倍递增。
进一步地，所述Rc可调电阻的每一并联支路中所设开关为由一对NMOS的开关管并联相接构成，其中开关管S1的漏极和开关管S2的源极接入浮动高压的电极INA，开关管S1的源极接入浮动高压的电极INB，开关管S2的漏极接为节点INC，且开关管S1的栅极控制端VCB、开关管S2的栅极控制端VCC及节点INC一并接入压控模组。
更进一步地，所述节点INC的电压受控满足UINC-UINB≤0.5V，所述栅极控制端VCB、VCC为由VC逻辑电平转换构成的浮动电压控制区间，其中UVCB-UINB=3V、UINB-UVCC=0.5V。
更进一步地，所述开关管S1、S2为5V器件。
应用本发明的电阻校准设计，具备突出的实质性特点和显著的进步性：该电路采用粗调与精调相结合的方式，实现了高线性度、高精度的校准电阻偏离，且大大降低了电阻阵列的面积占比；同时优化了电阻校准中开关的电压控制区间，使得校准电路持续处于安全的工作区，满足器件的可靠性。
附图说明
图1是应用于浮动高压的电阻绝对值校准的通用电路模型。
图2是本发明电阻绝对值校准电路一优选实施例的结构示意图。
图3是图2所示实施例中单一并联支路局部细节的电路示意图。
图4是图3中开关各控制端的接线示意图。
具体实施方式
以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握，从而对本发明的保护范围做出更为清晰的界定。
本发明设计者针对现有技术对应用于浮动高压的电阻绝对值校准电路设计方面，存在为满足高精度可调需要占用大量芯片面积，同时成本居高不下的诸多不足进行了电路结构方面的综合分析，结合自身经验和创造性劳动，致力于对该电路性能全方位优化寻求突破，创新提出了一种应用于浮动高压的电阻绝对值校准电路，优化可调电阻部分的电路构成和调节控制，在低成本条件下实现了高精度的可调校准范围。
为了到达非常高精度的可调范围，需要可调电阻阵列的线性度非常高，为了解决这个难题，本发明采用粗调与精调相结合的方式来实现。其中粗调的作用为将利用成本较低电阻阵列先进行粗校准，将电阻值从较大的偏离值，控制到合理的范围内。而精调的作用顾名思义，即为以逼近方式消除偏离值。其概述的技术实现方案如图1至图2所示来辅助理解，该应用于浮动高压的电阻绝对值校准电路，包括与不可调电阻R1并联接入浮动高压两电极INA、INB之间的Rc可调电阻。而作为优化的主要特点，该Rc可调电阻由粗调电阻阵列和精调电阻阵列构成，其中粗调电阻阵列为由N个第一类电阻Rc1、Rc2……RcN并联构成的Nbits电阻阵列DAC，实现N-1或者N-2 Bits 线性度精度；精调电阻阵列为由M个第二类电阻Rf1、Rf2……RfM并联构成的M bits电阻阵列DAC，达到M Bits线性度精度。每条并联支路设有切换本路电阻切入、切开的开关。根据系统所需要的绝对电阻值Reff的数量级，可分析确定所需的可调电阻调节精度范围，实际应用中的精度要求下，N为6以上的自然数，M为3以上的自然数。其中粗调电阻阵列为匹配度较差的小面积电阻阵列，对应的成本也较低，与之相对的精调电阻阵列则匹配度较高，成本也相对有所增加。
作为优选的实施例，本发明先利用一个9 bits的粗调电阻阵列，即N=9，所述粗调电阻阵列由第一类电阻Rc1、Rc2、Rc3、Rc4、Rc5、Rc6、Rc7、Rc8、Rc9并联构成，而且就其中各电阻阻值而言，Rc2是Rc1阻值的两倍，同理Rc3是Rc2阻值的两倍，以此类推RcN是RcN-1阻值的两倍，来实现8 bits的精度范围。相对9 bits的精细调整电阻阵列的面积会下降到原来的25%，成本大大降低。然后利用一个5 Bits的精调电阻阵列，即M=5，所述精调电阻阵列由第二类电阻Rf1、Rf2、Rf3、Rf4、Rf5并联构成，同样的，其中Rf2是Rf1电阻的两倍，Rf3是Rf2电阻的两倍，RfM是RfM-1的两倍。调节范围覆盖粗调的2～3LSB，进性精细调整。由于精细调整电阻阵列仅需5 bits，其面积也不会太大，成本也非常低。就电路设计的认知，通过粗9与精5的可调电阻组合，可以实现一个12～13 bits的可调范围。相对传统高精度13bit的电阻阵列面积大大下降，理论预估可以是原来的1/20；同时相对精度更容易控制，便于集成电路设计。
在整个电阻校准中，由图2所示可见另一个难点是切换并联支路中电阻切入和切开的开关。由于电极INA和INB是一个浮动高压电。其绝对值可以超过100V，另外差模电压也可能超过100V，因此如果不处理这个开关，这个开关会面临耐压可靠性的风险。
如图3所示，倘若没有开关管S2的存在而仅使用开关管S1实现通断功能，当S1处于off档时，开关的两端电压就会跟随得非常高，如果不进行处理，该开关管S1将面临击穿的风险。为了避免这个问题，该Rc可调电阻的每一并联支路中所设开关为由一对N沟道增强型的开关管并联相接构成，在开关管S1旁侧并联一个开关管S2。其中开关管S1和开关管S2的共漏极接入浮动高压的电极INA，开关管S1的源极接入浮动高压的电极INB，开关管S2的源极接为节点INC，且开关管S1的栅极控制端VCB、开关管S2的栅极控制端VCC及节点INC一并接入压控模组。
当S1导通，S2处于关断状态；当S1关闭，S2处于导通状态。
基于上述开关的接线结构，为更好滴控制上述各开关管的状态和各自栅极控制端的电位，同时引入压控模组。如图4所示，电极INB和电极INC分别接入一个源极电流5μA的N沟道增强型MOS管的栅极和源极，从而确保电极INC的电压略微低于电极INB，（差值控制在0.5V~0.7V之间）。同样地，压控模组中VSSH比INB低0.5V～0.7V，且VDDH与VSSH压差约为3V～4V，控制端VCB与VCC分别为VC从低压Levelshift转换到VDDH/VSSH的输出电压，属于浮动电压控制区间内。通过以上操作，S1和S2可以是普通的5V器件，同时可以确保器件一直处于安全的工作区，这样既满足器件的可靠性，同时也实现低成本控制。
综上结合图示的实施例详述，应用本发明的电阻绝对值校准电路，尤其当其应用于浮动高压中，具备突出的实质性特点和显著的进步性：该电路采用粗调与精调相结合的方式，实现了高线性度、高精度的校准电阻偏离，且大大降低了电阻阵列的面积占比；同时优化了电阻校准中开关的电压控制区间，使得校准电路持续处于安全的工作区，满足器件的可靠性。
以上详细描述了本发明的优选实施方式，但是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内进行修改或者等同变换，均应包含在本发明的保护范围之内。

Claims (6)

1.应用于浮动高压的电阻绝对值校准电路，包括与不可调电阻R1并联接入浮动高压两电极INA、INB之间的Rc可调电阻，其特征在于：所述Rc可调电阻由粗调电阻阵列和精调电阻阵列构成，其中粗调电阻阵列为由N个第一类电阻并联构成的N bits电阻阵列DAC，精调电阻阵列为由M个第二类电阻并联构成的M bits电阻阵列DAC，每条并联支路设有切换本路电阻切入、切开的开关，其中N为6以上的自然数，M为3以上的自然数。
2.根据权利要求1所述应用于浮动高压的电阻绝对值校准电路，其特征在于：N=9，所述粗调电阻阵列由第一类电阻Rc1、Rc2、Rc3、Rc4、Rc5、Rc6、Rc7、Rc8、Rc9并联构成，且各个第一类电阻的阻值成倍递增。
3.根据权利要求1所述应用于浮动高压的电阻绝对值校准电路，其特征在于：M=5，所述精调电阻阵列由第二类电阻Rf1、Rf2、Rf3、Rf4、Rf5并联构成，且各个第二类电阻的阻值成倍递增。
4.根据权利要求1所述应用于浮动高压的电阻绝对值校准电路，其特征在于：所述Rc可调电阻的每一并联支路中所设开关为由一对NMOS的开关管并联相接构成，其中开关管S1的漏极和开关管S2的源极接入浮动高压的电极INA，开关管S1的源极接入浮动高压的电极INB，开关管S2的漏极接为节点INC，且开关管S1的栅极控制端VCB、开关管S2的栅极控制端VCC及节点INC一并接入压控模组。
5.根据权利要求4所述应用于浮动高压的电阻绝对值校准电路，其特征在于：所述节点INC的电压受控满足UINC-UINB≤0.5V，所述栅极控制端VCB、VCC为由VC逻辑电平转换构成的浮动电压控制区间，其中UVCB-UINB=3V、UINB-UVCC=0.5V。
6.根据权利要求4所述应用于浮动高压的电阻绝对值校准电路，其特征在于：所述开关管S1、S2为5V器件。
CN201911147650.8A 2019-11-21 2019-11-21 应用于浮动高压的电阻绝对值校准电路 Active CN110989752B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911147650.8A CN110989752B (zh) 2019-11-21 2019-11-21 应用于浮动高压的电阻绝对值校准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911147650.8A CN110989752B (zh) 2019-11-21 2019-11-21 应用于浮动高压的电阻绝对值校准电路

Publications (2)

Publication Number Publication Date
CN110989752A true CN110989752A (zh) 2020-04-10
CN110989752B CN110989752B (zh) 2022-05-13

Family

ID=70085583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911147650.8A Active CN110989752B (zh) 2019-11-21 2019-11-21 应用于浮动高压的电阻绝对值校准电路

Country Status (1)

Country Link
CN (1) CN110989752B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1242604A (zh) * 1998-06-26 2000-01-26 株式会社东芝 半导体保护器件和功率转换器件
EP1076362A2 (de) * 1999-08-13 2001-02-14 Micronas GmbH Halbleiterschaltung
CN101571709A (zh) * 2009-06-11 2009-11-04 和芯微电子(四川)有限公司 动态自适应终端负载调节方法和电路
US20090309647A1 (en) * 2008-06-16 2009-12-17 Integrated Device Technology, Inc. High voltage tolerant pass-gate assembly for an integrated circuit
CN105119594A (zh) * 2015-07-30 2015-12-02 中国电子科技集团公司第五十八研究所 高速串口负载自动校准电路
CN106464245A (zh) * 2014-05-16 2017-02-22 夏普株式会社 复合型半导体装置
CN107342280A (zh) * 2016-05-03 2017-11-10 联咏科技股份有限公司 具有静电放电保护功能的输出电路
CN107819465A (zh) * 2017-10-25 2018-03-20 深圳锐越微技术有限公司 SoC基带芯片及其电流舵数模转换器的失配校准电路
CN109613331A (zh) * 2018-12-19 2019-04-12 广东电网有限责任公司 一种基于双负载阵列的交流电充电桩检测负载及方法
CN110268522A (zh) * 2017-02-01 2019-09-20 Abb瑞士股份有限公司 具有主动短路故障模式的功率半导体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1242604A (zh) * 1998-06-26 2000-01-26 株式会社东芝 半导体保护器件和功率转换器件
EP1076362A2 (de) * 1999-08-13 2001-02-14 Micronas GmbH Halbleiterschaltung
US20090309647A1 (en) * 2008-06-16 2009-12-17 Integrated Device Technology, Inc. High voltage tolerant pass-gate assembly for an integrated circuit
CN101571709A (zh) * 2009-06-11 2009-11-04 和芯微电子(四川)有限公司 动态自适应终端负载调节方法和电路
CN106464245A (zh) * 2014-05-16 2017-02-22 夏普株式会社 复合型半导体装置
CN105119594A (zh) * 2015-07-30 2015-12-02 中国电子科技集团公司第五十八研究所 高速串口负载自动校准电路
CN107342280A (zh) * 2016-05-03 2017-11-10 联咏科技股份有限公司 具有静电放电保护功能的输出电路
CN110268522A (zh) * 2017-02-01 2019-09-20 Abb瑞士股份有限公司 具有主动短路故障模式的功率半导体装置
CN107819465A (zh) * 2017-10-25 2018-03-20 深圳锐越微技术有限公司 SoC基带芯片及其电流舵数模转换器的失配校准电路
CN109613331A (zh) * 2018-12-19 2019-04-12 广东电网有限责任公司 一种基于双负载阵列的交流电充电桩检测负载及方法

Also Published As

Publication number Publication date
CN110989752B (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
CN102447476B (zh) 电流舵型数模转换器
US6977602B1 (en) Wide band digital to analog converters and methods, including converters with selectable impulse response
US20160118986A1 (en) Apparatus for Reference Voltage Generation for I/O Interface Circuit
CN103051298A (zh) 可编程增益放大电路和可编程增益放大器
CN104716962A (zh) 数模转换器单元和电流舵型数模转换器
JP2002076897A (ja) Ｄａコンバータ
CN106953622B (zh) 一种可编程调节共模电平的高速时钟接收电路
CN102541148B (zh) 一种双向可调基准电流产生装置
CN110989752B (zh) 应用于浮动高压的电阻绝对值校准电路
US10944417B1 (en) Radio frequency DAC with improved linearity using shadow capacitor switching
TW201423301A (zh) 電壓產生器
CN108540135A (zh) 一种数模转换器及转换电路
CN102571097A (zh) 用于控制电流舵型数模转换器电流源开关的电压限幅电路
US8334710B2 (en) Level conversion circuit
JP2002016498A (ja) 電流加算型ｄａ変換器
CN109391258B (zh) 基于低压管的电平位移电路
CN106664095B (zh) 数字模拟转换器
CN105656490A (zh) 一种数模转换模块、数据驱动电路及液晶显示器
CN108702158B (zh) 数模转换器和数模转换方法
JPH05257120A (ja) 液晶駆動電圧発生回路
KR20040099887A (ko) 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
US7304595B2 (en) Current output circuit
CN102025365B (zh) 一种降低电压摆幅驱动器
JP2005072993A (ja) Ｆｅｔスイッチ回路
CN106803755B (zh) 一种用于负压应用的新型高稳定隔离开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant