CN110957335B - Cmos图像传感器及图像传感器的形成方法 - Google Patents

Cmos图像传感器及图像传感器的形成方法 Download PDF

Info

Publication number
CN110957335B
CN110957335B CN201910387075.2A CN201910387075A CN110957335B CN 110957335 B CN110957335 B CN 110957335B CN 201910387075 A CN201910387075 A CN 201910387075A CN 110957335 B CN110957335 B CN 110957335B
Authority
CN
China
Prior art keywords
substrate
trench isolation
image sensor
disposed
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910387075.2A
Other languages
English (en)
Other versions
CN110957335A (zh
Inventor
高桥诚司
施俊吉
陈子祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110957335A publication Critical patent/CN110957335A/zh
Application granted granted Critical
Publication of CN110957335B publication Critical patent/CN110957335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请涉及CMOS图像传感器以及相关的形成方法，CMOS图像传感器具有位于深沟槽隔离(DTI)结构上的像素器件。在一些实施例中，深沟槽隔离(DTI)结构设置在像素区域的周边处，从衬底的背面延伸至衬底内的位置。像素器件在衬底的正面处设置在DTI结构正上方。像素器件包括设置在衬底内并到达DTI结构的顶面的一对源极/漏极(S/D)区域。通过形成位于DTI结构正上方的所公开的像素器件以形成SOI器件结构，因为像素器件的空间并且还因为像素器件下方的绝缘层，减小了短沟道效应。因此可以实现更高的器件性能。

Description

CMOS图像传感器及图像传感器的形成方法
技术领域
本发明的实施例一般地涉及半导体技术领域，更具体地，涉及CMOS图像传感器及图像传感器的形成方法。
背景技术
数码相机和光学成像器件采用图像传感器。图像传感器将光学图像转换为可以表示为数字图像的数字数据。图像传感器包括用于检测光和记录检测到的光的强度(亮度)的像素阵列(或网格)。像素阵列通过累积电荷来响应光。然后(例如，通过其他电路)使用累积的电荷来提供颜色和亮度信号以用于适当的应用，诸如数码相机。
发明内容
根据本发明的一方面，提供了一种CMOS图像传感器，包括：衬底，具有正面和与所述正面相对的背面；像素区域，设置在所述衬底内，并且包括P-N结光电二极管，所述P-N结光电二极管配置为将从所述背面进入所述衬底的辐射转换成电信号；第一沟槽隔离结构，设置在所述像素区域的周边，从所述衬底的背面延伸至所述衬底内的位置；以及像素器件，在所述衬底的正面设置在所述第一沟槽隔离结构正上方，所述像素器件包括设置在所述衬底上方的栅电极和设置在所述衬底内并到达所述第一沟槽隔离结构的顶面的一对源极/漏极(S/D)区域。
根据本发明的又一方面，提供了一种CMOS图像传感器，包括：衬底，具有正面和与所述正面相对的背面；像素区域，设置在所述衬底内，并且包括P-N结光电二极管，所述P-N结光电二极管配置为将从所述背面进入所述衬底的辐射转换成电信号；第一浅沟槽隔离(STI)结构和第二浅沟槽隔离结构，从所述衬底的正面延伸以围绕所述P-N结光电二极管；深沟槽隔离(DTI)结构，设置在所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构之间，并且从所述衬底的背面延伸，以在所述衬底内与所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构接合；以及像素器件，在所述衬底的正面处设置在所述第一浅沟槽隔离结构和第二浅沟槽隔离结构之间，所述像素器件包括设置在所述衬底上方的栅电极和设置在所述衬底内的一对源极/漏极(S/D)区域。
根据本发明的又一方面，提供了一种形成图像传感器的方法，包括：在像素区域的周边处从衬底的正面形成第一浅沟槽隔离(STI)结构和第二浅沟槽隔离结构；从所述衬底的正面形成与所述像素区域的P-N结光电二极管相对应的掺杂层；在所述P-N结光电二极管旁边形成传输栅极结构并在所述传输栅极结构与所述P-N结光电二极管相对的一侧形成浮置扩散阱；在所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构之间形成像素器件的栅极结构以及在所述像素器件的栅极结构旁边形成S/D区域；形成深沟槽，所述深沟槽从所述衬底的背面延伸至所述衬底内并位于第一浅沟槽隔离结构和第二浅沟槽隔离结构之间；以及用介电层填充所述深沟槽以形成深沟槽隔离(DTI)结构。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1示出了在深沟槽隔离(DTI)结构上具有像素器件的CMOS(互补金属氧化物半导体)图像传感器的一些实施例的俯视图。
图2示出了在DTI结构上具有像素器件的CMOS图像传感器的一些实施例的截面图(例如，沿着图1的线A-A')。
图3A示出了在DTI结构上包括像素器件的CMOS图像传感器的一些实施例的截面图(例如，沿着图1的线B-B')。
图3B示出了在DTI结构上包括像素器件的CMOS图像传感器的一些可选实施例的截面图(例如，沿着图1的线B-B')。
图4A示出了在DTI结构上包括像素器件的CMOS图像传感器的一些实施例的截面图(例如，沿着图1的线C-C')。
图4B示出了在DTI结构上包括像素器件的CMOS图像传感器的一些可选实施例的截面图(例如，沿着图1的线C-C')。
图5示出了在DTI结构上包括像素器件的CMOS图像传感器的一些实施例的截面图(例如，沿着图1的线D-D')。
图6A示出了集成芯片的一些实施例的截面图，其中，该集成芯片包括在DTI结构上具有像素器件的图像传感器。
图6B示出了集成芯片的另一些实施例的截面图，其中，该集成芯片包括在DTI结构上具有像素器件的图像传感器。
图7示出了根据一些实施例的图像传感器的光电传感器的一些实施例的电路图。
图8至图20示出了形成在DTI结构上具有像素器件的CMOS图像传感器的方法的一些实施例的截面图和/或俯视图。
图21示出了形成在DTI结构上具有像素器件的CMOS图像传感器的方法的一些实施例的流程图。
图22示出了在沟槽隔离结构上具有像素器件的CMOS(互补金属氧化物半导体)图像传感器的一些可选实施例的俯视图。
图23示出了在沟槽隔离结构上具有像素器件的CMOS图像传感器的一些可选实施例的截面图(例如，沿着图22的线A-A')。
具体实施方式
以下公开内容提供了许多用于实现本公开的不同特征的不同实施例或示例。以下描述组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件可以不直接接触的实施例。另外，本公开可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其并不表示所讨论的各种实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
对于具有像素阵列的图像传感器，将介电沟槽制造为隔离结构以隔离图像传感器像素并改善相邻像素之间的电隔离和光隔离以及减少光晕和串扰。像素器件通常布置在边界隔离结构内部的像素区域内。集成电路(IC)技术经常通过缩小器件几何尺寸来进行改进，以实现更低的制造成本、更高的器件集成密度、更高的速度和更好的性能。然而，由于器件尺寸缩小，图像传感器的感测像素具有更小的尺寸并且彼此更接近，因此像素器件的空间更受限制。具有更小栅极长度的像素器件可能具有降低的性能，诸如严重的短沟道效应和噪声水平。
本公开涉及一种包括在深沟槽隔离(DTI)结构正上方的像素器件的CMOS图像传感器以及相关的形成方法。在一些实施例中，CMOS图像传感器具有设置在衬底内的像素区域。像素区域具有配置为将辐射转换为电信号的P-N结光电二极管。深沟槽隔离(DTI)结构设置在衬底的像素区域中，以从衬底的背面延伸到衬底内的位置。像素器件在衬底的正面设置在DTI结构正上方。像素器件包括设置在衬底上方的栅电极和设置在衬底内并到达DTI结构的顶面的一对源/漏(S/D)区域。与先前的像素器件可以布置在由隔离结构围绕的区域内的方法相比，用于像素器件的空间被放大，因此可以在感测像素中布置更大的像素器件，因此可以改进短通道效应和噪声水平。而且，像素器件布置在DTI结构正上方，这样实现了SOI(绝缘体上衬底)器件结构。利用DIT结构作为像素器件下方的绝缘体，作为SOI器件的益处可以进一步改善短沟道效应、可以进一步降低功耗、并且可以进一步提高噪声水平。
图1示出了CMOS图像传感器100的感测像素103的俯视图。术语“像素”是指包含用于将电磁辐射转换为电信号的部件(例如，可以包括多个半导体器件的光电检测器和多个电路)的单位单元。在描绘的实施例中，每个像素可以包括用于记录光(辐射)的强度或亮度的光电检测器，诸如光栅型光电检测器。每个像素还可以包括多个半导体器件，诸如包括传输晶体管、复位晶体管、源极跟随器晶体管、选择晶体管、其他适当的晶体管或其组合的多个晶体管器件。可以将附加的电路、输入和/或输出耦接至像素阵列，以为像素提供操作环境并支持与像素的外部通信。例如，像素阵列可以与读出电路和/或控制电路耦接。如果没有另外说明，则此后的尺寸示例都基于这样的像素尺寸。
在一些实施例中，感测像素103包括设置在衬底102内的P-N结光电二极管掺杂柱110。浮置扩散阱142在衬底102内设置在P-N结光电二极管掺杂柱110旁边。传输栅电极116在衬底102上面设置在浮置扩散阱142和P-N结光电二极管掺杂柱110之间。P-N结光电二极管掺杂柱110和衬底102彼此接触以形成P-N结光电二极管104(此外，参见图5)。在一些实施例中，在P-N结光电二极管掺杂柱110的与浮置扩散阱142相对的上部上设置光电二极管附近的阱节点143。在感测像素103的周边区域处，第一浅沟槽隔离(STI)结构112设置为围绕P-N结光电二极管掺杂柱110和浮置扩散阱142。第二STI结构114设置在第一STI结构112的外边缘处。在第一STI结构112和第二STI结构114之间设置像素器件148。像素器件148可以是源极跟随器晶体管134、复位晶体管136、或行选择晶体管140，并且可以分别包括设置在衬底102上方的栅电极150和设置在衬底102内的一对源极/漏极(S/D)区域130。像素器件148可以具有与第一STI结构112的最外侧壁接触的S/D区域130的最内侧壁和与第二STI结构114的最内侧壁接触的S/D区130的最外侧壁。在一些实施例中，像素器件阱节点145设置在第一STI结构112和第二STI结构114之间。像素器件阱节点145可以与第一STI结构112的最外侧壁和第二STI结构114的最内侧壁接触。在像素器件148正下方的第一STI结构112和第二STI结构114之间设置深沟槽隔离(DTI)结构111。作为示例，第一STI结构112和第二STI结构114可以分别具有在约50nm至约200nm范围内的宽度。DTI结构111可以具有在约100nm至约500nm的范围内的宽度。在一些实施例中，例如，DTI结构111或STI结构112、STI结构114可以包括氧化物、氮化物、高k介电材料(诸如氧化铝(AlO)、氧化钽(TaO)、氧化铪(HfO)、氧化铪硅(例如，HfSiO)、氧化铪铝(HfAlO)、或氧化铪钽(HfTaO))、或其组合。
图2示出了具有设置在深沟槽隔离(DTI)结构111上的像素器件148的CMOS图像传感器的一些实施例的截面图200。图2示出了沿着图1的线B-B'的截面图，但是应当理解，图2中所示的一些部件也可以是独立的并且因此不受图1中所示部件的限制。如图2所示，CMOS图像传感器包括具有正面122和背面124的衬底102。在多个实施例中，衬底102可以包括任何类型的半导体主体(例如，硅/CMOS块、SiGe、SOI等)，诸如半导体晶圆或晶圆上的一个或多个管芯、以及在其上形成和/或以其他方式与其相关的任何其他类型的半导体层和/或外延层。衬底102包括像素区域，该像素区域可以包括多行和/或多列的阵列的方式布置在衬底102内，例如图1中所示的感测像素103。深沟槽隔离(DTI)结构111设置在衬底102中，以从背面124延伸至衬底102内的位置。DTI结构111设置在STI结构112和114之间。如图1所示，在一些实施例中，位于DTI结构111的相对侧上的STI结构112和STI结构114可以是连续的矩形环。作为示例，STI结构112和STI结构114可以分别具有在约50nm至约500nm范围内的深度。DTI结构111可以具有在约2μm至约10μm范围内的深度。在一些实施例中，DTI结构111包括介电填充层(例如，氧化物层)。像素器件148设置在衬底102的直接位于DTI结构111上面的正面122处。像素器件148包括设置在衬底102上方的栅电极150和设置在衬底102内的一对源极/漏极(S/D)区域130。在一些实施例中，S/D区域130到达DTI结构111的顶面111s。
图3A和图4A示出了在DTI结构上包括像素器件的CMOS图像传感器的一些实施例的截面图300a、400a。作为示例，图3A的截面图300a可以是沿着图1所示的线B-B'，图4A的截面图400a可以是沿着图1所示的线C-C'。如图3A和图4A所示，在一些实施例中，CMOS图像传感器可以包括像素器件148的S/D区域130，其中，该S/D区域设置在第一STI结构112和第二STI结构114之间以及DTI结构111正上方。像素器件148的S/D区域130可以具有底面130s，其中，底面130s位于衬底102的高于第一STI结构112的底面112s和第二STI结构114的底面114s的位置处。图3B和图4B示出了图3A和图4A中所示的CMOS图像传感器的一些可选实施例的截面图300b、400b。作为示例，图3B的截面图300b可以是沿着图1所示的线B-B'，图4B的截面图400b可以是沿着图1所示的线C-C'。如图3B和图4B所示，在一些实施例中，CMOS图像传感器可以包括设置在第一STI结构112和第二STI结构114之间的像素器件148的S/D区域130。像素器件148的S/D区域130可以具有底面130s，其中，底面130s与第一STI结构112的底面112s、第二STI结构114的底面114s和/或DTI结构111的顶面111s横向对齐。
图5示出了在DTI结构上包括像素器件的CMOS图像传感器的一些实施例的截面图(例如，沿着图1的线D-D')。如图5所示，感测像素103包括设置在衬底102内的P-N结光电二极管掺杂柱110。在一些实施例中，衬底102具有不同于P-N结光电二极管掺杂柱110的第一掺杂类型(例如，p型掺杂)的第二掺杂类型(例如，n型掺杂)，并且该衬底102与P-N结光电二极管掺杂柱110接触以形成配置为将从背面进入衬底的辐射转换成电信号的P-N结光电二极管104。衬底102可以进行区域性地掺杂，以在与P-N结光电二极管掺杂柱110的接触区域处形成P-N结光电二极管掺杂阱。例如，P-N结光电二极管掺杂阱的掺杂浓度可以在约1014/cm3至约1018/cm3范围内，而衬底102的其他区域的外延掺杂浓度可以在约1013/cm3至约1015/cm3范围内。P-N结光电二极管掺杂柱110的掺杂浓度可以在约1014/cm3至约1018/cm3范围内。可以在P-N结光电二极管掺杂柱110上设置固定掺杂层(pinning doped layer，又称钉扎掺杂层)132。固定掺杂层132沿着衬底102的正面122延伸。固定掺杂层132可以与P-N结光电二极管掺杂柱110的横向表面接触，并用作P-N结光电二极管掺杂柱110的被固定注入层。固定掺杂层132可以是重掺杂的(例如，具有在毫欧姆/厘米范围内的减小的电阻率)。在一些实施例中，光电二极管附近的阱节点143可以从衬底102的正面122设置在固定掺杂层132内或P-N结光电二极管掺杂柱110内。光电二极管附近的阱节点143可以是重掺杂的并且可以具有在约1015/cm3至约1018/cm3范围内的掺杂浓度。
在一些实施例中，浮置扩散阱142从衬底102的正面122设置在衬底102内的位置。传输栅电极116在衬底102的正面122上布置在P-N结光电二极管104和浮置扩散阱142之间的横向位置处。在操作期间，传输栅电极116控制从P-N结光电二极管104到浮置扩散阱142的电荷传输。如果浮置扩散阱142内的电荷水平足够高，则源极跟随器晶体管134被激活，并且根据用于寻址的行选择晶体管(参见图1)的操作选择性地输出电荷。复位晶体管136可用于在曝光时段之间复位P-N结光电二极管104。图像感测像素的示例电路图可以参考图7并下文中的相关讨论。
DTI结构111设置在P-N结光电二极管104的周边区域处并从衬底102的背面124延伸到衬底102内的位置。第一浅沟槽隔离(STI)结构112从衬底102的正面122设置在DTI结构111的内边缘处。第二STI结构114从正面122设置在DTI结构111的外边缘处。DTI结构112和STI结构114共同用作感测像素103的隔离，使得可以减少感测像素103之间的串扰和光晕。
像素器件148在衬底102的正面122处设置在DTI结构111正上方。像素器件148包括设置在衬底102上方的栅电极150和设置在衬底102内的一对源极/漏极(S/D)区域130。像素器件148设置在第一STI结构112和第二STI结构114之间。在一些实施例中，像素器件148的栅电极150与DTI结构111垂直对准(例如，共享公共中心线126)。
图22和图23分别示出了根据图1至图5所示实施例的一些可选实施例的CMOS图像传感器2200的感测像素103的俯视图和截面图。除了连续的沟槽隔离结构113可以在感测像素103的周边区域处设置在第一沟槽隔离结构(例如，图中所示的深沟槽隔离(DTI)结构111)上面以替换第一STI结构112和第二STI结构114之外，CMOS图像传感器2200可具有与图1至图5中所示的CMOS图像传感器100类似的部件。像素器件148可以设置在连续的沟槽隔离结构113的上部处的开口内。在一些实施例中，开口具有与像素器件148相同的尺寸。像素器件148可以具有与连续的沟槽隔离结构113的侧壁接触的侧壁。深沟槽隔离(DTI)结构111设置在像素器件148正下方的连续沟槽隔离结构113下面。作为示例，连续的沟槽隔离结构113可以具有在约100nm至约500nm范围内的宽度。图23可以示出沿着图22的线A-A'的截面图200。沿着其它方向(诸如线B-B'、线C-C'、线D-D')的截面图可以合理地参考图3A至图5，其中，将第一STI结构112和第二STI结构114替换为连续的沟槽隔离结构113。应当理解，图23中所示的一些部件也可以是独立的并且因此不受图22中所示部件的限制。还应理解，下面描述的实施例可以与图22至图23所示的部件结合。
如图6A所示，在一些实施例中，多个滤色器144布置在衬底102的背面124上方。多个滤色器144分别配置为透射特定波长的入射辐射或入射光。例如，第一滤色器(例如，红色滤色器)可以透射波长第一范围内的光，而第二滤色器可以透射波长在不同于第一范围的第二范围内的光。在一些实施例中，多个滤色器144可以布置在衬底102上面的栅格结构内。在一些实施例中，栅格结构可以包括介电材料。在一些实施例中，在滤色器144和衬底102之间设置抗反射层602。在一些实施例中，例如，抗反射层602可以包括氧化物、氮化物、高k介电材料(诸如氧化铝(AlO)、氧化钽(TaO)、氧化铪(HfO)、氧化铪硅(HfSiO)、氧化铪铝(HfAlO)或氧化铪钽(HfTaO))、或其组合。可以在多个滤色器144上方布置多个微透镜118。各个微透镜118与滤色器144对准并在感测像素103上面。在一些实施例中，多个微透镜118具有与多个滤色器144邻接的基本平坦的底面和弯曲的上表面。弯曲的上表面配置为聚焦入射辐射或入射光120(例如，朝向下面的感测像素103的光)。在CMOS图像传感器的操作期间，通过微透镜118将入射辐射或入射光120聚焦到下面的感测像素103。当具有足够能量的入射辐射或入射光照射P-N结光电二极管104时，生成产生光电流的电子-空穴对。应注意，尽管在图6A中微透镜118示出为固定在图像传感器上，但可以理解，图像传感器可以不包括微透镜，并且微透镜可以稍后在单独的制造活动中附接至图像传感器。
在一些实施例中，可在衬底102的正面122上布置后段制程(BEOL)金属化堆叠件。BEOL金属化堆叠件包括布置在一个或多个层间介电(ILD)层106内的多个金属互连层。ILD层106可以包括低k介电层(即，介电常数小于约3.9的介电材料)、超低k介电层或氧化物(例如，氧化硅)中的一个或多个。在ILD层106内布置导电接触件1602。导电接触件1602从传输栅电极116和浮置扩散阱142延伸到一个或多个金属线层1604。在多个实施例中，例如，导电接触件1602可以包括诸如铜或钨的导电金属。在一些实施例中，载体衬底146通过ILD层106附接或接合至衬底102的正面。载体衬底146可以是加工晶圆、ASIC电路、其他感测电路或者支持、协助图像传感器电路或与图像传感器电路共同起作用的任何适当的结构。
图6B示出了包括位于DTI结构111上面的像素器件的CMOS图像传感器的一些可选实施例的截面图。除了上面针对图6A示出和描述的类似部件之外，在一些实施例中，如图6B所示，抗反射层602可以具有靠近P-N结光电二极管掺杂柱110的非平坦的底面，使得入射光可以更好地被约束至像素区域。从而，可以改善感测像素之间的串扰。在一些其他实施例中，导电柱604可以设置在DTI结构111的中心区域处。背面接触件606可以设置在衬底102的背面124处以穿过抗反射层602。导电柱604可以将像素器件148的源极/漏极(S/D)区域130电连接至背面接触件606。仍然在一些其他实施例中，像素器件148的源极/漏极(S/D)区域130可以包括位于源/漏(S/D)区域130的上部区域处的硅化物层608。因此，由于低硅化物S/D电阻和低寄生电容可以实现高帧频(frame rate)。在一些实施例中，硅化物层608可以包括钴、镍、铂、钨、钼、钛或其组合。仍然在一些其他实施例中，传输栅电极610在衬底102的正面122上布置在P-N结光电二极管104和浮置扩散阱142之间的横向位置处，并且通过栅极介电612与衬底102分离。传输栅电极610和栅极介电612延伸到衬底102内的位置。传输栅电极610可以由多晶硅或金属制成。在一些实施例中，S/D区域130可以具有在像素器件148的栅电极150下方的薄的沟道厚度。例如，像素器件148的沟道厚度可以在约5nm至约50nm的范围内。因此，像素器件148的沟道区域可在操作期间完全耗尽或至少部分耗尽。
参考图7，提供了像素传感器700的一些实施例(诸如图1的图像传感器100或上述图像传感器的其他实施例)的电路图。像素传感器700包括P-N结光电二极管掺杂柱110，其可以与衬底102实现为P-N结光电二极管104或与衬底102内实现为掺杂阱。当入射光(包含足够能量的光子)照射P-N结光电二极管104时，创建了电子-空穴对。如果在结的耗尽区域或远离结的扩散长度内发生吸收，则电子-空穴对的载流子通过耗尽区域的内建电场而扫过结(swept from junction)。因此，空穴朝向P-N结光电二极管104的阳极区域移动，而电子朝向P-N结光电二极管104的阴极区域移动，并且产生光电流。通过P-N结光电二极管104的总电流是暗电流(在没有光的情况下产生的电流)与光电流之和。P-N结光电二极管104经由传输栅电极116电连接至浮置扩散阱142。P-N结光电二极管104的另一端可以连接至光电二极管附近的阱节点143。传输栅电极116选择性地将电荷从P-N结光电二极管104传输至浮置扩散阱142。复位晶体管136电连接在DC电源电压端Vdd和浮置扩散阱142之间，以选择性地清除浮置扩散阱142处的电荷。源极跟随器晶体管134电连接在Vdd和输出Vout之间并且通过浮置扩散阱142选通，以允许在不去除电荷的情况下观察浮置扩散阱142处的电荷水平。行选择晶体管140电连接在源极跟随器晶体管134和输出Vout之间，以选择性地输出与浮置扩散阱142处的电荷成比例的电压。电流源可以连接在行选择晶体管140和输出Vout之间。
在使用期间，像素传感器700在预定的积分时段内暴露于光学图像。在该时段时间内，像素传感器通过累积与光强度成比例的电荷来记录入射在P-N结光电二极管104上的光强度。在预定的积分时段之后，读取累积的电荷量。在一些实施例中，通过立即激活复位晶体管136来清除存储在浮置扩散阱142处的电荷以读取P-N结光电二极管104的累积电荷量。此后，激活行选择晶体管140，并且通过在预定的传输时段内激活传输栅电极116来将P-N结光电二极管104的累积电荷量传输至浮置扩散阱142。在预定的传输时段期间，监测输出Vout处的电压。随着电荷传输，输出Vout处的电压变化，通常会降低。在预定的传输时段之后，在输出Vout处观察到的电压变化与在P-N结光电二极管104处记录的光强度成比例。
图8至图20示出了形成在DTI结构上具有像素器件的CMOS图像传感器的方法的一些实施例的截面图和/或俯视图。
如图8的俯视图800和图9的截面图900所示，提供衬底102。在多个实施例中，衬底102可包括任何类型的半导体主体(例如，硅/CMOS块、SiGe、SOI等)，诸如半导体晶圆或晶圆上的一个或多个管芯、以及在其上形成和/或以其他方式与其相关的任何其他类型的半导体层和/或外延层。制备衬底102可以包括形成掺杂浓度在约1013/cm3至约1015/cm3范围内的第一掺杂类型(例如p型)的外延层。掺杂浓度在约1014/cm3至约1018/cm3范围内的第一掺杂类型(例如p型)的掺杂阱可以形成在外延层内，作为将要形成的P-N结光电二极管的第一区域。然后，从衬底102的正面122形成第一浅沟槽隔离(STI)结构112和第二STI结构114。可以通过以下步骤来形成第一STI结构112和第二STI结构114：执行蚀刻工艺以在CMOS图像传感器的感测像素的周边区域处形成彼此分离的第一浅沟槽环和第二浅沟槽环。然后，将介电层填充到第一浅沟槽环和第二浅沟槽环中和衬底102上方，接着进行回蚀刻工艺以蚀刻并暴露衬底102的顶面。
如图10的俯视图1000和图11的截面图1100所示，将第一掺杂剂注入到衬底102中以形成掺杂区域，该掺杂区域包括在第一STI结构112和第二STI结构114的中心区域中的衬底102的正面122内的P-N结光电二极管掺杂柱110。在一些实施例中，第一掺杂剂可以包括注入到衬底102的正面122中的第二掺杂类型(例如，诸如磷的n型掺杂剂)。P-N结光电二极管掺杂柱110与衬底102或衬底102的掺杂阱接触，以形成P-N结光电二极管104。
如图12的俯视图1200和图13的截面图1300所示，在衬底102的正面122上形成传输栅电极116和像素器件148(诸如源极跟随器晶体管134、复位晶体管136和/或行选择晶体管140)的栅极结构。可以通过在衬底102上沉积栅极介电膜和栅电极膜来形成栅极结构。随后图案化栅极介电膜和栅电极膜以形成栅极介电层和栅电极。可以在栅电极的外侧壁上形成侧壁间隔件138。在一些实施例中，可以通过以下步骤来形成侧壁间隔件138：在衬底102的正面122上沉积氮化物并选择性地蚀刻氮化物以形成侧壁间隔件138。用于像素器件148的栅极结构形成在第一STI结构之间112和第二STI结构114之间。
如图14的俯视图1400和图15的截面图1500所示，执行多个注入工艺。在衬底102的正面122内执行注入工艺以沿着传输栅电极116的一侧形成浮置扩散阱142。在像素器件148(诸如源极跟随器晶体管134、复位晶体管136和/或行选择晶体管140)的栅极结构旁边形成S/D区域130。在一些实施例中，可以使用图案化的掩模来注入第二掺杂剂，以形成从正面122延伸到衬底102的第一深度的固定掺杂层132。第二掺杂剂种类可以包括第一掺杂类型(例如，诸如硼的p型掺杂剂)。固定掺杂层132可以具有比掺杂阱更大的掺杂浓度。固定掺杂层132的示例掺杂浓度可以在约1016/cm3至约1018/cm3的范围内。浮置扩散阱142和S/D区域130的示例掺杂浓度可以在约1018/cm3至约1021/cm3的范围内。在一些实施例中，可以根据包括光刻胶的图案化掩模层(未示出)选择性地注入衬底102。
如图16的截面图1600所示，可以在衬底102的正面122上形成包括布置在ILD层106内的多个金属互连层的BEOL金属化堆叠件1606。在一些实施例中，可以通过在衬底102的正面122上形成包括一层或多层ILD材料的ILD层106来形成BEOL金属化堆叠件1606。随后蚀刻ILD层106以形成通孔和/或金属沟槽。然后用导电材料填充通孔和/或金属沟槽以形成多个金属互连层。在一些实施例中，可以通过物理气相沉积技术(例如，PVD、CVD等)来沉积ILD层。可以使用沉积工艺和/或镀工艺(例如，电镀、化学镀等)来形成多个金属互连层。在多个实施例中，例如，多个金属互连层可以包括钨、铜或铝铜合金。然后可以将ILD层接合至加工衬底(未示出)或用于堆叠结构的任何其他功能衬底。在一些实施例中，接合工艺可以使用布置在ILD层和加工衬底之间的中间接合氧化物层。在一些实施例中，接合工艺可以包括熔融接合工艺。
如图17的截面图1700所示，翻转衬底102以在相对于正面122的背面124上进行进一步处理。减薄衬底102并且可以暴露P-N结光电二极管掺杂柱110的背面。在一些实施例中，可以通过蚀刻半导体衬底的背面124来减薄衬底102。在其他实施例中，可以通过机械研磨半导体衬底的背面124来减薄衬底102。
如图18的截面图1800所示，选择性地蚀刻衬底102以在衬底102的背面124内形成深沟槽1802。在一些实施例中，可以通过在衬底102的背面124上形成掩模层来蚀刻衬底102。然后，衬底102在未被掩模层覆盖的区域中暴露于蚀刻剂。蚀刻剂蚀刻衬底102以形成深沟槽1802，其中，深沟槽1802延伸至到达和/或穿过第一STI结构112和第二STI结构114的底面的位置。深沟槽1802可以形成为从衬底102的背面124暴露像素器件148(诸如源极跟随器晶体管134、复位晶体管136和/或行选择晶体管140)的S/D区域130。在多个实施例中，掩模层可以包括使用光刻工艺图案化的光刻胶或氮化物(例如，SiN)。在多个实施例中，蚀刻剂可以包括：干蚀刻剂，具有蚀刻化学物质(包括例如CF4、CHF3、C4F8等的氟物质)；或湿蚀刻剂(例如，氢氟酸(HF)或氢氧化四甲基铵(TMAH))。深沟槽1802可以横向延伸至第一STI结构112的外侧壁和第二STI结构114的内侧壁，但是不延伸至第一STI结构112的内侧壁和第二STI结构114的外侧壁。
如图19的截面图1900所示，介电填充层1902形成为填充深沟槽1802。虽然图19未示出，但是在一些实施例中，在形成介电填充层1902之后执行平坦化工艺以形成平坦的表面和分立的DTI结构111。结果，DTI结构111形成在衬底102中以从背面124延伸到衬底102内的位置，并且可以与第一STI结构112和第二STI结构114、和/或像素器件148的S/D区域130接触。
如图20的截面图2000所示，随后可以在衬底102的背面124上形成多个滤色器144。可以在滤色器144和衬底102之间形成抗反射层602。在一些实施例中，可以通过形成滤色器层并图案化滤色器层来形成多个滤色器144。滤色器层由允许透射具有特定波长范围的辐射(例如，光)，同时阻挡在特定范围之外的波长的光的材料形成。此外，在一些实施例中，滤色器层在形成之后被平坦化。可以在多个滤色器上方形成多个微透镜118。在一些实施例中，可以通过在多个滤色器上方沉积微透镜材料(例如，通过旋涂方法或沉积工艺)来形成多个微透镜。在微透镜材料上方图案化具有弯曲的上表面的微透镜模板。在一些实施例中，微透镜模板可以包括光刻胶材料，其中，该光刻胶材料使用分布曝光剂量(例如，对于负性光刻胶，更多的光在曲面(curvature)的底部处曝光并且更少的光在曲面的顶部处曝光)曝光、显影和烘焙以形成圆形形状。然后，通过根据微透镜模板选择性地蚀刻微透镜材料来形成多个微透镜。
图21示出了形成在深沟槽隔离(DTI)结构上具有像素器件的CMOS图像传感器的方法2100的一些实施例的流程图。
虽然所公开的方法2100在本文中被示出并描述为一系列动作或事件，但是应当理解，这些动作或事件的所示顺序不应被解释为限制意义。例如，一些动作可以以不同的顺序发生和/或与除了这里示出和/或描述的动作或事件之外的其他动作或事件同时发生。另外，可能不需要所有示出的动作来实现本文描述的一个或多个方面或实施例。此外，可以在一个或多个单独的动作和/或阶段中执行本文描绘的一个或多个动作。
在动作2102处，提供衬底102。可以在外延层内形成具有第一掺杂类型(例如p型)的掺杂阱，作为将要形成的P-N结光电二极管的第一区域。然后，从衬底的正面开始形成第一浅沟槽隔离(STI)结构和第二STI结构。图8至图9示出了与对应于动作2102的一些实施例相对应的截面图和俯视图。
在动作2104处，将第一掺杂剂注入到衬底中，以在第一STI结构和第二STI结构的中心区域中的衬底的正面内形成包括的P-N结光电二极管掺杂柱的掺杂区域。图10至图11示出了与对应于动作2104的一些实施例相对应的截面图和俯视图。
在动作2106处，在衬底的正面上方形成传输栅电极和用于像素器件(诸如源极跟随器晶体管、复位晶体管和/或行选择晶体管)的栅极结构。用于像素器件的栅极结构形成在第一STI结构112和第二STI结构114之间。可以通过在衬底上沉积栅极介电膜和栅电极膜来形成栅极结构。随后图案化栅极介电膜和栅电极膜以形成栅极介电层和栅电极。可以在栅电极的外侧壁上形成侧壁间隔件。图12至图13示出了与对应于动作2106的一些实施例相对应的截面图和俯视图。
在动作2108处，执行多个注入工艺。在衬底的正面内执行注入工艺以沿着传输栅电极的一侧形成浮置扩散阱。在像素器件的栅极结构旁边形成S/D区域。在一些实施例中，可以作为毯式注入(即，未掩蔽注入)注入第二掺杂剂以形成从正面延伸到衬底的第一深度的固定掺杂层。图14至图15示出了与对应于动作2108的一些实施例相对应的截面图和俯视图。
在动作2110处，可以在衬底的正面上形成包括布置在ILD层内的多个金属互连层的BEOL金属化堆叠件。图16示出了与对应于动作2110的一些实施例相对应的截面图。
在动作2112处，翻转衬底以在相对于正面的背面上进行进一步处理。减薄衬底并且可以暴露P-N结光电二极管掺杂柱的背面。图17示出了与对应于动作2112的一些实施例相对应的截面图。
在动作2114处，选择性地蚀刻衬底102以在衬底的背面内形成深沟槽。蚀刻剂蚀刻衬底以形成深沟槽，其中，深沟槽延伸至到达和/或穿过第一STI结构和第二STI结构的底面的位置。深沟槽可以形成为暴露像素器件的S/D区域。深沟槽可以横向延伸至第一STI结构的外侧壁和第二STI结构的内侧壁，但是不延伸至第一STI结构的内侧壁和第二STI结构的外侧壁。图18示出了与对应于动作2114的一些实施例相对应的截面图。
在动作2116处，介电填充层形成为填充深沟槽。在一些实施例中，在形成介电填充层之后执行平坦化工艺以形成平坦的表面和分立的DTI结构。结果，DTI结构形成在衬底中以从背面延伸到衬底内的位置，并且可以与第一STI结构和第二STI结构、和/或像素器件的S/D区域接触。图19示出了与对应于动作2116的一些实施例相对应的截面图。
在动作2118处，在半导体衬底的背面上形成滤色器和微透镜。图20示出了与对应于动作2118的一些实施例相对应的截面图。
因此，本公开涉及一种在深沟槽隔离(DTI)结构上具有像素器件的CMOS图像传感器以及相关的形成方法。DTI结构包括加衬里于深沟槽的侧面的掺杂层和填充深沟槽的剩余空间的介电层。通过形成所公开的在DTI结构正上方的像素器件，因为用于像素器件的空间并且还因为像素器件下面的绝缘层减小了短沟道效应。因此可以实现更高的器件性能，并且减少了光晕和串扰。
在一些实施例中，本公开涉及CMOS图像传感器。图像传感器包括：衬底，具有正面和与正面相对的背面。像素区域，设置在衬底内，并且包括配置为将从背面进入衬底的辐射转换成电信号的P-N结光电二极管。深沟槽隔离(DTI)结构设置在像素区域的周边，以从衬底的背面延伸至衬底内的位置。像素器件设置在DTI结构正上方的衬底的正面处。像素器件包括设置在衬底上方的栅电极和设置在衬底内并到达DTI结构的顶面的一对源极/漏极(S/D)区域。
在实施例中，CMOS图像传感器还包括：第二沟槽隔离结构，从所述正面设置在所述第一沟槽隔离结构的内边缘处；以及第三沟槽隔离结构，从所述正面设置在所述第一沟槽隔离结构的外边缘处；其中，所述像素器件设置在所述第二沟槽隔离结构和所述第三沟槽隔离结构之间。
在实施例中，所述像素器件的所述源极/漏极区域具有底面，所述底面位于所述衬底的高于所述第二沟槽隔离结构和所述第三沟槽隔离结构的位置处。
在实施例中，所述像素器件的所述源极/漏极区域具有底面，所述底面与所述第二沟槽隔离结构和所述第三沟槽隔离结构的底面横向对齐。
在实施例中，所述第一沟槽隔离结构具有与所述第二沟槽隔离结构的底面接触的最内侧壁和与所述第三沟槽隔离结构的底面接触的最外侧壁。
在实施例中，所述像素器件是源极跟随器晶体管、复位晶体管或行选择晶体管。
在实施例中，所述像素器件具有与所述第二沟槽隔离结构的最外侧壁接触的所述源极/漏极区域的最内侧壁以及与所述第三沟槽隔离的最内侧壁接触的所述源极/漏极区域的最外侧壁。
在实施例中，所述第一沟槽隔离结构包括氧化硅。
在实施例中，CMOS图像传感器还包括：抗反射层，设置在所述衬底的背面上；其中，所述抗反射层具有非平坦的底面。
在实施例中，CMOS图像传感器还包括：导电柱，设置在所述第一沟槽隔离结构的中心区域并且将所述像素器件的源极/漏极(S/D)区域电连接至穿过所述抗反射层的接触件，其中，所述抗反射层位于在所述衬底的背面处。
在实施例中，所述像素器件的源极/漏极(S/D)区域包括位于所述源极/漏极(S/D)区域的上部区域处的硅化物层。
在实施例中，CMOS图像传感器还包括：浮置扩散阱，在所述衬底内设置在所述P-N结光电二极管和所述第一沟槽隔离结构之间；以及传输栅电极，在所述衬底的正面上布置在横向地介于所述P-N结光电二极管和所述浮置扩散阱之间的位置处，并且通过栅极介电层与所述衬底分离。
在实施例中，所述传输栅电极和所述栅极介电层延伸至所述衬底内的位置。在一些可选实施例中，本公开涉及CMOS图像传感器。图像传感器包括：衬底，具有正面和与正面相对的背面。像素区域，设置在衬底内，包括配置为将从背面进入衬底的辐射转换成电信号的P-N结光电二极管。第一浅沟槽隔离(STI)结构和第二STI结构，从衬底的正面延伸以围绕P-N结光电二极管。深沟槽隔离(DTI)结构，设置在第一STI结构和第二STI结构之间，并且从衬底的背面延伸以接合衬底内的第一STI结构和第二STI结构。像素器件，在衬底的正面处设置在第一和第二STI结构之间，像素器件包括设置在衬底上方的栅电极和设置在衬底内的一对源极/漏极(S/D)区域。
在实施例中，所述像素器件直接接触所述深沟槽隔离结构的顶面。
在实施例中，所述像素器件的源极/漏极区域直接接触所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的侧壁。
在实施例中，所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构的等分线横向等分所述深沟槽隔离结构。
在实施例中，所述像素器件是源极跟随器晶体管、复位晶体管或行选择晶体管。
在又一些实施例中，本公开涉及形成图像传感器的方法。该方法包括：在像素区域的周边处从衬底的正面形成第一浅沟槽隔离(STI)结构和第二STI结构，并且从衬底的正面形成与像素区域的P-N结光电二极管相对应的掺杂层。该方法还包括：在P-N结光电二极管旁边形成传输栅极结构并在传输栅极的与P-N结光电二极管相对的一侧形成浮置扩散阱，并且在第一STI结构和第二STI结构之间形成像素器件的栅极结构以及在像素器件的栅极结构旁边形成S/D区域。该方法还包括：形成从衬底的背面延伸至衬底内并位于第一STI结构和第二STI结构之间的深沟槽，并且用介电层填充深沟槽以形成深沟槽隔离(DTI)结构。
在实施例中，所述深沟槽形成为从所述衬底的背面暴露所述像素器件的S/D区域。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种CMOS图像传感器，包括：
衬底，具有正面和与所述正面相对的背面；
像素区域，设置在所述衬底内，并且包括P-N结光电二极管，所述P-N结光电二极管配置为将从所述背面进入所述衬底的辐射转换成电信号；
第一沟槽隔离结构，设置在所述像素区域的周边，从所述衬底的背面延伸至所述衬底内的位置；
像素器件，在所述衬底的正面设置在所述第一沟槽隔离结构正上方，所述像素器件包括设置在所述衬底上方的栅电极和设置在所述衬底内并到达所述第一沟槽隔离结构的顶面的一对源极/漏极(S/D)区域；
第二沟槽隔离结构，从所述正面设置在所述第一沟槽隔离结构的内边缘处且与所述第一沟槽隔离结构接合；以及
第三沟槽隔离结构，从所述正面设置在所述第一沟槽隔离结构的外边缘处且与所述第一沟槽隔离结构接合。
2.根据权利要求1所述的CMOS图像传感器，其中，所述像素器件设置在所述第二沟槽隔离结构和所述第三沟槽隔离结构之间。
3.根据权利要求2所述的CMOS图像传感器，其中，所述像素器件的所述源极/漏极区域具有底面，所述底面位于所述衬底的高于所述第二沟槽隔离结构和所述第三沟槽隔离结构的位置处。
4.根据权利要求2所述的CMOS图像传感器，其中，所述像素器件的所述源极/漏极区域具有底面，所述底面与所述第二沟槽隔离结构和所述第三沟槽隔离结构的底面横向对齐。
5.根据权利要求2所述的CMOS图像传感器，其中，所述第一沟槽隔离结构具有与所述第二沟槽隔离结构的底面接触的最内侧壁和与所述第三沟槽隔离结构的底面接触的最外侧壁。
6.根据权利要求2所述的CMOS图像传感器，其中，所述像素器件是源极跟随器晶体管、复位晶体管或行选择晶体管。
7.根据权利要求1所述的CMOS图像传感器，其中，所述像素器件具有与所述第二沟槽隔离结构的最外侧壁接触的所述源极/漏极区域的最内侧壁以及与所述第三沟槽隔离结构的最内侧壁接触的所述源极/漏极区域的最外侧壁。
8.根据权利要求1所述的CMOS图像传感器，其中，所述第一沟槽隔离结构包括氧化硅。
9.根据权利要求1所述的CMOS图像传感器，还包括：
抗反射层，设置在所述衬底的背面上；
其中，所述抗反射层具有非平坦的底面。
10.根据权利要求9所述的CMOS图像传感器，还包括：
导电柱，设置在所述第一沟槽隔离结构的中心区域并且将所述像素器件的源极/漏极(S/D)区域电连接至穿过所述抗反射层的接触件，其中，所述抗反射层位于在所述衬底的背面处。
11.根据权利要求1所述的CMOS图像传感器，其中，所述像素器件的源极/漏极(S/D)区域包括位于所述源极/漏极(S/D)区域的上部区域处的硅化物层。
12.根据权利要求1所述的CMOS图像传感器，还包括：
浮置扩散阱，在所述衬底内设置在所述P-N结光电二极管和所述第一沟槽隔离结构之间；以及
传输栅电极，在所述衬底的正面上布置在横向地介于所述P-N结光电二极管和所述浮置扩散阱之间的位置处，并且通过栅极介电层与所述衬底分离。
13.根据权利要求12所述的CMOS图像传感器，其中，所述传输栅电极和所述栅极介电层延伸至所述衬底内的位置。
14.一种CMOS图像传感器，包括：
衬底，具有正面和与所述正面相对的背面；
像素区域，设置在所述衬底内，并且包括P-N结光电二极管，所述P-N结光电二极管配置为将从所述背面进入所述衬底的辐射转换成电信号；
第一浅沟槽隔离(STI)结构和第二浅沟槽隔离结构，从所述衬底的正面延伸以围绕所述P-N结光电二极管；
深沟槽隔离(DTI)结构，设置在所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构之间，并且从所述衬底的背面延伸，以在所述衬底内与所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构接合；以及
像素器件，在所述衬底的正面处设置在所述第一浅沟槽隔离结构和第二浅沟槽隔离结构之间，所述像素器件包括设置在所述衬底上方的栅电极和设置在所述衬底内的一对源极/漏极(S/D)区域。
15.根据权利要求14所述的CMOS图像传感器，其中，所述像素器件直接接触所述深沟槽隔离结构的顶面。
16.根据权利要求14所述的CMOS图像传感器，其中，所述像素器件的源极/漏极区域直接接触所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的侧壁。
17.根据权利要求14所述的CMOS图像传感器，其中，所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构的等分线横向等分所述深沟槽隔离结构。
18.根据权利要求14所述的CMOS图像传感器，其中，所述像素器件是源极跟随器晶体管、复位晶体管或行选择晶体管。
19.一种形成图像传感器的方法，包括：
在像素区域的周边处从衬底的正面形成第一浅沟槽隔离(STI)结构和第二浅沟槽隔离结构；
从所述衬底的正面形成与所述像素区域的P-N结光电二极管相对应的掺杂层；
在所述P-N结光电二极管旁边形成传输栅极结构并在所述传输栅极结构与所述P-N结光电二极管相对的一侧形成浮置扩散阱；
在所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构之间形成像素器件的栅极结构以及在所述像素器件的栅极结构旁边形成S/D区域；
形成深沟槽，所述深沟槽从所述衬底的背面延伸至所述衬底内并位于所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构之间且与所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构接合；以及
用介电层填充所述深沟槽以形成深沟槽隔离(DTI)结构。
20.根据权利要求19所述的方法，其中，所述深沟槽形成为从所述衬底的背面暴露所述像素器件的S/D区域。
CN201910387075.2A 2018-09-26 2019-05-10 Cmos图像传感器及图像传感器的形成方法 Active CN110957335B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862736678P 2018-09-26 2018-09-26
US62/736,678 2018-09-26
US16/194,663 US10790326B2 (en) 2018-09-26 2018-11-19 Pixel device on deep trench isolation (DTI) structure for image sensor
US16/194,663 2018-11-19

Publications (2)

Publication Number Publication Date
CN110957335A CN110957335A (zh) 2020-04-03
CN110957335B true CN110957335B (zh) 2022-08-02

Family

ID=69724950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910387075.2A Active CN110957335B (zh) 2018-09-26 2019-05-10 Cmos图像传感器及图像传感器的形成方法

Country Status (5)

Country Link
US (2) US10790326B2 (zh)
KR (1) KR102288341B1 (zh)
CN (1) CN110957335B (zh)
DE (1) DE102018130470A1 (zh)
TW (1) TWI758586B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200085439A (ko) 2019-01-07 2020-07-15 삼성전자주식회사 이미지 센서
US11201124B2 (en) * 2019-07-29 2021-12-14 Omnivision Technologies, Inc. Semiconductor devices, semiconductor wafers, and methods of manufacturing the same
DE102020107390A1 (de) * 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Co. Ltd. Profil einer tiefgrabenisolationsstruktur zur isolierung von hochspannungsvorrichtungen
JP7433863B2 (ja) * 2019-11-27 2024-02-20 キヤノン株式会社 光電変換装置、撮像システム、および移動体
US11749700B2 (en) * 2020-05-28 2023-09-05 Taiwan Semiconductor Manufacturing Company Limited Transparent refraction structure for an image sensor and methods of forming the same
TWI818256B (zh) * 2020-05-28 2023-10-11 台灣積體電路製造股份有限公司 影像感測器的透明折射結構及其形成方法
US11984464B2 (en) * 2020-07-08 2024-05-14 Omnivision Technologies, Inc. CMOS image sensor having front side and back side trench isolation structures enclosing pixel regions and a capacitor for storing the image charge
US11444108B2 (en) * 2020-07-08 2022-09-13 Omnivision Technologies, Inc. Isolation structure for suppression floating diffusion junction leakage in CMOS image sensor
US20220020787A1 (en) * 2020-07-17 2022-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, semiconductor image sensor, and method of manufacturing the same
US11955496B2 (en) * 2020-09-29 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Back-side deep trench isolation structure for image sensor
US11552205B2 (en) 2020-11-13 2023-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Optical sensing device having inclined reflective surface
US11837614B2 (en) * 2021-02-23 2023-12-05 Taiwan Semiconductor Manufacturing Company Limited Fast charge transfer floating diffusion region for a photodetector and methods of forming the same
TWI782461B (zh) * 2021-03-25 2022-11-01 力晶積成電子製造股份有限公司 背照式影像感測器及其製造方法
US20220352220A1 (en) * 2021-04-28 2022-11-03 Omnivision Technologies, Inc. Pixel layout with photodiode region partially surrounding circuitry
US20220359583A1 (en) * 2021-05-05 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation for cross-talk reduction
FR3125918A1 (fr) * 2021-07-28 2023-02-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d’images

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446935A (zh) * 2010-10-07 2012-05-09 索尼公司 固体摄像器件、固体摄像器件的制造方法和电子装置
CN103545325A (zh) * 2012-07-13 2014-01-29 株式会社东芝 固体拍摄装置
CN103974000A (zh) * 2013-02-04 2014-08-06 株式会社东芝 照相机模块、固体摄像装置以及该装置的制造方法
CN107204347A (zh) * 2016-03-17 2017-09-26 台湾积体电路制造股份有限公司 图像传感器件及其制造方法
CN107408568A (zh) * 2016-01-27 2017-11-28 索尼公司 固态成像元件和电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748342B1 (ko) 2005-09-14 2007-08-09 매그나칩 반도체 유한회사 씨모스 이미지 센서의 제조방법
FR2955700B1 (fr) 2010-01-28 2012-08-17 St Microelectronics Crolles 2 Photodiode de capteur d'image
KR20120110377A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 이미지 센서
JP6234173B2 (ja) * 2013-11-07 2017-11-22 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
JP2015153772A (ja) * 2014-02-10 2015-08-24 株式会社東芝 固体撮像装置
US20160225812A1 (en) * 2015-02-03 2016-08-04 Microsoft Technology Licensing, Llc Cmos depth image sensor with integrated shallow trench isolation structures
US10553733B2 (en) * 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. QE approach by double-side, multi absorption structure
KR20180078418A (ko) * 2016-12-29 2018-07-10 삼성전자주식회사 이미지 센서
US10658410B2 (en) * 2018-08-27 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor having improved full well capacity and related method of formation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446935A (zh) * 2010-10-07 2012-05-09 索尼公司 固体摄像器件、固体摄像器件的制造方法和电子装置
CN103545325A (zh) * 2012-07-13 2014-01-29 株式会社东芝 固体拍摄装置
JP2014022448A (ja) * 2012-07-13 2014-02-03 Toshiba Corp 固体撮像装置
CN103974000A (zh) * 2013-02-04 2014-08-06 株式会社东芝 照相机模块、固体摄像装置以及该装置的制造方法
CN107408568A (zh) * 2016-01-27 2017-11-28 索尼公司 固态成像元件和电子设备
CN107204347A (zh) * 2016-03-17 2017-09-26 台湾积体电路制造股份有限公司 图像传感器件及其制造方法

Also Published As

Publication number Publication date
KR102288341B1 (ko) 2021-08-11
DE102018130470A1 (de) 2020-03-26
US20220328537A1 (en) 2022-10-13
TWI758586B (zh) 2022-03-21
CN110957335A (zh) 2020-04-03
US11393863B2 (en) 2022-07-19
KR20200035821A (ko) 2020-04-06
US20200098798A1 (en) 2020-03-26
US20200395394A1 (en) 2020-12-17
TW202013697A (zh) 2020-04-01
US10790326B2 (en) 2020-09-29

Similar Documents

Publication Publication Date Title
CN110957335B (zh) Cmos图像传感器及图像传感器的形成方法
CN109585466B (zh) 互补式金属－氧化物－半导体影像传感器及影像传感器的形成方法
US10510789B2 (en) Extra doped region for back-side deep trench isolation
CN106611766B (zh) 背照式图像传感器及其形成方法
US11538837B2 (en) Semiconductor imaging device having improved dark current performance
TWI723763B (zh) 圖像感測器及其形成方法
CN111584527B (zh) 图像传感器、像素传感器与其形成方法
US20220216262A1 (en) High density image sensor
CN111584528A (zh) 图像传感器及形成图像传感器的方法
US11996431B2 (en) Pixel device on deep trench isolation (DTI) structure for image sensor
US20230109829A1 (en) Semiconductor imaging device having improved dark current performance
CN116504796A (zh) 图像传感器及其形成方法
KR20220151103A (ko) 크로스 토크 감소를 위한 딥 트렌치 격리부
KR20230141394A (ko) 이미지 센서 성능을 증가시키기 위한 격리 구조체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant