CN110957298A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110957298A
CN110957298A CN201910909554.6A CN201910909554A CN110957298A CN 110957298 A CN110957298 A CN 110957298A CN 201910909554 A CN201910909554 A CN 201910909554A CN 110957298 A CN110957298 A CN 110957298A
Authority
CN
China
Prior art keywords
dielectric layer
metal
interconnect structure
capping
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910909554.6A
Other languages
English (en)
Other versions
CN110957298B (zh
Inventor
林易生
刘启人
陈科维
陈亮光
孔德明
洪伟伦
沈稘翔
何嘉玮
徐俊伟
郑仰钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110957298A publication Critical patent/CN110957298A/zh
Application granted granted Critical
Publication of CN110957298B publication Critical patent/CN110957298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal

Abstract

根据本申请的实施例，提供了半导体结构及其形成方法。本公开描述了保护金属互连结构免受用于在金属互连结构上方形成其它金属结构的随后化学机械抛光工艺损坏的技术。使金属互连结构凹陷以在金属互连结构和周围介电层之间形成凹槽。在凹槽内形成金属覆盖结构。使介电层的上部变形以包括拉伸应力，该拉伸应力使介电层相对于金属覆盖结构扩展，以减小或消除金属覆盖结构与介电层之间的界面中的间隙。

Description

半导体结构及其形成方法
技术领域
本申请的实施例涉及半导体领域，并且更具体地，涉及半导体结构及其形成方法。
背景技术
晶体管是用于集成电路的构建块。晶体管通常包括半导体衬底、位于半导体衬底之上或之内的沟道层、位于沟道层之上的栅极氧化物层和栅极堆叠件，以及位于半导体衬底的表面上或表面中的源极和漏极扩散区域。制成至晶体管的栅极堆叠件以及源极和漏极扩散区域的电接触件。在晶体管的顶部，不同的平面上的由铜、铝、钨或钴形成的多层金属线用于晶体管之间的信号传输。金属线所在的平面由金属间介电层间隔开。不同平面上的金属线通过穿过相应的金属间介电层形成的金属互连结构连接。金属互连结构通常可以由钨(W)或钴(Co)形成。
在形成金属互连结构时，进行化学机械抛光(CMP)工艺以去除金属间介电层顶部上的过量金属膜。金属CMP工艺利用CMP浆料，其包括机械磨蚀组分、氧化剂和/或任选的化学金属蚀刻组分。过量金属膜被氧化剂氧化，从而可以通过机械磨蚀和/或化学蚀刻除去氧化的金属膜。
各种氧化金属盐、金属络合物和非金属氧化酸已经用作金属CMP浆料中的氧化剂。实例包括高碘酸、硝酸盐、硫酸盐、柠檬酸盐、铁氰化钾、溴酸钾、碘酸钾、过氧化氢、硝酸铁、次氯酸钙和重铬酸盐和其它氧化剂。
发明内容
根据本申请的实施例，提供了一种半导体结构，包括：衬底；半导体器件，位于所述衬底上方；第一互连结构，位于第一介电层内并且连接至所述半导体器件的端子；第一覆盖结构，位于所述第一互连结构上方并且接触所述第一互连结构，所述第一覆盖结构至少部分地位于所述第一介电层内；以及第二互连结构，位于所述覆盖结构上方并且接触所述第一覆盖结构。
根据本申请的实施例，提供了一种半导体结构，包括：衬底；介电层，位于所述衬底上方；导电通孔结构，位于所述介电层内，所述导电通孔结构的上表面低于所述介电层的与所述导电通孔结构相邻的上表面；以及导电覆盖结构，位于所述导电通孔结构正上方，所述导电覆盖结构的上表面与所述介电层的与所述导电通孔结构相邻的上表面处于相同的水平面或高于与所述导电通孔结构相邻的所述介电层的上表面。
根据本申请的实施例，提供了一种形成半导体结构的方法，包括：在第一介电层内形成第一金属结构，所述第一金属结构的上表面低于所述第一介电层的与所述第一金属结构的上表面相邻的上表面；在所述第一金属结构的上表面上方形成第二金属结构；以及使所述第一介电层的上部变形以具有拉伸应力。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。在附图中，除非上下文另有说明，否则相同的参考标号表示相同的元件或步骤。附图中元件的尺寸和相对位置不一定按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据本发明的实施例的示例性半导体结构；
图2A至图2D示出了图1的半导体结构的可选实施例；
图3示出了根据本发明的实施例的示例性制造工艺。
图4A至图4G示出了图3的制造工艺的各个阶段中的示例性晶圆的截面图。
具体实施方式
本文基于若干观察结果描述了各个实施例。一个观察结果是在半导体结构的后段制程“BEOL”金属化设计中，接触结构(例如，接触硅层的金属或导电结构)、局部金属线、全局金属线和接触插塞(接触通孔)和/或其它导电连接结构通常由不同的金属或金属化合物材料制成。在本文的描述中，术语“金属互连结构”用于指代形成在BEOL工艺中的任何这种接触结构、金属线、接触插塞或其它连接结构。在半导体工业中，术语“MOL”有时用于指代栅极接触件和/或源极/漏极接触件形成的工艺，但是术语“BEOL”通常用于指代FEOL工艺之后的任何晶圆工艺，即，半导体制造工艺。出于描述的目的，在本文的描述中，术语“BEOL”用于指代FEOL工艺之后的任何晶圆工艺，其包括“MOL”的情况。化学机械抛光工艺用于抛光和平坦化那些金属互连结构，以去除金属互连结构沉积中的过量金属材料，例如用于形成金属互连结构的金属膜的不需要或不期望的部分。在第一互连结构的CMP工艺中，包含在CMP浆料中的氧化剂的金属CMP浆料可以穿透并穿过第一金属互连结构和第一金属互连结构周围的金属间介电层之间的界面以到达第二互连结构，第二互连结构位于第一金属互连结构下面并且连接至第一金属互连结构。因此，下面的第二金属互连结构可能被氧化，并且可能由于与氧化剂和具有酸性(即，pH值<7)或碱性(即，pH值＞7) 的化学溶液的直接接触而腐蚀或腐烂。这种氧化、腐蚀或腐烂导致连接故障和/或制造良率损失。随着技术节点变得越来越小并接近或达到低于10nm 的水平，这个问题变得更加突出。例如，在低于10nm的技术中，可能没有空间容限来将衬垫层定位在金属互连结构和周围的金属间介电层之间。缺少衬垫层通常意味着由于第一金属互连结构与周围介电层之间的界面中的间隙，下面的第二金属互连结构更容易受到氧化剂渗透的负面影响。
此外，下面的第二互连结构可以包括与第一互连结构不同的金属材料，这使得在氧化剂渗透的情况下更难以保护第一互连结构和第二互连结构。例如，钨接触插塞(通孔)结构可以连接两层的钴或铜金属线。在另一实例中，钴互连结构可以形成在两层的钨或铝金属线之间并且连接两层的钨或铝金属线。在含有氧化剂的酸性CMP溶液中，铜和钴更容易遭受溶解或其它降解问题。另一方面，钨在含有氧化剂的碱性CMP溶液中更容易遭受溶解或其它降解。相邻互连结构中的不同金属以及它们对CMP浆料的不同反应使得其难以保护下面的金属互连结构免受用于抛光上部金属互连结构的CMP浆料的影响。
另一个观察结果是在CMP工艺中将金属互连结构与围绕金属互连结构的金属间介电层一起抛光，金属材料和介电材料的抛光速率不同，这可能导致在互连结构的上表面和介电层之间形成凹槽，即，互连结构的上表面低于周围的介电层。这种凹槽将使在互连结构和上部互连结构之间形成令人满意的连接变得具有挑战性。例如，凹槽可以被转换成下面的互连结构和上部互连之间的连接界面中的间隙区域。间隙区域使得下面的互连结构更容易受到来自上部互连结构的CMP工艺抛光的CMP化学物质的影响，该CMP化学物质穿透到间隙区域，因为CMP化学物质将积聚在它们可以与下面的互连结构反应的间隙区域中。
所公开的技术的各个实施例形成金属覆盖结构，以填充由第一互连结构的上表面和周围的介电层形成的凹槽区域。在形成金属覆盖结构时，采取措施来保护第一互连结构免于与用于抛光形成在第一互连结构上方的层的CMP浆料接触而受到损坏。在实施例中，金属覆盖结构通过剥离工艺形成，从而使得没有过量的金属材料通过CMP工艺去除。因此，第一互连结构将不接触CMP浆料，并且第一互连结构将不会被损坏。可选地和/或另外地，介电层的上表面部分例如通过离子注入而变形，从而将拉伸应力引入至介电层的上表面部分中。更具体地，增加介电层的该扩展的上表面部分的体积。根据具体情况，增加电介质的上表面部分的体积具有若干益处。例如，如果在介电层的上表面部分和金属覆盖结构之间的界面中存在间隙，则增加上表面部分的体积将使得上表面部分扩展以使间隙变小或闭合间隙。在另一实例中，如果在界面处存在很小的间隙或没有间隙，则增加上表面部分的体积将使得间隙的闭合并且使得介电层的上表面部分对金属覆盖结构施加压缩力。在在界面中不存在间隙的仍另一实例中，使上表面部分扩展使得由介电层的上表面部分对金属覆盖结构施加的压缩力增加。上述每个都是由于介电材料上部的变形引起的，这使得上部朝向覆盖结构扩展并且在某些情况下以增加的力压缩覆盖结构，这将减少化学溶液穿过介电层和金属覆盖结构之间的界面周围的材料的渗透或化学溶液穿过界面渗透到达第一互连结构。
在实施例中，金属覆盖结构是与第二上部互连结构相同的金属材料，或是与第二互连结构相同类型的金属材料的金属材料，相同类型的金属材料相对于对用于抛光第二互连结构的CMP浆料起反应或与用于抛光第二互连结构的CMP浆料反应的材料。因此，如果第二互连结构的CMP浆料与CMP浆料接触或金属覆盖结构和第二互连结构的CMP浆料之间的反应在工艺或器件设计中得到较好的控制或补偿，则金属覆盖结构不会被第二互连结构的CMP浆料过度损坏。也就是说，覆盖结构与第二互连结构的 CMP浆料之间的反应类似于第二互连结构与CMP浆料之间的反应。因此，可以在相应的CMP工艺中较好地控制覆盖结构和第二互连结构的CMP浆料之间的反应。金属覆盖结构防止用于抛光第二互连结构的CMP浆料到达下面的互连结构。因此，通过与用于平坦化上部第二互连结构的CMP浆料接触，将不会损坏下面的第一互连结构。此外，金属覆盖结构还填充第一互连结构的上表面上未如预期形成的凹槽，这有助于在下面的第一互连结构和上部第二互连结构之间形成期望的电连接。
在实施例中，半导体结构包括形成在衬底上方的半导体器件和连接至半导体器件的一个端子(例如，晶体管的源极、漏极、栅极或主体(地面)) 的下层互连结构。在下层互连结构上方形成金属覆盖结构。金属覆盖结构的上表面与围绕下层互连结构的下层金属间介电层基本处于同一水平面。掺杂下层金属间介电层的上部以使该上部变形，从而使得上部具有拉伸应力，该拉伸应力对下层金属间介电层之间的界面施加力。具体地，例如，上部的体积增加，并且在一些实施例中，增加了由下层金属间电介质的该上部对金属覆盖结构施加的压缩力，即，朝向金属覆盖结构的方向。上层互连结构形成在金属覆盖结构上方并且由上层金属间介电层围绕。在实施例中，金属覆盖结构包括与上层互连结构相同的金属材料或相同类型的金属材料。在实施例中，金属覆盖结构包括与下层互连结构不同的金属材料。
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
在以下描述中，阐述了某些具体细节以提供对本发明的各个实施例的透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践本发明。在其它情况下，没有详细描述与电子组件和制造技术相关的公知结构，以避免不必要地模糊本发明的实施例的描述。
除非上下文另有要求，否则在整个说明书和随后的权利要求中，词语“包括”及其变型，诸如“包括”和“包含”，应以开放的，包含性的含义来解释，即，解释为“包括但不限于”。
诸如第一、第二和第三的序数的使用不一定意味着顺序的排列意义，而是可以仅区分步骤或结构的多个实例。
本说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定部件、结构或特性包括在至少一个实施例中。因此，贯穿本说明书，在各个地方出现的短语“在一个实施例中”或“在实施例中”不一定都是指同一实施例。此外，特定部件、结构或特性可以在一个或多个实施例中以任何合适的方式组合。
如在本说明书和所附权利要求中所使用的，单数形式“一”、“一个”和“该”包括复数指示物，除非内容另有明确说明。还应注意，术语“或”通常以包括“和/或”的含义使用，除非内容另有明确说明。
图1示出了示例性结构100。参照图1，结构100包括衬底110(例如硅衬底)以及形成在衬底上方的器件120。器件120示例性地示出为具有栅极122、源极/漏极区域124和主体126的晶体管器件。接触栅极122、源极/漏极124或主体126中的一个的第一互连结构130(例如，穿过衬底 110)形成在第一介电层132内。第一互连结构130的上表面130S低于第一介电层132的上表面132S。凹槽134形成在第一互连结构130的上表面 130S和第一介电层132的上表面132S之间。具体地，凹槽134定位在第一介电层132内并且定位在第一互连结构130的上表面130S上方。
金属覆盖层140形成在凹槽134内并且覆盖第一互连结构130的从凹槽134暴露的上表面130S。在实施例中，金属覆盖结构140具有与第一互连结构130不同的金属或金属化合物材料。介电层132的上部132U例如通过掺杂而变形，以具有拉伸应力。拉伸应力使得介电层132的上部132U 在覆盖结构140的方向上扩展并且增加体积，并且在一些实施例中，当介电层132的变形上部132U接触覆盖结构140时，对金属覆盖层140施加上部132U增加的压缩力，如箭头136所示。上部132U的体积增大使得上部 132U的介电材料朝向金属覆盖结构140扩展，从而使得第一介电层132(具体地，上部132U)和金属覆盖结构140之间的界面142处的间隙(如果存在)的尺寸减小或消除。根据间隙较小(即，间隙的尺寸小于上部132U 在掺杂后扩展的量)的实施例，上部132U的扩展使得间隙闭合并且使得上部132U对金属覆盖结构140施加压缩力。根据不存在间隙的其它实施例，上部132U的扩展使得上部132U的介电材料对金属覆盖结构140施加增加的压缩力136。闭合的间隙和/或由上部132U的介电材料对金属覆盖结构 140施加的增加的压缩力减小了对下面的第一互连结构有害的材料(例如，用于平坦化上部第二互连结构的CMP溶液)到达下面的第一互连结构的风险。
第二互连结构150形成在覆盖结构140上方并且接触覆盖结构140。在实施例中，第二互连结构150具有与覆盖结构140相同的导电材料。在另一实施例中，第二互连结构150是与覆盖结构140相同类型的金属或金属化合物材料，从而使得覆盖结构140和第二互连结构150类似地与它们接触的CMP化学溶液反应。例如，铜和钴是相同类型的金属材料，因为这两种材料在酸性CMP溶液中都遭受溶解或其它降解问题，并且都能抵抗碱性CMP溶液的溶解或其它降解。另一方面，钴和钨是不同类型的金属材料，因为钨在碱性CMP溶液中遭受溶解或其它降解问题，并且抵抗酸性CMP 溶液的溶解或其它降解。本发明的实施例不限于铜、钴和钨，并且在其它实施例中，金属材料是除铜、钴和钨之外的金属材料。在示例性实例中，第一互连结构130是钴，并且覆盖结构140和第二互连结构150是钨。
器件120示例性地示出为场效应晶体管，其不限制本发明的范围。诸如双极型器件或隧道场效应晶体管的其它器件也是可能的并且包括在本发明中。第一互连结构130示例性地示出为至器件(具体地至源极/漏极区域 124)的接触结构，这不是限制性的。第一互连结构可以是位于另一金属互连结构之下的任何金属互连结构。
在实施例中，如图1所示，金属覆盖结构140基本与第一互连结构130 的上表面130S对准。此外，覆盖结构140的上表面140S基本与介电层132 的上表面132S处于同一水平面。然而，本发明不限于覆盖结构140相对于第一互连结构130的上表面130S或介电层132的上表面132S的该示例性轮廓。
图2A至图2D示出了覆盖结构140的可选实施例。每个可选实施例均包括与图1的结构100一些类似的结构部件，为简单起见，省略了对其的描述。在图2A所示的可选实施例中，覆盖结构240(A)完全覆盖第一互连结构130并且还至少在一些方向上横向延伸超出第一互连结构130的表面 130S并且覆盖围绕覆盖结构240(A)的介电层132的部分。也就是说，覆盖结构240(A)至少在一个方向上横向延伸超出第一互连结构130。
在图2B所示的可选实施例中，覆盖结构240(B)与第一互连结构130 未对准并且部分重叠，但是不与第一互连结构130完全重叠。覆盖结构 240(B)仍然定位在第一互连结构130和第二互连结构150之间，从而使得用于抛光第二互连结构150的CMP化学溶液将不会到达覆盖结构240(B) 之下的第一互连结构130。介电层132的上部132U的扩展使得介电层132和覆盖结构240(B)之间的间隙闭合和/或由第一介电层132的上部132S在第一介电层132(或具体地，第一介电层132的上部132U)和金属覆盖结构240(B)之间的界面142处施加的压缩力136增加。界面142中的间隙的这种闭合和/或压缩力的增加使得在第二互连结构150的CMP工艺中使用的化学溶液不能渗透或穿透界面142以到达下面的第一互连结构130。介电层132是氧化硅或另一低k介电材料，例如，介电常数低于4。
在实施例中，第一介电层132的上部132U是相对于第一介电层132 的其余部分的单独的层。例如，上层132U是氮化硅，并且第一介电层132 的其余部分是氮氧化硅SiOxNy或其它低k介电材料。氮化硅上部132U的厚度相对较小，例如介于约
Figure RE-GDA0002379841590000091
至约
Figure RE-GDA0002379841590000092
之间，从而使得包括上部氮化硅部分132U的第一介电层132和层132的其余部分的氮氧化硅的组合的总体介电常数仍相对较低。
通过在多个连续的沉积和/或处理循环中形成具有多个层的例如氮化硅的上部132U，可以增强上部132U内的拉伸应力。在随后的辐射固化之前，还可以通过在较低温度(例如，约400℃至450℃)下沉积氮化硅132U 来引入残余的拉伸应力。通过引入各种掺杂剂，例如Zr或Mg掺杂剂或其它合适的掺杂剂，也可以增强上部132U内的拉伸应力。对于氧化硅上部 132U，可以通过引入如锗“Ge”、硅“Si”、碳“C”、氮“N”、磷“P”或硼“B”中的一种或多种的掺杂剂来增强拉伸应力。
在图2C中所示的可选实施例中，覆盖结构240(C)向上延伸超出第一介电层132。具体地，覆盖结构240(C)的上表面240S高于第一介电层132 的上表面132S。在实施例中，第三介电层242定位在第一介电层132和第二介电层152之间。第三介电层242可以包括与第一介电层132或第二介电层152中的一个或多个相同的介电材料，或可以包括与它们中的任何一个的不同介电材料。在实施例中，第三介电层242可以通过形成有残余拉伸应力或掺杂有杂质的一种或多种来变形，以增强拉伸应力。第三介电层 242内的拉伸应力使得第三介电层242在覆盖结构240(C)的方向上扩展并且使第三介电层242和覆盖结构240(C)之间的界面处的间隙闭合和/或当修改的第三介电层242接触覆盖结构240(C)时，增加第三介电层242对覆盖结构240(C)施加的压缩力。
例如，第三介电层242是氮化硅。通过在多个连续的沉积和/或处理循环中形成具有多个层的氮化物材料层242，可以增强氮化硅层242内的拉伸应力。在随后的辐射固化之前，还可以通过在较低温度(例如，约400℃至450℃)下沉积氮化硅层242来引入残余拉伸应力。通过引入各种掺杂剂，例如Zr或Mg掺杂剂或其它合适的掺杂剂，也可以增强氮化硅层242 内的拉伸应力。对于氮化硅层242，可以通过引入如锗“Ge”、硅“Si”、碳“C”、氮“N”、磷“P”或硼“B”中的一种或多种的掺杂剂来增强拉伸应力。
在另一实施例中，第三介电层242不是例如通过掺杂来修改的，因此没有表现出第一介电层132的已经例如通过掺杂而被修改的上部132U的扩展。例如，第三介电层242可以用作蚀刻停止层。
在图2D所示的可选实施例中，覆盖结构240(D)包括第一部分(或下部)246和第二部分(或上部)248。下部246封闭在凹槽134内，而上部 248向上延伸超出第一介电层132的上表面132S并且至少在一些方向上横向延伸超出凹槽134。例如，可以通过在镶嵌工艺中图案化沉积在第一介电层132上方的过量的金属材料来形成上部248。上部248和下部246也可以通过双镶嵌工艺一起形成。
衬底110可以包括晶体结构的硅衬底和/或如锗的其它元素半导体。可选地或另外地，衬底110可以包括化合物半导体，诸如碳化硅、砷化镓、砷化铟和/或磷化铟。此外，衬底110还可以包括绝缘体上硅(SOI)结构。衬底110可以包括外延层和/或可以是应变的以用于性能增强。衬底110还可以包括各个掺杂配置，这取决于本领域已知的设计要求，诸如P型衬底和/或N型衬底以及诸如P阱和/或N阱的各个掺杂区域。
图3示出了可以用于制成图1和图2A至图2D的实施例的结构或其它半导体结构的一个或多个的示例性制造工艺300的流程图。图4A至图4G 示出了例如在制成图1的结构100的制造工艺的各个阶段中的晶圆400。
参照图3，也参照图4A，在示例性操作310中，提供晶圆400。晶圆 400包括衬底410(例如硅衬底)以及形成在衬底410上方的器件420。互连结构430形成在介电层432内并且直接或间接地接触器件420的端子，例如，器件420的主体、源电极、漏电极或栅电极。图4A示出为示例性实例，互连结构430是直接接触器件420的源极/漏极区域的接触结构，这不限制本发明的范围。
在图4A所示的实施例中，已经完成对晶圆400的CMP工艺。CMP 工艺通常是形成接触插塞或连接通孔的集成组件的镶嵌工艺。由于CMP工艺以不同的抛光速率抛光互连结构430的金属材料和第一介电层432的介电材料，因此互连结构430的上表面可以不与第一介电层432的上表面432S 完全平坦，例如，处于相同高度。在实施例中，互连结构430的上表面包括未如预期形成的凹槽部分438，如虚线所示。凹槽部分438是指互连结构430的表面低于第一介电层432的表面432S。在另一实施例中，互连结构430的上表面未如预期地形成为高于第一介电层432的上表面432S。
第一互连结构430由第一类型的例如钴“Co”的第一导电材料形成，第一类型的第一导电材料相对于其对CMP浆料的pH特性的反应而言。例如，钴对含有氧化剂的酸性CMP溶液的侵蚀更敏感或更容易受到攻击。
在示例操作320中，也参照图4B，通过使第一互连结构430的上表面凹陷来形成凹槽439。凹槽439形成在互连结构430的凹陷表面430RS和介电层432之间。在实施例中，第一互连结构430的凹陷通过蚀刻实现。合适的蚀刻工艺包括干蚀刻或选择性湿蚀刻。干蚀刻工艺通过离子轰击去除材料，离子通常是诸如碳氟化合物、氧、氯等反应性气体的等离子体，其将部分材料从暴露表面上移走。图案化的光刻胶层可以用于干蚀刻以改善材料去除的准确度。对金属互连结构430的暴露部分的材料有选择性的湿蚀刻去除了暴露的互连结构430的部分，其中，介电层432保持基本完整。本发明的实施例不限于用于使第一互连结构430凹陷的前述蚀刻工艺。根据所公开的实施例，可以使用除湿蚀刻或干蚀刻之外的工艺来使第一互连结构430凹陷。
在实施例中，凹槽439的形成控制为使得凹槽439的深度D1和直径 L1之间的比率相对较小，例如，小于1.5。在一些实施例中，D1和L1之间的比率小于1。这种低深度与直径比使得形成在凹槽439内的结构具有低高宽比，这使得能够使用更适合于低高宽比的一些金属沉积例程。例如，物理汽相沉积(PVD)、化学汽相沉积(CVD)、原子层沉积(ALD)等更适合于形成低高宽比结构而不是高高宽比结构。PVD、CVD、ALD沉积工艺都具有良好的间隙填充特性，其可有利地用于形成如本文描述的图1 的覆盖结构140。在实施例中，直径L1在约2nm至约5nm的范围内，并且深度D1在约2nm至约4nm的范围内。本发明的实施例不限于前述高宽比L1和D1。根据本发明的其它实施例，高宽比L1和D1可以与上面明确描述的值和范围不同。
图4B示出了原位预期形成凹槽439的一个示例性实施例，其不限制本发明的范围。凹槽439还可以通过其它工艺形成，这些工艺均包括在本发明中。例如，如图4B(1)所示，在介电层432上方形成附加介电层432A，并且图案化介电层432A以形成暴露第一互连结构430的孔439A。孔439A 和互连结构430的上表面430S形成凹槽439。
在进一步实施例中，不进行示例性操作320并且不预期形成凹槽439。凹槽438，作为在第一互连结构430的上表面和第一介电层432之间的自然或未如预期形成的凹槽部分，用于后续制造工艺而无需进一步修改。因此，随后对凹槽439的引用可以指未如预期形成的凹槽438或预期形成的凹槽439。
在进一步实施例中，如图4B(2)所示，双镶嵌工艺用于通过两个附加介电层432A、432B形成交错孔439B。交错孔439B适合于形成图2D的示例性覆盖结构。注意，在相邻的介电层432、432A、432B之间可以存在蚀刻停止层，以便于孔439A、439B的形成，为了简单起见，省略了这些层。
在示例操作330中，也参照图4C，在凹槽439内形成覆盖结构440。在实施例中，覆盖结构440是与第一互连结构430的导电材料不同的导电材料。在实例中，覆盖结构440的材料是不同类型(第二类型)的导电材料，不同类型的导电材料相对于其与金属CMP浆料的pH特性的反应而言。例如，钨“W”对含有氧化剂的碱性CMP溶液更敏感或易受攻击，这与钴或铜对碱性CMP溶液的敏感性不同。相对于其对金属CMP浆料的pH特性的反应而言，铝与钨类似。在实施例中，覆盖结构440是钨。
覆盖结构440在镶嵌工艺或剥离工艺的一个下形成。取决于具体的形成工艺，CMP操作332可以包括在形成覆盖结构440的操作330中。例如，如果使用镶嵌工艺，则通常包括CMP工艺332以去除沉积在介电层432的表面432S上方的过量的金属材料。在使用剥离工艺并且良好控制的情况下，CMP工艺是可选的。覆盖结构440的导电材料(例如钨)的沉积通过CVD、 PVD或ALD中的一个或具有良好间隙填充性质的其它工艺进行。CVD、 PVD或ALD工艺的良好间隙填充性质确保覆盖结构440和介电层432之间的界面442基本无空隙，从而使得用于抛光覆盖结构440或用于抛光覆盖结构440上方的另一互连结构的CMP浆料将不会渗透或穿透界面442以到达第一互连结构430。
在进一步实施例中，覆盖结构440不形成在预期形成的凹槽439内。相反地，覆盖结构440形成在第一互连结构430的上表面上的未如预期形成的凹槽438(图4A)内。
在示例操作340中，也参照图4D，介电层432的上部432U例如通过掺杂而变形，以使上部432在横向方向上扩展。这种变形是通过离子注入一种或多种掺杂剂锗“Ge”、硅“Si”、碳“C”、氮“N”、磷“P”或硼“B”来实现的。上部432U的这种修改使得介电层432的上部432U朝向介电层432和覆盖结构440之间的界面442(见箭头436)扩展，从而使得介电层432和覆盖结构440之间的界面442中的间隙(如果存在)减少或最小化。在介电层432和覆盖结构440之间的界面442中没有间隙的实施例中，上部432U 的这种扩展使得上部432U对覆盖结构440施加的压缩力增加。当由于掺杂而引起的上部432U的扩展量大于界面442中的间隙的尺寸时，由于上部 432U的扩展而发生上部432U对覆盖结构440施加压缩力。掺杂剂的离子注入控制为浅掺杂，从而使得介电层432的上部432U的扩展性质的修改足以去除上部432U和金属覆盖结构440之间的界面442处的任何间隙和/或当两者彼此接触时增加由上部432U对金属覆盖结构440施加的压缩力。因此，离子注入的深度或上部432U的深度等于或略大于覆盖结构440所在的凹槽439的深度D1。
示例性操作340的修改工艺可以在覆盖结构440形成之前或覆盖结构 440形成之后进行。在实施例中，如果CMP工艺包括在覆盖结构440的形成中，则在形成覆盖结构440之前修改上部432U，从而使得界面442间隙减小以防止在抛光覆盖结构440的过量金属材料期间CMP浆料渗透到第一互连结构430。
如本文所述，上部432U也可以是相对于介电层432的其余部分的单独的层或多个单独的层。单独的上部432U可以直接形成具有适当的应力(残余应力)，例如，合适的拉伸应力，而无需进一步修改。
在另一实施例中，整个介电层432可以形成有合适的拉伸应力，从而使得介电材料倾向于扩展以消除覆盖结构440和/或第一互连结构430以及周围的介电层432的介电材料之间的间隙(如果存在)。
图4D(1)示出了可选或另外的实施例。如图4D(1)所示，在介电层432 上方形成例如氮化硅的蚀刻停止层433。覆盖结构440也形成在蚀刻停止层433内。蚀刻停止层433也可以形成有适当的拉伸应力或修改为引入拉伸应力。蚀刻停止层433内的拉伸应力使得抵抗覆盖结构440的侧壁的压缩力437消除或减小覆盖结构440的侧壁与周围的蚀刻停止层433之间的间隙(如果存在)。
在一些实施例中，上部432U或蚀刻停止层433中的一个可以不包括使压缩力436、437朝向覆盖结构440的侧壁的拉伸应力。即，上部432U或蚀刻停止层433中的一个或多个可以包括使压缩力朝向覆盖结构440的侧壁的拉伸应力。
在示例操作350中，也参照图4E，第二互连结构450形成在第一介电层432上方的第二介电层452内并且接触覆盖结构440。在实施例中，第二互连结构450通过镶嵌工艺形成。在镶嵌工艺中，第二介电层452形成在第一介电层432上方并且被图案化以形成暴露覆盖结构440的孔454。第二互连结构450形成在孔454内，其中，通过CMP工艺352去除过量沉积。可以使用现在已知或未来开发的方法，例如CVD、PVD、镀或其它合适的工艺来实现第二互连结构450的沉积。
在实例中，第二互连结构450由与覆盖结构440相同的导电材料或相同类型的导电材料形成。如果两种导电材料对CMP浆料的pH特性的反应类似，则它们是相同的类型。在覆盖结构是钨的情况下，第二互连结构是钨或铝，导电材料与钨类似地与CMP浆料反应。
例如，在第二互连结构450是钨、温和酸性(例如，pH值小于4)的情况下，CMP浆料用于在CMP操作352中抛光第二互连结构450。浆料还包括氧化第二互连结构450的金属材料(例如钨)的氧化剂。氧化剂可以包括诸如硝酸铁、硝酸铜、硝酸氧锆、氧化金属配合物的氧化金属盐；诸如氯化铁、高锰酸钾、铁氰化钾、硝酸、有机过氧化物、无机过氧化物、过氧化氢、过乙酸、硝酸、过硫酸，过乙酸和高碘酸的氧化性酸；硫酸盐；碘酸钾和过氧化苯甲酰以及其它合适的氧化剂。在实施例中，钨CMP浆料包括含铁氧化剂，例如铁盐，诸如硝酸铁。
CMP浆料还包括多个磨料颗粒。在实施例中，磨料颗粒是碳、金刚石和碳化物、氮化物、氧化物或锑、铝、硼、钙、铈、铬、铜、钆、锗、铪、铟、铁、镧、铅、镁、锰、钕，镍、钪、硅、铽、锡、钛、钨、钒、钇、锌和锆的水合氧化物及其混合物或其它合适的磨料颗粒中的一种或多种。多个磨料颗粒可以包括化学活性金属氧化物和化学惰性氧化物。
可选地，CMP浆料还包含腐蚀抑制剂。腐蚀抑制剂有助于减少钴、铜或钨或暴露于CMP浆料的其它金属的腐蚀。可能的腐蚀抑制剂包括亚氨基唑、三唑和苯并三唑。
可选地，CMP浆料还包括一些表面活性剂，其选自己基硫酸钠、庚基硫酸钠、辛基硫酸钠、壬基硫酸钠和十二烷基硫酸钠、烷基硫酸钠、烷基磺酸盐、季铵盐和壬基醚中的一种或多种。
用于抛光互连结构450的过量膜的CMP浆料可以渗透穿过第二互连结构450和第二介电层452之间的界面456周围的材料，或可以穿过界面456 中的间隙。因为第二互连结构450和覆盖结构440包括相同或相同类型的导电材料，用于抛光与覆盖结构440接触的第二互连结构450的任何CMP 浆料不会以不受控制的方式损坏覆盖结构440。例如，CMP浆料通常选择为促进在包括表面压力、表面温度和氧气供应的受控表面条件下氧化第二互连结构450。在去除受控表面条件的情况下，第二互连结构450或覆盖结构440的剩余部分或残余部分相对于CMP浆料相对稳定。例如，第二互连结构450相对于用于第二互连结构450的CMP浆料的pH值(酸性或者碱性)是稳定的。此外，覆盖结构440防止用于平坦化第二互连结构450的CMP浆料到达第一互连结构430。
不仅介电层432的上部432U的修改减少或消除了覆盖结构440与第一介电层432的上部432U之间的界面442中的间隙，覆盖结构440也改善了第一互连结构430和第二互连结构450之间的电连接。图4F(1)至图4F (3)示出了覆盖结构440改善第一互连结构430与第二互连结构450之间的电连接的各种示例性情况。图4F(1)的实例A示出了覆盖结构440有助于第二互连结构450与第一互连结构430未对准的情况。图4F(2)的实例B示出了覆盖结构440有助于第二互连结构450的直径比第一互连结构430小得多的情况。图4F(3)的实例C示出了覆盖结构440有助于第二互连结构450的直径比第一互连结构430大得多的情况。在图4F(1)至图4F(3)的所有三个示例性情况A、B和C中，在没有覆盖结构440 的情况下，可能发生电连接故障，尤其是当第一互连结构430的上表面包括如图4A所示的未如预期形成的凹槽438时。
用于第一介电层432、第二介电层452或附加介电层432A的材料可以包括氧化硅(SiO2)、氮氧化硅、氮化硅(Si3N4)、一氧化硅(SiO)、碳氮氧化硅(SiONC)、碳氧化硅(SiOC)、一氮化硅(SiN)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、它们的组合或其它合适的介电材料。可以通过化学汽相沉积(CVD)、高密度等离子体CVD、旋涂、溅射或其它合适的方法形成介电层。
应该强调，上述实施例仅仅是实现这些技术的可能的实例，这些实例仅是为了清楚地理解本发明的原理而阐述的。可以对实施例进行许多变化和修改而基本上不脱离本发明的精神和原理。实施例及其组件也可以以各种方式组合，这些方式也包括在本发明中。
例如，如图4G所示，在第一介电层432和第二介电层452之间形成蚀刻停止层或CMP停止层460。蚀刻停止层460由氮化硅“SiN”、氮氧化硅“SiON”、碳化硅“SiC”、碳氧化硅“SiOC”或其它合适的介电材料或它们的组合形成。CMP停止层460保护下面的第一介电层432免受形成第二互连结构450的工艺的影响。
在图4G所示的实施例中，在第二互连结构450上方形成另一覆盖结构 470。第三互连结构480(示为金属线)形成在覆盖结构470上方并通过覆盖结构470连接至第二互连结构450。覆盖结构470包括与第二互连结构450的导电材料不同的导电材料。第三互连结构480包括与覆盖结构470 相同或相同类型的导电材料。根据本文描述的实施例例如通过掺杂修改第二介电层452的上部452U，从而使得上部452U扩展以减小覆盖结构470 和第二介电层452之间的界面472处的任何间隙的尺寸或闭合任何间隙。
通过以下实施例的描述可以进一步理解本发明：
半导体结构实施例包括衬底、位于衬底上方的半导体器件、位于第一介电层内并且连接至半导体器件的端子的第一互连结构、位于第一互连结构上方并且接触第一互连结构的第一覆盖结构，以及位于覆盖结构上方并且接触覆盖结构的第二互连结构。第一覆盖结构至少部分地定位在第一介电层内。
另一实施例针对半导体结构。半导体结构包括衬底和位于衬底上方的介电层内的导电通孔结构。导电通孔结构的上表面低于与导电通孔结构相邻的介电层的上表面。半导体结构还包括位于导电通孔结构正上方的导电覆盖结构。导电覆盖结构的上表面是与导电通孔结构相邻的介电层的上表面基本齐平或高于与导电通孔结构相邻的介电层的上表面。
其它实施例针对方法。在该方法中，在第一介电层内形成第一金属结构。第一金属结构的上表面低于第一介电层的与第一金属结构的上表面相邻的上表面。在第一金属结构的上表面上方形成第二金属结构。使第一介电层的上部变形以具有拉伸应力。
根据本申请的实施例，提供了一种半导体结构，包括：衬底；半导体器件，位于所述衬底上方；第一互连结构，位于第一介电层内并且连接至所述半导体器件的端子；第一覆盖结构，位于所述第一互连结构上方并且接触所述第一互连结构，所述第一覆盖结构至少部分地位于所述第一介电层内；以及第二互连结构，位于所述覆盖结构上方并且接触所述第一覆盖结构。
根据本申请的实施例，所述第一介电层的上部包括抵抗所述第一介电层和所述第一覆盖结构之间的界面的拉伸应力。
根据本申请的实施例，所述第一覆盖结构至少部分地位于所述第一介电层的上部内。
根据本申请的实施例，所述第一介电层的上部包括锗、硅、碳、氮、磷或硼中的一种或多种。
根据本申请的实施例，所述第一覆盖结构包括与所述第二互连结构相同的导电材料。
根据本申请的实施例，所述第一覆盖结构包括与所述第一互连结构不同的导电材料。
根据本申请的实施例，所述第一覆盖结构的导电材料与所述第一互连结构的导电材料的不同在于与酸性溶液或碱性溶液中的至少一种的反应。
根据本申请的实施例，所述第一覆盖结构或所述第一互连结构中的一个是钨，并且所述第一覆盖结构或所述第一互连结构中的另一个是钴或铜中的一种或多种。
根据本申请的实施例，所述第一覆盖结构至少在一个方向上横向延伸超出所述第二互连结构。
根据本申请的实施例，所述第一覆盖结构包括与所述第二互连结构不同的直径。
根据本申请的实施例，所述第一覆盖结构与所述第二互连结构未对准。
根据本申请的实施例，还包括，位于所述第二互连结构正上方的第二覆盖结构和位于所述第二覆盖结构正上方的第三互连结构。
根据本申请的实施例，提供了一种半导体结构，包括：衬底；介电层，位于所述衬底上方；导电通孔结构，位于所述介电层内，所述导电通孔结构的上表面低于所述介电层的与所述导电通孔结构相邻的上表面；以及导电覆盖结构，位于所述导电通孔结构正上方，所述导电覆盖结构的上表面与所述介电层的与所述导电通孔结构相邻的上表面处于相同的水平面或高于与所述导电通孔结构相邻的所述介电层的上表面。
根据本申请的实施例，所述导电覆盖结构在至少一个方向上横向延伸超出所述导电通孔结构。
根据本申请的实施例，所述导电覆盖结构与所述导电通孔结构未对准。
根据本申请的实施例，提供了一种形成半导体结构的方法，包括：在第一介电层内形成第一金属结构，所述第一金属结构的上表面低于所述第一介电层的与所述第一金属结构的上表面相邻的上表面；在所述第一金属结构的上表面上方形成第二金属结构；以及使所述第一介电层的上部变形以具有拉伸应力。
根据本申请的实施例，所述变形包括将锗、硅、碳、氮、磷或硼中的一种或多种的离子注入到所述第一介电层的上部。
根据本申请的实施例，还包括，在所述第二金属结构正上方形成第三金属结构，所述第三金属结构由第二介电层围绕。
根据本申请的实施例，在所述第一介电层内形成所述第一金属结构包括通过去除所述第一金属结构的上部在所述第一介电层和所述第一金属结构之间形成凹槽部分。
根据本申请的实施例，使所述第一介电层的上部变形增加了所述第一介电层的上部的体积。
可以组合上述各种实施例以提供进一步的实施例。本说明书中提及和/ 或申请数据表中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利出版物均通过引用整体并入本文。如果需要，可以修改实施例的各个方面以采用各种专利、申请和出版物的概念来提供其它实施例。
根据以上详细描述，可以对实施例进行这些和其它改变。通常，在以下权利要求中，所使用的术语不应被解释为将权利要求限制于说明书和权利要求中公开的特定实施例，而是应该被解释为包括所有可能的实施例以及这些权利要求所赋予的等同物的全部范围。因此，权利要求不受本发明的限制。

Claims (10)

1.一种半导体结构，包括：
衬底；
半导体器件，位于所述衬底上方；
第一互连结构，位于第一介电层内并且连接至所述半导体器件的端子；
第一覆盖结构，位于所述第一互连结构上方并且接触所述第一互连结构，所述第一覆盖结构至少部分地位于所述第一介电层内；以及
第二互连结构，位于所述覆盖结构上方并且接触所述第一覆盖结构。
2.根据权利要求1所述的半导体结构，其中，所述第一介电层的上部包括抵抗所述第一介电层和所述第一覆盖结构之间的界面的拉伸应力。
3.根据权利要求2所述的半导体结构，其中，所述第一覆盖结构至少部分地位于所述第一介电层的上部内。
4.根据权利要求2所述的半导体结构，其中，所述第一介电层的上部包括锗、硅、碳、氮、磷或硼中的一种或多种。
5.根据权利要求1所述的半导体结构，其中，所述第一覆盖结构包括与所述第二互连结构相同的导电材料。
6.根据权利要求1所述的半导体结构，其中，所述第一覆盖结构包括与所述第一互连结构不同的导电材料。
7.根据权利要求6所述的半导体结构，其中，所述第一覆盖结构的导电材料与所述第一互连结构的导电材料的不同在于与酸性溶液或碱性溶液中的至少一种的反应。
8.根据权利要求6所述的半导体结构，其中，所述第一覆盖结构或所述第一互连结构中的一个是钨，并且所述第一覆盖结构或所述第一互连结构中的另一个是钴或铜中的一种或多种。
9.一种半导体结构，包括：
衬底；
介电层，位于所述衬底上方；
导电通孔结构，位于所述介电层内，所述导电通孔结构的上表面低于所述介电层的与所述导电通孔结构相邻的上表面；以及
导电覆盖结构，位于所述导电通孔结构正上方，所述导电覆盖结构的上表面与所述介电层的与所述导电通孔结构相邻的上表面处于相同的水平面或高于与所述导电通孔结构相邻的所述介电层的上表面。
10.一种形成半导体结构的方法，包括：
在第一介电层内形成第一金属结构，所述第一金属结构的上表面低于所述第一介电层的与所述第一金属结构的上表面相邻的上表面；
在所述第一金属结构的上表面上方形成第二金属结构；以及
使所述第一介电层的上部变形以具有拉伸应力。
CN201910909554.6A 2018-09-26 2019-09-25 半导体结构及其形成方法 Active CN110957298B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862736957P 2018-09-26 2018-09-26
US62/736,957 2018-09-26
US16/400,620 2019-05-01
US16/400,620 US11037799B2 (en) 2018-09-26 2019-05-01 Metal heterojunction structure with capping metal layer

Publications (2)

Publication Number Publication Date
CN110957298A true CN110957298A (zh) 2020-04-03
CN110957298B CN110957298B (zh) 2021-10-29

Family

ID=69725330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910909554.6A Active CN110957298B (zh) 2018-09-26 2019-09-25 半导体结构及其形成方法

Country Status (5)

Country Link
US (3) US11037799B2 (zh)
KR (1) KR102354655B1 (zh)
CN (1) CN110957298B (zh)
DE (1) DE102019112264B4 (zh)
TW (1) TWI718655B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791204B2 (en) * 2020-04-21 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with connecting structure having a doped layer and method for forming the same
US11652053B2 (en) * 2020-04-28 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same
US11574841B2 (en) * 2020-08-27 2023-02-07 Nanya Technology Corporation Semiconductor device with intervening layer and method for fabricating the same
KR20220053879A (ko) 2020-10-23 2022-05-02 삼성전자주식회사 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260850A1 (en) * 2004-05-24 2005-11-24 Asm Japan K.K. Low-carbon-doped silicon oxide film and damascene structure using same
CN101106151A (zh) * 2007-06-21 2008-01-16 复旦大学 基于二极管单元选通的相变存储器及其制造方法
CN102024744A (zh) * 2009-09-16 2011-04-20 中国科学院微电子研究所 半导体器件及其制造方法
JP2013110360A (ja) * 2011-11-24 2013-06-06 Renesas Electronics Corp 半導体装置の設計方法、半導体装置の製造方法および半導体装置
US20140327140A1 (en) * 2013-05-03 2014-11-06 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with improved contact structures
CN106560920A (zh) * 2015-10-02 2017-04-12 台湾积体电路制造股份有限公司 具有超厚金属的半导体结构和制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005724B2 (en) * 2004-02-13 2006-02-28 Agere Systems Inc. Semiconductor device and a method of manufacture therefor
WO2006020565A2 (en) * 2004-08-09 2006-02-23 Blue29, Llc Barrier layer configurations and methods for processing microelectronic topographies having barrier layers
US7476618B2 (en) * 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
JP5204370B2 (ja) * 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20080054466A1 (en) * 2006-08-31 2008-03-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
US7576003B2 (en) 2006-11-29 2009-08-18 International Business Machines Corporation Dual liner capping layer interconnect structure and method
US20090001591A1 (en) * 2007-06-29 2009-01-01 Michael Haverty Reducing resistivity in metal interconnects by compressive straining
JP2010258215A (ja) * 2009-04-24 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011228419A (ja) 2010-04-19 2011-11-10 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US9269612B2 (en) 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
JP2014137378A (ja) 2013-01-15 2014-07-28 Asahi Glass Co Ltd 撮像装置用液晶素子および光学ローパスフィルタ
US10032712B2 (en) * 2013-03-15 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure
JP5856227B2 (ja) * 2014-05-26 2016-02-09 ルネサスエレクトロニクス株式会社 半導体装置
CN109216267A (zh) 2014-12-23 2019-01-15 英特尔公司 解耦过孔填充
KR102217242B1 (ko) * 2017-03-08 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10886225B2 (en) * 2018-03-05 2021-01-05 International Business Machines Corporation BEOL alternative metal interconnects: integration and process
US10923393B2 (en) * 2018-09-24 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Contacts and interconnect structures in field-effect transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260850A1 (en) * 2004-05-24 2005-11-24 Asm Japan K.K. Low-carbon-doped silicon oxide film and damascene structure using same
CN101106151A (zh) * 2007-06-21 2008-01-16 复旦大学 基于二极管单元选通的相变存储器及其制造方法
CN102024744A (zh) * 2009-09-16 2011-04-20 中国科学院微电子研究所 半导体器件及其制造方法
JP2013110360A (ja) * 2011-11-24 2013-06-06 Renesas Electronics Corp 半導体装置の設計方法、半導体装置の製造方法および半導体装置
US20140327140A1 (en) * 2013-05-03 2014-11-06 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with improved contact structures
CN106560920A (zh) * 2015-10-02 2017-04-12 台湾积体电路制造股份有限公司 具有超厚金属的半导体结构和制造方法

Also Published As

Publication number Publication date
DE102019112264B4 (de) 2023-08-24
US20230230846A1 (en) 2023-07-20
KR102354655B1 (ko) 2022-01-24
DE102019112264A1 (de) 2020-03-26
CN110957298B (zh) 2021-10-29
US20200098591A1 (en) 2020-03-26
TW202013537A (zh) 2020-04-01
KR20200035841A (ko) 2020-04-06
TWI718655B (zh) 2021-02-11
US11637021B2 (en) 2023-04-25
US11037799B2 (en) 2021-06-15
US20210272818A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
CN110957298B (zh) 半导体结构及其形成方法
US10985061B2 (en) Methods for forming contact plugs with reduced corrosion
US9806023B1 (en) Selective and non-selective barrier layer wet removal
US9287213B2 (en) Integrated circuits with improved contact structures
US8207060B2 (en) High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
US6114238A (en) Self-aligned metal nitride for copper passivation
US20060017093A1 (en) Semiconductor devices with overlapping gate electrodes and methods of fabricating the same
US8703606B2 (en) Method for manufacturing semiconductor device having a wiring structure
CN111128886A (zh) 半导体装置的形成方法
CN113113362A (zh) 半导体装置与其形成方法
CN111435639B (zh) 半导体结构及其形成方法
TWI808374B (zh) 半導體裝置及其形成方法
US9997412B1 (en) Methods of manufacturing semiconductor devices
US20210233861A1 (en) Liner-Free Conductive Structures with Anchor Points
CN113451203A (zh) 半导体结构的形成方法
TWI772679B (zh) 半導體裝置的平坦化方法及化學機械研磨漿料組合物
JP5515808B2 (ja) 半導体装置の製造方法
CN220774363U (zh) 半导体结构
KR100559988B1 (ko) 반도체 소자 및 그 제조방법
KR20210122647A (ko) 금속층 평탄화에서의 결함 제거를 위한 이온 주입 프로세스
CN110783186A (zh) 半导体装置结构的形成方法
CN112309956A (zh) 半导体结构及其形成方法
KR20010061259A (ko) 반도체 소자의 캐패시터 콘택용 플러그 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant