TWI772679B - 半導體裝置的平坦化方法及化學機械研磨漿料組合物 - Google Patents

半導體裝置的平坦化方法及化學機械研磨漿料組合物 Download PDF

Info

Publication number
TWI772679B
TWI772679B TW108133959A TW108133959A TWI772679B TW I772679 B TWI772679 B TW I772679B TW 108133959 A TW108133959 A TW 108133959A TW 108133959 A TW108133959 A TW 108133959A TW I772679 B TWI772679 B TW I772679B
Authority
TW
Taiwan
Prior art keywords
oxidant
metal
chemical mechanical
mechanical polishing
polishing slurry
Prior art date
Application number
TW108133959A
Other languages
English (en)
Other versions
TW202026391A (zh
Inventor
徐俊偉
劉啟人
沈稘翔
鄭仰鈞
洪偉倫
陳亮光
陳科維
何嘉瑋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202026391A publication Critical patent/TW202026391A/zh
Application granted granted Critical
Publication of TWI772679B publication Critical patent/TWI772679B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

本發明實施例描述一種金屬表面化學機械研磨技術。在金屬化學機械研磨漿料中包含一種錯合劑或微胞。在化學機械研磨漿料中包含與氧化劑鍵結的錯合劑，以在組合體的核心形成與氧化劑分子的錯合物，例如超分子組合體，且前述氧化劑分子被錯合劑分子包圍。形成的錯合物具有增大的尺寸。

Description

半導體裝置的平坦化方法及化學機械研磨漿料組合物
本發明實施例係關於半導體技術，且特別關於一種化學機械研磨漿料和化學機械研磨方法。
電晶體是用於積體電路的構件。電晶體通常包含半導體基底，在半導體基底上方或之內的通道層，在通道層上方的閘極氧化物層和閘極堆疊，以及在至少一個半導體基底的表面上或表面中的源極和汲極擴散區域。對電晶體的閘極堆疊以及源極和汲極擴散區域進行電接觸。在電晶體的上方，在不同的平面上形成銅、鋁、鎢或鈷的複數個金屬線層作為佈線，用於電晶體之間的信號傳輸。多個金屬線層所在的平面由金屬間介電層隔開。不同平面上的金屬線藉由金屬內連線結構連接，前述金屬內連線結構藉由各自的金屬間介電層所形成。金屬內連線結構通常可以由鎢(W)或鈷(Co)形成。
在形成金屬內連線結構時，進行化學機械研磨(chemical mechanical polishing，CMP)製程以移除金屬間介電層頂部上的額外的金屬膜。金屬CMP製程利用CMP漿料，其包含機械研磨成分、氧化劑(oxidant或oxidizer)和可選的化學金屬蝕刻成分。額外的金屬膜被氧化劑氧化，使得氧化的金屬膜可以藉由機械研磨及/或化學蝕刻移除。因此，金屬CMP漿料包含一種或多種氧化劑以促進金屬氧化。
本發明實施例提供了一種半導體裝置的平坦化方法，包括：接收基板，基板包括裝置、第一金屬層於裝置上、介電層於第一金屬層上，介電層具有暴露第一金屬層的開孔(aperture)、以及第二金屬層，第二金屬層包括於介電層上的第一部分和於第一金屬層上且穿過開孔的第二部分，第一部分包括上部和比上部接近裝置的下部；使用包括第一氧化劑的第一化學機械研磨漿料，研磨第一部分的上部；以及使用包括氧化劑組合體(oxidizer assembly)的第二化學機械研磨漿料，研磨第一部分的下部，氧化劑組合體由氧化劑與錯合劑(complex agent)鍵結且具有比第一氧化劑更大的尺寸。
本發明實施例提供了一種半導體裝置的平坦化方法，包括：接收基板，基板包括裝置、於裝置上的第一金屬材料的第一金屬層、於第一金屬層上的介電層、以及於介電層上的第二金屬材料的第二金屬層，第二金屬層位於穿過介電層的開孔中且抵接(abut)開孔下的第一金屬層；對第二金屬層的表面施加第一化學機械研磨漿料，第一化學機械研磨漿料包括氧化劑組合體，氧化劑組合體包括氧化劑與藉由非共價力鍵結到氧化劑的錯合劑，氧化劑具有足以氧化第二金屬材料的氧化電位；以及以第一化學機械研磨漿料研磨第二金屬層。
本發明實施例提供了一種化學機械研磨漿料組合物，包括：複數個研磨粒(abrasive particles)；以及複數個氧化劑組合體，每個氧化劑組合體都包括氧化劑和藉由非共價力鍵結到氧化劑的錯合劑。
以下內容提供了很多不同的實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件之上，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。另外，本發明實施例可能在許多範例中重複元件符號及/或字母。這些重複是為了簡化和清楚的目的，其本身並非代表所討論各種實施例及/或配置之間有特定的關係。
再者，此處可能使用空間上的相關用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他類似的用語可用於此，以便描述如圖所示之一元件或部件與其他元件或部件之間的關係。此空間上的相關用語除了包含圖式繪示的方位外，也包含使用或操作中的裝置的不同方位。當裝置被轉至其他方位時(旋轉90度或其他方位)，則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。
本文描述的各種實施例基於以下觀察：在金屬CMP製程期間及/或之後移除金屬內連線結構的額外的金屬膜(例如，用於形成金屬內連線結構的金屬膜的不想要或不期望的部分)。CMP漿料中所包含的金屬CMP漿料或特別是氧化劑，可以穿透並穿過導電的(例如金屬)內連線結構和金屬間介電層之間的界面，以到達下方金屬部件，例如藉由金屬內連線結構連接的下方金屬線。因此，下方金屬部件可能被氧化並且可能由於與氧化劑的直接接觸而腐蝕或腐壞，這種氧化、腐蝕或腐壞導致連接失敗及/或製造缺陷。隨著技術節點變小並接近或達到低於10nm的水平，這個問題變得更加顯著。例如，在低於10nm技術中，金屬內連線結構與周圍的金屬間介電層之間的襯層可能沒有空間預算(space budget)，這使得下方金屬線更容易受到氧化劑穿透的負面影響。
此外，下方金屬線可以包含與內連線結構不同的金屬材料，這使得在氧化劑穿透的情況下更難以保護內連線結構和下方金屬線。例如，鎢內連線結構可以連接兩層鈷或銅金屬線。鈷內連線結構可以連接兩層鋁或銅金屬線。例如，在含有氧化劑的酸性CMP溶液中，銅和鈷更容易溶解或其他降解(degradation)。另一方面，在含有氧化劑的鹼性CMP溶液中，鎢更容易溶解或其他降解。
所揭露技術的各種實施例包含添加錯合劑到金屬CMP漿料中，使得錯合物或微胞得以形成，例如超分子組合體，其核心中的氧化劑分子被錯合劑分子包圍。形成的錯合物或微胞在本文中稱為「氧化劑組合體」或「錯合的氧化劑」。與單獨的氧化劑相比，隨著增大的尺寸或改變的表面電荷，氧化劑組合體不會穿透金屬內連線結構和金屬間介電層之間的界面，從而保護下方金屬線。
形成微胞的錯合劑或表面活性劑，在本文中稱為「錯合劑」用於描述目的而不限制本發明實施例的範圍，是基於各種因素所選擇的。例如，選擇錯合劑以通過錯合劑和氧化劑之間的吸引力，與氧化劑組合或錯合，前述吸引力由一種或多種非共價鍵產生，例如靜電、π效應、凡得瓦力(Van der Waals force)和疏水/親水效應。此外，控制錯合劑的添加，使得金屬CMP溶液的總pH值基本上不變。例如，弱(mild)酸性CMP溶液用於鎢(W)內連線結構，並且額外的錯合劑不會改變鎢CMP溶液的一般弱酸性性質。又例如，弱鹼性CMP溶液用於鈷(Co)或銅(Cu)內連線結構，並且額外的錯合劑不會改變鈷CMP或銅CMP溶液的一般弱鹼性性質。
在各種實施例中，鎢CMP漿料包含含鐵氧化劑，例如鐵鹽，如硝酸鐵(ferric nitrate)。在一實施例中，弱酸性(pH值>4)的鎢CMP漿料包含約0.0005至約10wt%的硝酸鐵作為氧化劑。對於各種CMP製程的要求，可以使用約2至約7.5wt%的硝酸鐵。在各種實施例中，包含一或多個羧基(如COOH)的一種或多種羧酸化合物(即R-COOH)作為錯合劑。作為示例的二羧酸，例如草酸、蘋果酸、丙二酸和甲酸是適合的錯合劑。將羧酸化合物加到鎢CMP漿料中，其中前述羧酸化合物與氧化劑結合形成氧化劑組合體(oxidizer assemblies)。在CMP漿料中的氧化劑是硝酸鐵並且將丙二酸作為錯合劑添加到CMP漿料中的實施例中，丙二酸與硝酸鐵錯合形成氧化劑組合體，其包含被丙二酸包圍的硝酸鐵分子。普遍應理解的是，氧化劑和一種或多種羧酸化合物藉由在氧化劑和錯合劑之間形成非共價鍵而形成氧化劑組合體，但本發明實施例的範圍並不以此為限。
為了補償由於氧化劑(例如，硝酸鐵)與羧酸化合物(例如，丙二酸)錯合所引起的鎢移除速率的電位降低，CMP漿料中硝酸鐵的重量百分比增加約0.5%左右。此外，在鎢CMP製程中的研磨步驟期間施加的表面壓力可以增加，例如增加1psi左右，以進一步補償由於錯合氧化劑與羧酸化合物而導致的鎢移除速率的電位損失，以形成氧化劑組合體。
根據其他的本發明實施例，鈷或銅CMP漿料包含氧化劑，例如過碘酸、過氧化氫、碘酸鉀、過錳酸鉀、過硫酸銨、鉬酸銨、硝酸鐵、硝酸、硝酸鉀及其混合物。在一實施例中，弱鹼性(pH值7至10)鈷(或銅)CMP漿料包含約0.0005至約10wt%的氧化劑。對於特定的鈷CMP製程的要求，可以使用約0.5wt%的氧化劑。在一實施例中，將一種或多種選自乙二胺四乙酸(ethylenediamine tetraacetate acid，EDTA)、次氮基三乙酸(nitrilotriacetic acid，NTA)，三磷酸鈉(sodiumtripolyphosphate，STPP)等的錯合劑加到弱鹼性鈷CMP漿料中，以產生氧化劑組合體，其中氧化劑與錯合劑錯合以形成氧化劑組合體，其包含被錯合劑包圍的氧化劑。為了補償在鈷或銅CMP漿料中氧化劑和錯合劑錯合所引起的鈷或銅移除速率的電位降低，氧化劑的重量百分比增加約0.5%左右。此外，在鈷或銅CMP製程中的研磨步驟期間施加的表面壓力可以增加1psi左右，以進一步補償由於錯合氧化劑與錯合劑的鈷或銅移除速率的電位損失，以形成在鈷或銅CMP漿料中的氧化劑組合體。
包含與錯合劑錯合的氧化劑的氧化劑組合體，表現出降低氧化劑組合體的速率或防止氧化劑組合體穿透金屬間介電質和金屬內連線結構之間的界面的性質。在各種實施例中，這樣的性質包含一種或多種氧化劑組合體，其尺寸大於單獨的氧化劑，這種較大的尺寸抑制或防止氧化劑組合體穿過到金屬間介電質和金屬內連線結構之間的界面中。其他這樣的性質包含具有表面電荷的氧化劑組合體，其抑制或防止氧化劑組合體穿過到及/或穿透金屬間介電質和金屬內連線結構之間的界面。藉由防止氧化劑穿過金屬間介電質和金屬內連線結構之間的界面，使得下方金屬線不會暴露於選擇用於金屬內連線結構的金屬CMP漿料的氧化劑。
在各種情況中，內連線結構可以包含多個導電層。例如，可以在鎢、鈷或銅接觸插塞之前的凹槽中形成一個或多個阻障層/襯層。多個CMP製程和各自的漿料可用於多個金屬層。在金屬CMP漿料中的氧化劑與錯合劑錯合之揭露的技術，獲得可用於金屬層的CMP製程具有增大尺寸的氧化劑組合體及/或期望的表面電荷，前述金屬層的CMP製程涉及容易受到氧化劑穿過的金屬間介電層的界面。例如，當在凹槽中的銅接觸插塞之前形成鈷襯層時，用於移除上方的鈷的CMP漿料可包含在鈷CMP漿料中與氧化劑非共價鍵結的錯合劑，即非共價力的鍵結，並形成具有增大尺寸及/或期望的表面電荷的氧化劑組合體。因此，藉由鈷襯層和金屬間介電層之間的界面，抑制或防止鈷CMP漿料的氧化劑到達下方金屬線，例如鎢。
在另一示例中，在例如由TaN形成的阻障層或者例如由氮氧化矽(SiON)形成的蝕刻停止層，形成於金屬間介電層上，以保護在形成內連線結構的鑲嵌製程中的金屬間介電層的情況中，用於與一些其他金屬層一起移除阻障層或蝕刻停止層的CMP製程也可以使用含有CMP漿料的氧化劑。所揭露用於形成和使用氧化劑組合體的技術，可用於這種阻障層CMP製程中。
參見第1A圖，在所揭露技術的示例實施方式中，半導體晶圓100包含金屬填充內連線結構110的陣列(為了說明僅顯示其中一個)，例如接觸插塞，通過介電層114形成在凹陷112中並連接到下方金屬線116。下方金屬線116最終通過一個或多個預先存在的內連線結構110PV連接到裝置D，為了例示的目的僅顯示其中一個。現有的內連線結構110PV指的是已形成的內連線結構，並且已經進行CMP製程以移除用於內連線結構110的額外的金屬層110E。
通過鑲嵌製程形成內連線結構110，包含例如微影圖案化、非等向蝕刻和金屬填充。在一實施例中，金屬內連線結構110包含與下方金屬線116的金屬材料不同的金屬材料。例如，根據本文描述的各種實施例，金屬內連線結構110包含鎢W，並且下方金屬線116包含銅Cu或鈷Co。界面118存在於W內連線結構110和金屬間介電層114之間。界面118意外地且有時不可避免地包含間隙或空隙。
例如，金屬間介電層114是基於二氧化矽的材料，例如摻雜碳的二氧化矽(C-氧化物)。可以使用有機矽烷前驅物如八甲基-環-四-矽氧烷(octa-methyl-cyclo-tetra-siloxane)和四-甲基-環-四-矽氧烷(tetra-methyl-cyclo-tetra-siloxane)，和使用電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，　CVD)製程形成C-氧化物。基於前驅物和製程條件，C-氧化物層的介電常數「K」值可以在約2至約3的範圍內變化，這通常被認為是低「K」介電質。其他低K介電材料也可用於金屬間介電層114，例如氟矽玻璃或多孔氧化物，它們都包括在本發明實施例中。
如第1A圖所示，用金屬內連線結構110填充凹槽112也導致多餘的金屬層110E的金屬材料與在金屬間介電層114上面的金屬內連線結構110的金屬材料相同。
參照第1B圖，在一實施例中，執行CMP製程以移除多餘的金屬層110E。使用CMP漿料和研磨墊進行CMP製程，前述CMP漿料和研磨墊適合用於多餘的金屬層110E的足夠高的移除速率，並且用於保護金屬內連線結構110免於受意外損壞。例如，將CMP漿料塗到多餘的金屬層110E的表面上，並使用研磨機械(例如研磨墊)用CMP漿料進行研磨。
在研磨墊旋轉的同時施加表面壓力。表面壓力在約0.5psi和約5psi之間。
CMP漿料包含複數個研磨粒。在一實施例中，研磨粒是碳、鑽石和銻、鋁、硼、鈣、鈰、鉻、銅、釓、鍺、鉿、銦、鐵、鑭、鉛、鎂、錳、釹、鎳、鈧、矽、铽、錫、鈦、鎢、釩、釔、鋅和鋯、及其混合物的碳化物、氮化物、氧化物或氫化物中的一種或多種，或其他適合的研磨粒。複數個研磨粒可包含化學活性金屬氧化物和化學惰性氧化物。
CMP漿料更包含氧化多餘的金屬層110E的金屬材料的氧化劑，例如鎢(W)。氧化劑可包含氧化金屬鹽，例如硝酸鐵、硝酸銅、硝酸氧鋯、氧化金屬錯合物、如氯化鐵、過錳酸鉀、鐵氰化鉀、硝酸、有機過氧化物、無機過氧化物、過氧化氫、過乙酸、硝酸、過硫酸、過氧乙酸和過碘酸、硫酸鹽、碘酸鉀和過氧化苯甲醯的氧化酸等等和其他適合的氧化劑。
可選地，CMP漿料更包含腐蝕抑制劑。腐蝕抑制劑有助於減少鈷、銅或鎢或暴露於CMP漿料的其他金屬的腐蝕。可能的腐蝕抑制劑包含咪唑(imidazoles)、三唑和苯並三唑。
可選地，CMP漿料更包含一些表面活性劑，其選自己基硫酸鈉、庚基硫酸鈉、辛基硫酸鈉、壬基硫酸鈉、和十二烷基硫酸鈉、烷基硫酸鈉、烷基磺酸鹽、季銨鹽、和壬基醚中的一種或多種。
CMP漿料具有適合於多餘的金屬層110E的金屬材料類型的受控 (controlled)的pH值。此外，相對於一個或多個金屬間介電層114和與多餘的金屬層110E相鄰的其他表面部件，CMP漿料也提供對多餘的金屬層110E的金屬材料的高選擇性。
例如，在內連線結構110和多餘的金屬層110E是鎢的情況下，使用弱酸性的CMP漿料，例如小於4的pH值。鎢CMP漿料包含含鐵氧化劑，例如鐵鹽，如硝酸鐵。在一實施例中，選自一種或多種含有一個或多個羧基的羧酸化合物(R-COOH)的一種或多種類型的錯合劑，用作錯合劑，例如丙二酸。將羧酸化合物加到鎢CMP漿料中，其中前述羧酸化合物與氧化劑結合形成氧化劑組合體。將羧酸化合物加到鎢CMP漿料中，其範圍為CMP漿料的約0.0005wt%至約20wt%或CMP漿料中氧化劑的約100wt%至約1000wt%。CMP漿料中氧化劑和羧酸化合物之間的重量比例在約1：1至約1:10的範圍內。在CMP漿料中的氧化劑是硝酸鐵並且添加丙二酸作為錯合劑的實施例中，在CMP漿料中，丙二酸與硝酸鐵錯合形成氧化劑組合體，前述氧化劑組合體包含血紅素(hemoglobin)中或類似於血紅素中丙二酸包圍硝酸鐵分子的錯合結構。根據本文所述的各種實施例，氧化劑組合體的尺寸較大，從而減少及/或防止氧化劑組合體穿透到界面118中。在其他實施例中，氧化劑組合體具有表面電荷，其抑制或防止氧化劑組合體穿透金屬間介電質和金屬內連線結構之間的界面。
在一實施例中，為了補償在鎢CMP漿料中由於氧化劑(例如硝酸鐵)與錯合劑錯合所引起的鎢移除速率的電位降低，硝酸鐵的重量百分比增加，例如，約0.5%。為了進一步補償由於鎢CMP漿料中的氧化劑與錯合劑錯合而導致鎢移除速率的電位損失，可以增加在鎢CMP製程中施加的表面壓力，例如，從約0.5 psi至約5 psi的範圍中增加約1psi。
在金屬內連線結構110和多餘的金屬層110E是鈷的情況下，適合的CMP漿料可以是弱鹼性，例如，pH值在約7至約10的範圍內。鹼性漿料包含一個或多個氧化劑選自上述鈷CMP漿料氧化劑。在一實施例中，弱鹼性的(pH值7至10)鈷CMP漿料包含約0.0005wt%至約20wt%的錯合劑或約0.0005wt%至約10wt%的氧化劑。在鈷CMP漿料中的氧化劑和錯合劑之間的重量比例在約1：1至約1:10的範圍內。
在金屬內連線結構110和多餘的金屬層110E是銅的情況下，適合的CMP漿料可以是弱鹼性，例如，pH值在約7至約10的範圍內。鹼性漿料包含一種或多種氧化劑，選自無機和有機過化合物、溴酸及其鹽、硝酸及其鹽，氯酸及其鹽、鉻酸及其鹽、碘酸及其鹽、鐵及其鹽、銅及其鹽、稀土金屬氧化物、過渡金屬氧化物、鐵氰化鉀、重鉻酸鉀、過氧化氫等。在一些情況下，這些氧化劑可以以CMP漿料的約0.01wt%至約10wt%的量存在，或者在一些其他情況下，可以以CMP漿料的約0.1wt%至約5wt%的量存在。根據各種實施例，銅CMP漿料包含一種或多種選自乙二胺四乙酸(EDTA)，次氮基三乙酸(NTA)，三磷酸鈉(STPP)等的錯合劑。銅CMP漿料包含約0.0005wt%至約20wt%的EDTA錯合劑。銅CMP漿料中氧化劑和錯合劑之間的重量比例在約1：1至約1:10的範圍內。
參見第1C圖，在替代實施例中，執行多個CMP製程以移除多餘的金屬層110E。例如，通過第一CMP製程，使用最佳化(optimized)的第一CMP漿料(「漿料1」)和第一研磨墊(「研磨1」)移除多餘的金屬層110E的第一部分110E1，以獲得多餘的金屬層110E(例如鎢)的高移除速率。例如，鎢移除速率可以在約4000Å/分至約8000 Å/分的範圍內。第一CMP不會移除多餘的金屬層到金屬間介電層114的上表面114S，並且留下多餘的金屬層110E的第二部分110E2。在第一CMP之後，金屬內連線結構110和金屬間介電層114之間的界面118沒有被暴露，因此不可能藉由硝酸鐵氧化劑穿透界面118。因此，根據本發明實施例，包含在第一CMP漿料中的氧化劑，例如用於鎢的硝酸鐵，不需要與如丙二酸的錯合劑錯合。
參見第1D圖，在第二CMP製程中，移除多餘的金屬層110E的剩下的第二部分110E2，直到到達金屬間介電層114。與第一CMP漿料相比，第二CMP漿料(「漿料2」)和第二研磨墊(「研磨2」)可具有較低的靜態蝕刻速率，使得對所得的鎢內連線結構110的靜態蝕刻效果降低。根據本文所述的各種實施例，第二漿料中的氧化劑與一種或多種錯合劑錯合，以產生尺寸大於允許穿透金屬內連線結構110和金屬間介電層114之間的界面的間隙的氧化劑組合體。
在第二CMP漿料中，氧化劑被錯合劑包圍，這可能會影響第二CMP漿料的研磨的性能，例如移除速率。因此，在一實施例中，第二CMP漿料包含的氧化劑比第一CMP漿料多，且約多0.5wt%的CMP漿料。此外，移除第二部分110E2的第二CMP，可以在比移除第一部分110E1高約1psi的表面壓力下進行。
參見第2A圖，替代地或另外地，金屬內連線結構110包含在接觸插塞金屬層220和金屬間介電層114之間的阻障層/襯層210。阻障層/襯層210由鉭、鈦、鎢或鈷中的一種或多種形成。金屬接觸插塞層由不同於阻障層/襯層的金屬形成。例如，接觸插塞層220是銅(Cu)且襯層210是鎢(W)。
鎢阻障層/襯層210不可避免地形成多餘的鎢襯層210E。銅接觸插塞金屬層220不可避免地形成多餘的銅接觸層220E。即，多餘的金屬層110E包含多餘的襯層210E和多餘的接觸層220E。界面118形成在阻障層/襯層210和金屬間介電層114之間。界面222形成在阻障層/襯層210和金屬接觸插塞層220之間。
參照第2B圖，執行接觸金屬CMP製程(「CMP3」)以移除多餘的接觸層220E，直到露出多餘的襯層210E。由於界面222通常不包含間隙或包含最小尺寸的間隙，因此接觸金屬CMP(「漿料3」)的漿料包含不與錯合劑錯合的氧化劑。或者，如果在界面222中預期或不可避免地形成間隙，則可以將錯合劑添加到襯層CMP漿料(「漿料3」)中，使得增大的氧化劑組合體能防止接觸金屬CMP漿料的氧化劑穿過界面222以到達下方阻障層/襯層210中，前述阻障層/襯層210包含和接觸插塞220不同的金屬，例如前述阻障層/襯層210為鎢且接觸插塞220為銅。
參見第2C圖，進行襯層CMP製程(「CMP4」)以移除多餘的襯層210E，直到到達金屬間介電層114，並且暴露界面118。由於襯層210和金屬間介電層114之間的界面118通常包含比界面222的間隙更大尺寸的間隙，因此襯層CMP(「漿料4」)的CMP漿料包含錯合劑，以產生尺寸增大的氧化劑組合體，即，與錯合劑錯合的氧化劑。從而，保護下方金屬線116而不受襯層CMP漿料的氧化劑的影響。
藉由以下實施例的描述可以進一步理解本發明實施例：
本揭露根據一些實施例提供了一種半導體裝置的平坦化方法，包括：接收基板，基板包括裝置、第一金屬層於裝置上、介電層於第一金屬層上，介電層具有暴露第一金屬層的開孔(aperture)、以及第二金屬層，第二金屬層包括於介電層上的第一部分和於第一金屬層上且穿過開孔的第二部分，第一部分包括上部和比上部接近裝置的下部；使用包括第一氧化劑的第一化學機械研磨漿料，研磨第一部分的上部；以及使用包括氧化劑組合體(oxidizer assembly)的第二化學機械研磨漿料，研磨第一部分的下部，氧化劑組合體由氧化劑與錯合劑(complex agent)鍵結且具有比第一氧化劑更大的尺寸。
在一實施例中，其中第一化學機械研磨漿料和第二化學機械研磨漿料包括不同的pH值。
在一實施例中，其中研磨第一部分的下部的步驟使用比研磨第一部分的上部的步驟更高的表面壓力。
在一實施例中，其中第二化學機械研磨漿料之氧化劑組合體中的氧化劑的重量百分比，大於第一化學機械研磨漿料中的第一氧化劑的重量百分比。
本揭露根據一些實施例提供了一種半導體裝置的平坦化方法，包括：接收基板，基板包括裝置、於裝置上的第一金屬材料的第一金屬層、於第一金屬層上的介電層、以及於介電層上的第二金屬材料的第二金屬層，第二金屬層位於穿過介電層的開孔中且抵接(abut)開孔下的第一金屬層；對第二金屬層的表面施加第一化學機械研磨漿料，第一化學機械研磨漿料包括氧化劑組合體，氧化劑組合體包括氧化劑與藉由非共價力鍵結到氧化劑的錯合劑，氧化劑具有足以氧化第二金屬材料的氧化電位；以及以第一化學機械研磨漿料研磨第二金屬層。
在一實施例中，其中第二金屬材料為鎢且氧化劑為鐵鹽。
在一實施例中，其中錯合劑為羧酸。
在一實施例中，其中在第一化學機械研磨漿料中的鐵鹽和羧酸的重量比例在約1:1到約1:10的範圍內。
在一實施例中，其中第一化學機械研磨漿料包括在約2wt%到約7.5wt%的鐵鹽。
在一實施例中，其中第一化學機械研磨漿料包括約0.01wt%到約2wt%的羧酸。
在一實施例中，更包括：使用不同於第一化學機械研磨漿料的第二化學機械研磨漿料，移除第二金屬層的上部。
在一實施例中，其中第二化學機械研磨漿料包括氧化劑而不包括和氧化劑錯合的錯合劑。
在一實施例中，其中第二化學機械研磨漿料包括比第一化學機械研磨漿料少約0.5wt%的氧化劑。
在一實施例中，其中移除第二金屬層的上部的步驟使用比研磨第二金屬層的步驟少約1psi的表面壓力。
在一實施例中，其中第二金屬材料為鈷且氧化劑包括鐵(III)。
在一實施例中，其中錯合劑為丙二酸。
在一實施例中，其中第二金屬層包括金屬阻障層和一上方的金屬接觸層，其各自都包括位於介電層上的多餘部分；使用不同於第一化學機械研磨漿料的第二化學機械研磨漿料，移除金屬接觸層的多餘部分；以及使用第一化學機械研磨漿料，移除金屬阻障層的多餘部分。
在一實施例中，其中金屬阻障層為鎢且金屬接觸層為銅。
本揭露根據一些其他實施例提供一種化學機械研磨漿料組合物，包括：複數個研磨粒(abrasive particles)；以及複數個氧化劑組合體，每個氧化劑組合體都包括氧化劑和藉由非共價力鍵結到氧化劑的錯合劑。
在一實施例中，其中氧化劑為高鐵鹽(ferric salt)且錯合劑為羧酸。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
100:半導體晶圓 110:內連線結構 110E:多餘的金屬層 110E1:(多餘的金屬層的)第一部分 110E2:(多餘的金屬層的)第二部分 110PV:(預先存在的)內連線結構 112:凹槽 114:(金屬間)介電層 114S:(介電層的)上表面 116:(下方)金屬線 118:界面 210:阻障層/襯層 210E:(多餘的)襯層 220:接觸插塞金屬層/金屬接觸插塞層/接觸插塞(層) 220E:(多餘的)接觸層 222:界面 D:裝置 CMP3:接觸金屬CMP製程 CMP4:襯層CMP製程
以下將配合所附圖式詳述本揭露之各面向。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本揭露的特徵。 第1A-1D圖係根據本發明實施例繪示出示例的化學機械研磨製程，以研磨示例的晶圓的剖面圖。 第2A-2C圖係根據本發明實施例繪示出示例的化學機械研磨製程，以研磨另一示例的晶圓的剖面圖。
110:內連線結構
110E2:(多餘的金屬層的)第二部分
114:(金屬間)介電層
114S:(介電層的)上表面
116:(下方)金屬線
118:界面

Claims (10)

  1. 一種半導體裝置的平坦化方法，包括：接收一基板，該基板包括一裝置、一第一金屬層於該裝置上、一介電層於該第一金屬層上，該介電層具有暴露該第一金屬層的一開孔(aperture)、以及一第二金屬層，該第二金屬層包括於該介電層上的一第一部分和於該第一金屬層上且穿過該開孔的一第二部分，第一部分包括一上部和比該上部接近該裝置的一下部；使用包括一第一氧化劑的一第一化學機械研磨漿料，研磨該第一部分的該上部；以及使用包括一氧化劑組合體(oxidizer assembly)的一第二化學機械研磨漿料，研磨該第一部分的該下部，該氧化劑組合體由一氧化劑與一錯合劑(complex agent)鍵結且具有比該第一氧化劑更大的尺寸。
  2. 如申請專利範圍第1項所述之半導體裝置的平坦化方法，其中該第一化學機械研磨漿料和該第二化學機械研磨漿料包括不同的pH值且該第二化學機械研磨漿料之該氧化劑組合體中的該氧化劑的重量百分比，大於該第一化學機械研磨漿料中的該第一氧化劑的重量百分比。
  3. 如申請專利範圍第1或2項所述之半導體裝置的平坦化方法，其中該研磨該第一部分的該下部的步驟使用比該研磨該第一部分的該上部的步驟更高的一表面壓力。
  4. 一種半導體裝置的平坦化方法，包括：接收一基板，該基板包括一裝置、於該裝置上的一第一金屬材料的一第一金屬層、於該第一金屬層上的一介電層、以及於該介電層上的一第二金屬材料 的一第二金屬層，該第二金屬層位於穿過該介電層的一開孔中且抵接(abut)該開孔下的該第一金屬層；對該第二金屬層的一表面施加一第一化學機械研磨漿料，該第一化學機械研磨漿料包括一氧化劑組合體，該氧化劑組合體包括一氧化劑與藉由一非共價力鍵結到該氧化劑的一錯合劑，該氧化劑具有足以氧化該第二金屬材料的一氧化電位；以及以該第一化學機械研磨漿料研磨該第二金屬層。
  5. 如申請專利範圍第4項所述之半導體裝置的平坦化方法，其中該第二金屬材料為鎢且該氧化劑為一鐵鹽且該錯合劑為一羧酸，或該第二金屬材料為鈷且該氧化劑包括鐵(III)且該錯合劑為丙二酸。
  6. 如申請專利範圍第5項所述之半導體裝置的平坦化方法，其中在該第一化學機械研磨漿料中的該鐵鹽和該羧酸的一重量比例在約1：1到約1：10的範圍內。
  7. 如申請專利範圍第4至6項任一項所述之半導體裝置的平坦化方法，更包括：使用不同於該第一化學機械研磨漿料的一第二化學機械研磨漿料，移除該第二金屬層的一上部。
  8. 如申請專利範圍第4至6項任一項所述之半導體裝置的平坦化方法，其中該第二金屬層包括一金屬阻障層和一上方的金屬接觸層，其各自都包括位於該介電層上的一多餘部分；使用不同於該第一化學機械研磨漿料的一第二化學機械研磨漿料，移除該金屬接觸層的該多餘部分；以及 使用該第一化學機械研磨漿料，移除該金屬阻障層的該多餘部分。
  9. 一種化學機械研磨漿料組合物，包括：複數個研磨粒(abrasive particles)；以及複數個氧化劑組合體，每個氧化劑組合體都包括一氧化劑和藉由一非共價力鍵結到該氧化劑的一錯合劑。
  10. 如申請專利範圍第9項所述之化學機械研磨漿料組合物，其中該氧化劑為一高鐵鹽(ferric salt)且該錯合劑為一羧酸。
TW108133959A 2018-09-21 2019-09-20 半導體裝置的平坦化方法及化學機械研磨漿料組合物 TWI772679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/138,806 2018-09-21
US16/138,806 US10692732B2 (en) 2018-09-21 2018-09-21 CMP slurry and CMP method

Publications (2)

Publication Number Publication Date
TW202026391A TW202026391A (zh) 2020-07-16
TWI772679B true TWI772679B (zh) 2022-08-01

Family

ID=69883353

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133959A TWI772679B (zh) 2018-09-21 2019-09-20 半導體裝置的平坦化方法及化學機械研磨漿料組合物

Country Status (3)

Country Link
US (2) US10692732B2 (zh)
CN (1) CN110938408B (zh)
TW (1) TWI772679B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508585B2 (en) * 2020-06-15 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. Methods for chemical mechanical polishing and forming interconnect structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985748A (en) * 1997-12-01 1999-11-16 Motorola, Inc. Method of making a semiconductor device using chemical-mechanical polishing having a combination-step process
US20050211951A1 (en) * 2004-03-24 2005-09-29 Kelley Francis J Compositions and methods for polishing copper
TW200621635A (en) * 2004-09-08 2006-07-01 Praxair Technology Inc Aqueous slurry containing metallate-modified silica particles
TWI525680B (zh) * 2007-07-05 2016-03-11 日立化成股份有限公司 金屬膜用硏磨液以及硏磨方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020019202A1 (en) * 1998-06-10 2002-02-14 Thomas Terence M. Control of removal rates in CMP
JP4095731B2 (ja) * 1998-11-09 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
KR20010035668A (ko) * 1999-10-01 2001-05-07 윤종용 화학 및 기계적 연마용 슬러리 및 이를 이용한 화학 및 기계적 연마방법
KR100343391B1 (ko) * 1999-11-18 2002-08-01 삼성전자 주식회사 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법
JP3805588B2 (ja) * 1999-12-27 2006-08-02 株式会社日立製作所 半導体装置の製造方法
US6599173B1 (en) * 2000-06-30 2003-07-29 International Business Machines Corporation Method to prevent leaving residual metal in CMP process of metal interconnect
US6692546B2 (en) * 2001-08-14 2004-02-17 Advanced Technology Materials, Inc. Chemical mechanical polishing compositions for metal and associated materials and method of using same
US6805812B2 (en) * 2001-10-11 2004-10-19 Cabot Microelectronics Corporation Phosphono compound-containing polishing composition and method of using same
US7153197B2 (en) * 2002-05-07 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for achieving uniform CU CMP polishing
US6776696B2 (en) * 2002-10-28 2004-08-17 Planar Solutions Llc Continuous chemical mechanical polishing process for polishing multiple conductive and non-conductive layers on semiconductor wafers
JP3895269B2 (ja) * 2002-12-09 2007-03-22 富士通株式会社 レジストパターンの形成方法並びに半導体装置及びその製造方法
JP2010512657A (ja) * 2006-12-22 2010-04-22 テクノ セミケム シーオー．， エルティーディー． ゼオライトを含有する銅化学機械的研磨組成物
US8506835B2 (en) * 2009-04-15 2013-08-13 Sinmat, Inc. Cyclic self-limiting CMP removal and associated processing tool
CN102646580B (zh) * 2011-02-18 2016-10-05 联华电子股份有限公司 应用于半导体元件工艺中的平坦化方法以及栅极构造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985748A (en) * 1997-12-01 1999-11-16 Motorola, Inc. Method of making a semiconductor device using chemical-mechanical polishing having a combination-step process
US20050211951A1 (en) * 2004-03-24 2005-09-29 Kelley Francis J Compositions and methods for polishing copper
TW200621635A (en) * 2004-09-08 2006-07-01 Praxair Technology Inc Aqueous slurry containing metallate-modified silica particles
TWI525680B (zh) * 2007-07-05 2016-03-11 日立化成股份有限公司 金屬膜用硏磨液以及硏磨方法

Also Published As

Publication number Publication date
CN110938408A (zh) 2020-03-31
TW202026391A (zh) 2020-07-16
US10692732B2 (en) 2020-06-23
US20200098590A1 (en) 2020-03-26
US20200279751A1 (en) 2020-09-03
CN110938408B (zh) 2022-01-18
US11094555B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
US6096652A (en) Method of chemical mechanical planarization using copper coordinating ligands
US5897375A (en) Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
JP5766289B2 (ja) タングステン研磨用ｃｍｐスラリー組成物
CN110957298B (zh) 半导体结构及其形成方法
JP6050934B2 (ja) 研磨用組成物並びにそれを用いた研磨方法及び基板の製造方法
US8120113B2 (en) Metal line in semiconductor device
CN110776830A (zh) 化学机械研磨工艺所用的研磨组合物
TWI772679B (zh) 半導體裝置的平坦化方法及化學機械研磨漿料組合物
JP2003277734A (ja) 金属用ｃｍｐスラリー及びこれを利用した半導体素子の金属配線コンタクトプラグ形成方法
US6436829B1 (en) Two phase chemical/mechanical polishing process for tungsten layers
JP2006108628A (ja) マイクロスクラッチングが少なくて金属酸化物の機械的研磨に適した金属ｃｍｐスラリー組成物
US7033943B2 (en) Etching solution, etching method and method for manufacturing semiconductor device
US7422700B1 (en) Compositions and methods of electrochemical removal of material from a barrier layer of a wafer
US7052620B2 (en) Polishing slurry for aluminum-based metal, and method of manufacturing semiconductor device
JP2005072238A (ja) 半導体装置の製造方法
Kim et al. Semi-abrasive free slurry with acid colloidal silica for copper chemical mechanical planarization
JP3910785B2 (ja) 化学機械研磨用スラリーおよび半導体装置の製造方法
KR101268346B1 (ko) 구리 화학적 기계적 연마 후 세정 공정용 세정액
KR101088823B1 (ko) 슬러리 및 슬러리를 이용한 반도체 소자의 금속배선 형성방법
Shen Dual-Functional Behavior of Inhibitor on Chemical-Mechanical Planarization of Copper
TW538501B (en) Method for avoiding copper corrosion in chemical mechanical polishing process
KR20090044492A (ko) 슬러리 및 그의 제조방법 및 슬러리를 이용한 반도체소자의 금속배선 형성방법