CN110955620B - 一种基于pcie的1553b总线协议系统 - Google Patents

一种基于pcie的1553b总线协议系统 Download PDF

Info

Publication number
CN110955620B
CN110955620B CN201911283948.1A CN201911283948A CN110955620B CN 110955620 B CN110955620 B CN 110955620B CN 201911283948 A CN201911283948 A CN 201911283948A CN 110955620 B CN110955620 B CN 110955620B
Authority
CN
China
Prior art keywords
module
pcie
gate array
programmable gate
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911283948.1A
Other languages
English (en)
Other versions
CN110955620A (zh
Inventor
邵雨新
张自圃
李坤贺
卢峥
陈刚
吴昌昊
陈航
周凯
秦友伦
李宸极
陈羲聪
袁强
梅勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China South Industries Group Automation Research Institute
Original Assignee
China South Industries Group Automation Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China South Industries Group Automation Research Institute filed Critical China South Industries Group Automation Research Institute
Priority to CN201911283948.1A priority Critical patent/CN110955620B/zh
Publication of CN110955620A publication Critical patent/CN110955620A/zh
Application granted granted Critical
Publication of CN110955620B publication Critical patent/CN110955620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种基于PCIE的1553B总线协议系统，包括ARM处理器、可编程门阵列模块和变压器单元，ARM处理器通过PCIE通信总线双向连接可编程门阵列模块，可编程门阵列模块双向连接变压器单元；ARM处理器，用于接收与处理来自于PCIE通讯接口的1553B总线通讯数据，实现可编程门阵列模块与上位机的PCIE通讯；可编程门阵列模块，通过IP核方式实现PCIE通信协议与ARM处理器交互通讯；可编程门阵列模块和变压器单元实现1553B总线协议；所述变压器单元一端连接外部1553B设备的自定义信号输出端，另一端与可编程门阵列模块输出1553B信号连接。本系统通信速率快，实时性强；体积小，功耗低。

Description

一种基于PCIE的1553B总线协议系统
技术领域
本发明涉及电子通信技术领域，尤其涉及一种基于PCIE的1553B总线协议系统。
背景技术
目前，使用国外处理器(DSP、ARM等)通过LOCALBUS总线或通过PCIE桥接电路转LOCALBUS总线与可编程门阵列交互1553B总线协议信息，并且使用国外可编程门阵列(FPGA等)实现1553B总线协议模块。
然而，以上现有的1553B总线协议系统的实现存在以下问题，(1)现有系统使用LOCALBUS总线实现信息交互导致通信速率慢，实时性较差；(2)现有系统使用PCIE桥接电路转LOCALBUS总线实现信息交互导致板卡体积增大，功耗增加；(3)现有系统使用外国元器件完成系统设计，容易受限。
发明内容
为了解决上述现有技术存在的技术问题，本发明提供了解决上述问题的一种基于PCIE的1553B总线协议系统，本发明系统采用国产可编程门阵列实现PCIE通信协议和1553B总线协议，且本系统使用PCIE总线实现信息交互使得通信速率快，实时性强；本系统使用可编程门阵列模块实现PCIE协议模块使得系统体积小，功耗低；并且本系统使用全国产化器件完成设计，摆脱对外国厂商的依赖，不容易受限。
本发明通过下述技术方案实现：
一种基于PCIE的1553B总线协议系统，该系统包括ARM处理器、可编程门阵列模块FPGA和变压器单元，ARM处理器通过PCIE通信总线双向连接可编程门阵列模块FPGA，可编程门阵列模块FPGA双向连接变压器单元；
ARM处理器，用于接收与处理来自于PCIE通讯接口的1553B总线通讯数据，实现可编程门阵列模块FPGA与上位机的PCIE通讯；且1553B总线通讯数据是由可编程门阵列模块FPGA传送来的；
可编程门阵列模块FPGA，通过IP核方式实现PCIE通信协议与ARM处理器交互通讯；可编程门阵列模块FPGA和变压器单元实现1553B总线协议；
所述变压器单元一端连接外部1553B设备的自定义信号输出端，变压器单元另一端与可编程门阵列模块FPGA输出1553B信号连接。
工作原理是：本发明采用上述方案通过使用国产可编程门阵列模块FPGA实现PCIE通信协议和1553B总线协议，ARM处理器接收与处理来自于PCIE通讯接口的1553B总线通讯数据，且1553B总线通讯数据是由可编程门阵列模块FPGA传送来的；可编程门阵列模块FPGA，通过IP核方式实现PCIE通信协议与ARM处理器交互通讯，这比传统主要依靠外部设备来实现PCIE的当时大大节省了功耗，因为外部设备需要消耗大量的功耗；可编程门阵列模块FPGA和变压器单元实现1553B总线协议；处理控制电路单元(即ARM处理器)经PCIE通信总线与可编程门阵列模块FPGA呈双向连接，实现FPGA与上位机的PCIE通讯；变压器单元的一端连接外部1553B设备的自定义信号输出，另一端与可编程门阵列模块FPGA输出1553B信号连接。本发明系统采用国产可编程门阵列实现PCIE通信协议和1553B总线协议，且本系统使用PCIE总线实现信息交互使得通信速率快，实时性强；本系统使用可编程门阵列模块实现PCIE协议模块使得系统体积小，功耗低；并且本系统使用全国产化器件完成设计，摆脱对外国厂商的依赖，不容易受限。
进一步地，可编程门阵列模块，通过IP核方式实现PCIE通信协议与ARM处理器交互通讯；具体地：
可编程门阵列模块包括解析模块、用户模块，这两个模块在顶层文件中互相交互并且同时为上一层模块调用PCIE模块提供了接口；
所述解析模块，用于解析上位机传来的信息和打包发送FPGA传给上位机的信息(即负责PCIE协议的构造和解析)，并且提供了AXI接口与其他模块对接数据；所述用户模块，用于从解析模块中的AXI接口进行收发数据。
进一步地，所述用户模块包括PIO单元和INTR_CTRL单元，INTR_CTRL单元用于判断和产生中断信号，控制IP核产生两种形式的中断，分别为MSI-X中断模式和传统中断模式；
PIO单元包括控制单元、接收引擎和发送引擎，所述控制单元，用于控制FPGA的存储器的读写；接收引擎，用于接收、解析TLP(事务层包)；发送引擎，用于组装、发送TLP；具体地：
差分接收接口接收到信号，信号经过物理层、数据链路层、事务层之后变成TLP进入接收引擎进行解析；根据标头判断这个TLP是读存储器还是写存储器，若是写存储器，就将下一个TLP中的地址和数据解析出来，然后通过控制单元将数据写入指定的地址中；若是读存储器，就将下一个TLP中包含的地址解析出来，再通过控制单元将数据从指定的地址中读取出来，然后经过发送引擎进行完成包拼接，最后通过事务层、数据链路层、物理层封装之后，通过差分发送接口将数据发送出去。
进一步地，可编程门阵列模块和变压器单元实现1553B总线协议；具体地：包括总线控制器BC端向远程终端RT端发送消息装置，总线控制器BC端涉及上位机和FPGA，远程终端RT端涉及外部1553B设备；
所述总线控制器BC端向远程终端RT端发送消息装置包括PCIE接口、CCU模块、RAM存储器、FIFO_TX、MSGTX模块；
所述CCU模块，用于判断从PCIE接口传来的发送给外部1553B设备的消息数据是周期消息还是非周期消息；
所述RAM存储器，用于接收来自CCU模块传来的消息数据，存储的是要发送给外部1553B设备的周期性消息数据；
所述FIFO_TX，用于接收来自CCU模块传来的消息数据，存储的是要发送给外部1553B设备的周期性消息数据；
所述MSGTX模块，用于对发送给外部1553B设备的消息数据进行组帧操作，使其满足1553B协议的通信需求，这里的数据来自FIFO_TX或RAM存储器；通过差分传输的A通道或者B通道接收来自外部1553设备的消息数据，并对消息进行校验，判断消息是否传输错误。
进一步地，还包括远程终端RT端向总线控制器BC端发送消息装置，所述远程终端RT端向总线控制器BC端发送消息装置包括Select模块、MSGRX模块、FIFO_RX、PCIE接口；
所述Select模块，用于判断两个RX1553模块A通道、B通道的工作情况，并把消息数据传给MSGRX模块；
所述MSGRX模块，用于1553B协议的解析，区分接收的数据是指令字、数据字或是状态字；
所述FIFO_RX，用于接收来之MSGRX模块的消息数据，存储的是外部1553B设备发送给上位机的消息数据。
进一步地，所述系统为双余度系统，1553B总线通信有A和B两个通道，当A通道损坏时，自动启用B通道进行收发控制。具体地：当ARM处理器向外部1553B设备传递消息时，会通过PCIE接口把数据发送给可编程门阵列模块FPGA，可编程门阵列模块FPGA通过PCIE协议解析出ARM处理器想要发送的数据，而且数据经过可编程门阵列模块FPGA的1553B协议处理，把数据变成合适的消息形式发送出去，此时如果远程终端RT对这一消息没有在规定时间内进行反馈，那么会重试，如果在之后的重试回合中远程终端RT也没有反馈，就会判断此时A通道损坏，就会自动切换到B通道进行1553B的通信操作。
进一步地，所述ARM处理器型号采用龙芯2K1000处理器。
进一步地，所述可编程门阵列模块采用复旦微JFM7K325T可编程门阵列。
本发明与现有技术相比，具有如下的优点和有益效果：
1、本发明一种基于PCIE的1553B总线协议系统，本发明系统采用国产可编程门阵列实现PCIE通信协议和1553B总线协议，且由全国产化器件组成，摆脱对外国厂商的依赖，不容易受限；
2、本发明一种基于PCIE的1553B总线协议系统，本系统使用PCIE总线实现信息交互使得通信速率快，实时性强；
3、本发明一种基于PCIE的1553B总线协议系统，本系统使用可编程门阵列模块实现PCIE协议模块使得系统体积小，体积、重量减小20％以上；可编程门阵列模块FPGA，通过IP核方式实现PCIE通信协议与ARM处理器交互通讯，这比传统主要依靠外部设备来实现PCIE的当时大大节省了功耗，因为外部设备需要消耗大量的功耗，本系统功耗低，且功耗降低10％以上。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明一种基于PCIE的1553B总线协议系统组件框图。
图2为本发明使用FPGA实现PCIE通信协议的框图。
图3为本发明使用FPGA实现PCIE通信协议里的用户模块框架图。
图4为本发明1553B总线协议的传输模式图。
图5为本发明BC端与RT端的10中消息形式。
图6为本发明1553B具体实现框架图。
图7为本发明BC端向RT端发送消息流程图。
图8为本发明RT端向BC端发送消息流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例
如图1至图8所示，本发明一种基于PCIE的1553B总线协议系统，该系统包括一个ARM处理器、可编程门阵列模块FPGA和变压器单元，ARM处理器通过PCIE通信总线双向连接可编程门阵列模块FPGA，可编程门阵列模块FPGA双向连接变压器单元；
ARM处理器，用于接收与处理来自于PCIE通讯接口的1553B总线通讯数据，实现可编程门阵列模块FPGA与上位机的PCIE通讯；且1553B总线通讯数据是由可编程门阵列模块FPGA传送来的；
可编程门阵列模块FPGA(即图1中的国产化门阵列器件)，通过IP核方式实现PCIE通信协议与ARM处理器交互通讯；可编程门阵列模块FPGA和变压器单元实现1553B总线协议；
所述变压器单元一端连接外部1553B设备的自定义信号输出端，变压器单元另一端与可编程门阵列模块FPGA输出1553B信号连接；其中，变压器单元主要包括深圳国威SM1573CDM和陕西长岭迈腾DSS1005。
工作原理是：本发明通过使用国产可编程门阵列器件FPGA实现PCIE通信协议和1553B总线协议，ARM处理器接收与处理来自于PCIE通讯接口的1553B总线通讯数据，且1553B总线通讯数据是由可编程门阵列模块FPGA传送来的；可编程门阵列模块FPGA，通过IP核方式实现PCIE通信协议与ARM处理器交互通讯，这比传统主要依靠外部设备来实现PCIE的当时大大节省了功耗，因为外部设备需要消耗大量的功耗；可编程门阵列模块FPGA和变压器单元实现1553B总线协议；处理控制电路单元(即ARM处理器)经PCIE通信总线与可编程门阵列模块FPGA呈双向连接，实现FPGA与上位机的PCIE通讯；变压器单元的一端连接外部1553B设备的自定义信号输出，另一端与可编程门阵列模块FPGA输出1553B信号连接。本发明系统采用国产可编程门阵列实现PCIE通信协议和1553B总线协议，且本系统使用PCIE总线实现信息交互使得通信速率快，实时性强；本系统使用可编程门阵列模块实现PCIE协议模块使得系统体积小，功耗低；并且本系统使用全国产化器件完成设计，摆脱对外国厂商的依赖，不容易受限。
本实施例中，可编程门阵列模块，通过IP核方式实现PCIE通信协议与ARM处理器交互通讯；采用可编程门阵列模块FPGA实现PCIE通信协议，FPGA-JFM7K325T是国产芯片，与国外厂商Xilinx的xc7k325tiffg900相互兼容，系统通过IP核(7Series FPGAs IntegratedBlock for PCI Express v3.3)形式实现PCIE通信协议，用程序实现的大体框图如图2所示：
图2中的xilinx_pcie_2_1_ep_7x.v是PCIE通信协议的顶层文件，下面两个程序模块在顶层文件中互相交互并且同时为上一层模块调用PCIE模块提供了接口。
图2中的pcie_7x_0_support.v文件为解析模块，负责解析上位机传来的信息和负责打包发送FPGA传给上位机的信息(即负责PCIE协议的构造和解析)，并且提供了AXI接口与其他模块对接数据，这个模块是封装好的，无需更改。
图2中的pcie_app_7x.v文件是用户模块，从pcie_7x_0_support模块中的AXI接口进行收发数据，如下图3所示：
所述用户模块包括PIO单元和INTR_CTRL单元，对应图3中的PIO.v和INTR_CTRL.v；INTR_CTRL单元用于判断和产生中断信号，控制IP核产生两种形式的中断，分别为MSI-X中断模式和传统中断模式；
PIO单元包括控制单元、接收引擎和发送引擎，对应图3中的PIO_EP_MEM_ACCESS.v，PIO_RX_ENGINE.v和PIO_TX_ENGINE.v；
所述控制单元(PIO_EP_MEM_ACCESS.v)，用于控制FPGA的存储器的读写；接收引擎(PIO_RX_ENGINE.v)，用于接收、解析TLP(事务层包)；发送引擎(PIO_TX_ENGINE.v)，用于组装、发送TLP；具体地：
差分接收接口(rxn、rxp)接收到信号，信号经过物理层、数据链路层、事务层之后变成TLP进入接收引擎进行解析；根据标头判断这个TLP是读存储器还是写存储器，若是写存储器，就将下一个TLP中的地址和数据解析出来(因为这里一次发送64bit，所以第一个TLP中不包含地址和数据，第二个TLP中包含地址和数据)，然后通过控制单元将数据写入指定的地址中；若是读存储器，就将下一个TLP中包含的地址解析出来，再通过控制单元将数据从指定的地址中读取出来，然后经过发送引擎进行完成包拼接，最后通过事务层、数据链路层、物理层封装之后，通过差分发送接口(txn、txp)将数据发送出去。
本实施例中，可编程门阵列模块和变压器单元实现1553B总线协议；1553B总线协议主要是根据国军标编写的(即GJB289A-97，全称为数字式时分制指令/响应型多路传输数据总线)，传输模式如图4所示。
BC端(bus controller，总线控制器)与RT端(remote terminal，远程终端)进行消息交换，或是作为BM端(bus monitor，总线监控器)对总线上传输的信息做接收和记录已被后用。
一共有10种消息形式，如下图5所示。
具体地：包括总线控制器BC端向远程终端RT端发送消息装置，总线控制器BC端涉及上位机和FPGA，远程终端RT端涉及外部1553B设备；
所述总线控制器BC端向远程终端RT端发送消息装置包括PCIE接口、CCU模块、RAM存储器、FIFO_TX、MSGTX模块；
所述CCU模块，用于判断从PCIE接口传来的发送给外部1553B设备的消息数据是周期消息还是非周期消息；
所述RAM存储器，用于接收来自CCU模块传来的消息数据，存储的是要发送给外部1553B设备的周期性消息数据；
所述FIFO_TX，用于接收来自CCU模块传来的消息数据，存储的是要发送给外部1553B设备的周期性消息数据；
所述MSGTX模块，用于对发送给外部1553B设备的消息数据进行组帧操作，使其满足1553B协议的通信需求，这里的数据来自FIFO_TX或RAM存储器；通过差分传输的A通道或者B通道接收来自外部1553设备的消息数据，并对消息进行校验，判断消息是否传输错误。
本实施例中，还包括远程终端RT端向总线控制器BC端发送消息装置，所述远程终端RT端向总线控制器BC端发送消息装置包括Select模块、MSGRX模块、FIFO_RX、PCIE接口；
所述Select模块，用于判断两个RX1553模块A通道、B通道的工作情况，并把消息数据传给MSGRX模块；
所述MSGRX模块，用于1553B协议的解析，区分接收的数据是指令字、数据字或是状态字；
所述FIFO_RX，用于接收来之MSGRX模块的消息数据，存储的是外部1553B设备发送给上位机的消息数据。
1553B具体程序实现框架如图6所示。
图6中的1553B_TOP是顶层模块，提供与上层模块和下层各个模块的接口。
图6中Gen1M2M模块是负责产生整个1553B协议所需的1M和2M时钟。
图6中CCU模块负责判断从PCIE接口传来的想要发送给外部1553B设备的消息数据是周期消息还是非周期消息。
图6中BCMSGTX负责对想要发送给外部1553B设备的消息数据进行组帧操作，使其满足1553B协议的通信需求，这里的数据来自fifo_generator_0模块或是blk_mem_gen_0模块。
图6中blk_mem_gen_0模块是一个RAM-IP核，负责接收来自CCU模块传来的消息数据，存储的是要发送给外部1553B设备的周期性消息数据。
图6中RX1553模块是A通道接收来自外部1553设备的消息数据，并且初步对消息进行校验，判断消息是否传输错误。
图6中RX1553模块是B通道接收来自外部1553设备的消息数据，并且初步对消息进行校验，判断消息是否传输错误。
图6中Select1553Bus负责判断两个RX1553(A通道和B通道)模块哪个工作，并把消息数据传给MSGRX模块。
图6中MSGRX模块负责1553B协议的解析，例如区分接收的数据是指令字、数据字或是状态字。
图6中fifo_generator_1模块是一个FIFO-IP核，负责接收来之MSGRX模块的消息数据，存储的是外部1553B设备(RT端)发送给上位机(BC端)的消息数据。
图6中Timer负责产生时标，用于区分接收的数据的先后顺序。
图6中fifo_generator_0模块是一个FIFO-IP核，负责接收来自CCU模块传来的消息数据，存储的是要发送给外部1553B设备的周期性消息数据。
外部1553B设备就是RT端，上位机和FPGA组成的可以看成是BC端。
BC端向RT端发送消息流程图如图7所示，RT端向BC端发送消息流程图如图8所示。
本实施例中，所述系统为双余度系统，1553B总线通信有A和B两个通道，当A通道损坏时，自动启用B通道进行收发控制。具体地：当ARM处理器向外部1553B设备传递消息时，会通过PCIE接口把数据发送给可编程门阵列模块FPGA，可编程门阵列模块FPGA通过PCIE协议解析出ARM处理器想要发送的数据，而且数据经过可编程门阵列模块FPGA的1553B协议处理，把数据变成合适的消息形式发送出去，此时如果远程终端RT对这一消息没有在规定时间内进行反馈，那么会重试，如果在之后的重试回合中远程终端RT也没有反馈，就会判断此时A通道损坏，就会自动切换到B通道进行1553B的通信操作。
本实施例中，所述ARM处理器型号采用龙芯2K1000处理器。
本实施例中，所述可编程门阵列模块采用复旦微JFM7K325T可编程门阵列。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于PCIE的1553B总线协议系统，其特征在于，该系统包括ARM处理器、可编程门阵列模块和变压器单元，ARM处理器通过PCIE通信总线双向连接可编程门阵列模块，可编程门阵列模块双向连接变压器单元；
ARM处理器，用于接收与处理来自于PCIE通讯接口的1553B总线通讯数据，实现可编程门阵列模块与上位机的PCIE通讯；且1553B总线通讯数据是由可编程门阵列模块传送来的；
可编程门阵列模块，通过IP核方式实现PCIE通信协议与ARM处理器交互通讯；可编程门阵列模块和变压器单元实现1553B总线协议；
所述变压器单元一端连接外部1553B设备的自定义信号输出端，变压器单元另一端与可编程门阵列模块输出1553B信号连接；
可编程门阵列模块，通过IP核方式实现PCIE通信协议与ARM处理器交互通讯；具体地：
可编程门阵列模块包括解析模块、用户模块，这两个模块在顶层文件中互相交互并且同时为上一层模块调用PCIE模块提供了接口；
所述解析模块，用于解析上位机传来的信息和打包发送FPGA传给上位机的信息，并且提供了AXI接口与其他模块对接数据；所述用户模块，用于从解析模块中的AXI接口进行收发数据。
2.根据权利要求1所述的一种基于PCIE的1553B总线协议系统，其特征在于，所述用户模块包括PIO单元和INTR_CTRL单元，INTR_CTRL单元用于判断和产生中断信号，控制IP核产生两种形式的中断，分别为MSI-X中断模式和传统中断模式；
PIO单元包括控制单元、接收引擎和发送引擎，所述控制单元，用于控制FPGA的存储器的读写；接收引擎，用于接收、解析TLP；发送引擎，用于组装、发送TLP；具体地：
差分接收接口接收到信号，信号经过物理层、数据链路层、事务层之后变成TLP进入接收引擎进行解析；根据标头判断这个TLP是读存储器还是写存储器，若是写存储器，就将下一个TLP中的地址和数据解析出来，然后通过控制单元将数据写入指定的地址中；若是读存储器，就将下一个TLP中包含的地址解析出来，再通过控制单元将数据从指定的地址中读取出来，然后经过发送引擎进行完成包拼接，最后通过事务层、数据链路层、物理层封装之后，通过差分发送接口将数据发送出去。
3.根据权利要求1所述的一种基于PCIE的1553B总线协议系统，其特征在于，可编程门阵列模块和变压器单元实现1553B总线协议；具体地：包括总线控制器BC端向远程终端RT端发送消息装置，总线控制器BC端涉及上位机和FPGA，远程终端RT端涉及外部1553B设备；
所述总线控制器BC端向远程终端RT端发送消息装置包括PCIE接口、CCU模块、RAM存储器、FIFO_TX、MSGTX模块；
所述CCU模块，用于判断从PCIE接口传来的发送给外部1553B设备的消息数据是周期消息还是非周期消息；
所述RAM存储器，用于接收来自CCU模块传来的消息数据，存储的是要发送给外部1553B设备的周期性消息数据；
所述FIFO_TX，用于接收来自CCU模块传来的消息数据，存储的是要发送给外部1553B设备的周期性消息数据；
所述MSGTX模块，用于对发送给外部1553B设备的消息数据进行组帧操作，使其满足1553B协议的通信需求，这里的数据来自FIFO_TX或RAM存储器；通过差分传输的A通道或者B通道接收来自外部1553设备的消息数据，并对消息进行校验，判断消息是否传输错误。
4.根据权利要求3所述的一种基于PCIE的1553B总线协议系统，其特征在于，还包括远程终端RT端向总线控制器BC端发送消息装置，所述远程终端RT端向总线控制器BC端发送消息装置包括Select模块、MSGRX模块、FIFO_RX、PCIE接口；
所述Select模块，用于判断两个RX1553模块A通道、B通道的工作情况，并把消息数据传给MSGRX模块；
所述MSGRX模块，用于1553B总线协议的解析，区分接收的数据是指令字、数据字或是状态字；
所述FIFO_RX，用于接收来之MSGRX模块的消息数据，存储的是外部1553B设备发送给上位机的消息数据。
5.根据权利要求1所述的一种基于PCIE的1553B总线协议系统，其特征在于，所述系统为双余度系统，1553B总线通信有A和B两个通道，当A通道损坏时，自动启用B通道进行收发控制。
6.根据权利要求1所述的一种基于PCIE的1553B总线协议系统，其特征在于，所述ARM处理器型号采用龙芯2K1000处理器。
7.根据权利要求1所述的一种基于PCIE的1553B总线协议系统，其特征在于，所述可编程门阵列模块采用复旦微JFM7K325T可编程门阵列。
CN201911283948.1A 2019-12-13 2019-12-13 一种基于pcie的1553b总线协议系统 Active CN110955620B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911283948.1A CN110955620B (zh) 2019-12-13 2019-12-13 一种基于pcie的1553b总线协议系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911283948.1A CN110955620B (zh) 2019-12-13 2019-12-13 一种基于pcie的1553b总线协议系统

Publications (2)

Publication Number Publication Date
CN110955620A CN110955620A (zh) 2020-04-03
CN110955620B true CN110955620B (zh) 2023-06-13

Family

ID=69981471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911283948.1A Active CN110955620B (zh) 2019-12-13 2019-12-13 一种基于pcie的1553b总线协议系统

Country Status (1)

Country Link
CN (1) CN110955620B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112631171A (zh) * 2020-12-10 2021-04-09 南京理工大学 基于mil-std-1553b总线协议的伺服控制系统及控制方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141971A (zh) * 2011-01-13 2011-08-03 哈尔滨工业大学 具有大容量存储功能的1553b硬件定时通讯模块
CN104571333A (zh) * 2014-12-31 2015-04-29 西南技术物理研究所 基于1553b总线的控制计算机
CN104679693A (zh) * 2013-11-26 2015-06-03 深圳市国微电子有限公司 一种1553b总线协议ip核的多接口模式实现方法
CN105279127A (zh) * 2015-11-25 2016-01-27 哈尔滨工业大学 一种基于PCI或PCIe总线的FPGA程序下载系统及方法
CN205377911U (zh) * 2016-01-28 2016-07-06 湖北三江航天红林探控有限公司 1553b总线通信系统
CN106815157A (zh) * 2016-12-20 2017-06-09 北京旋极信息技术股份有限公司 一种数据采集模块及数据采集系统
CN109450759A (zh) * 2018-11-29 2019-03-08 北京计算机技术及应用研究所 一种fc-ae-1553总线控制节点设备的系统
CN109508313A (zh) * 2018-09-28 2019-03-22 天津市英贝特航天科技有限公司 一种基于cpci-e的双冗余1553b总线协议模块
CN109542818A (zh) * 2018-11-16 2019-03-29 陕西千山航空电子有限责任公司 一种通用的1553b接口装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9998426B2 (en) * 2014-01-30 2018-06-12 Sierra Nevada Corporation Bi-directional data security for control systems

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141971A (zh) * 2011-01-13 2011-08-03 哈尔滨工业大学 具有大容量存储功能的1553b硬件定时通讯模块
CN104679693A (zh) * 2013-11-26 2015-06-03 深圳市国微电子有限公司 一种1553b总线协议ip核的多接口模式实现方法
CN104571333A (zh) * 2014-12-31 2015-04-29 西南技术物理研究所 基于1553b总线的控制计算机
CN105279127A (zh) * 2015-11-25 2016-01-27 哈尔滨工业大学 一种基于PCI或PCIe总线的FPGA程序下载系统及方法
CN205377911U (zh) * 2016-01-28 2016-07-06 湖北三江航天红林探控有限公司 1553b总线通信系统
CN106815157A (zh) * 2016-12-20 2017-06-09 北京旋极信息技术股份有限公司 一种数据采集模块及数据采集系统
CN109508313A (zh) * 2018-09-28 2019-03-22 天津市英贝特航天科技有限公司 一种基于cpci-e的双冗余1553b总线协议模块
CN109542818A (zh) * 2018-11-16 2019-03-29 陕西千山航空电子有限责任公司 一种通用的1553b接口装置
CN109450759A (zh) * 2018-11-29 2019-03-08 北京计算机技术及应用研究所 一种fc-ae-1553总线控制节点设备的系统

Also Published As

Publication number Publication date
CN110955620A (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
US8656074B2 (en) Data transmission system and method thereof
CN110837486B (zh) 一种基于FPGA的FlexRay-CPCIe通信系统
CN107908589B (zh) I3c验证从设备、主从设备的通信验证系统及方法
EP3462328A1 (en) Serial connection between management controller and microcontroller
CN101005376A (zh) 一种实现业务板和主控板通信的装置和方法
CN110851388B (zh) 针对risc-v处理器的调试系统及调试信号传输方法
KR100944892B1 (ko) 버스 시스템 및 버스 인터페이스
CN110635985A (zh) 一种FlexRay-CPCIe通信模块
TWI416337B (zh) 資料傳輸系統以及資料傳輸方法
CN110955620B (zh) 一种基于pcie的1553b总线协议系统
EP2699030B1 (en) Route switching device, network switching system and route switching method
CN101140551B (zh) 一种实现数字信号处理器异步串行通讯的装置
CN200944235Y (zh) 数字信号处理器同步串口与异步串行设备的接口装置
CN212647461U (zh) 一种基于pci总线的同步或异步串行通讯控制电路
CN210666764U (zh) 基于i3c总线的通信设备和通信装置
CN108509365B (zh) 一种dbi的数据传输方法及系统
CN101989194A (zh) 无线通讯模块二次开发方法
CN215679093U (zh) 基于arm和fpga的can接口运动控制器
CN220964923U (zh) 一种高速多协议通信板卡
CN216956942U (zh) 一种I2C到AXI_master的转换系统
CN115037809B (zh) 一种支持多协议的工业无线网关系统
CN113704163B (zh) 验证srio协议完整性的测试装置及方法
CN112835847B (zh) 一种用于互联裸芯的分布式中断传输方法及其系统
CN115098420A (zh) 一种基于fpga的1553b总线协议的多功能接口系统
KR100275528B1 (ko) 비동기식 전달 모드용 비대칭 디지털 가입자선가입자 단말 정합장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230727

Address after: 621000 building 31, No.7, Section 2, Xianren Road, Youxian District, Mianyang City, Sichuan Province

Patentee after: China Ordnance Equipment Group Automation Research Institute Co.,Ltd.

Address before: 621000 Mianyang province Sichuan City Youxian District Road No. 7 two immortals

Patentee before: China Ordnance Equipment Group Automation Research Institute Co.,Ltd.

TR01 Transfer of patent right