CN110943718A - 一种高侧开关的输出级电路 - Google Patents

一种高侧开关的输出级电路 Download PDF

Info

Publication number
CN110943718A
CN110943718A CN201911366299.1A CN201911366299A CN110943718A CN 110943718 A CN110943718 A CN 110943718A CN 201911366299 A CN201911366299 A CN 201911366299A CN 110943718 A CN110943718 A CN 110943718A
Authority
CN
China
Prior art keywords
tube
pmos
electrode
grid
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911366299.1A
Other languages
English (en)
Other versions
CN110943718B (zh
Inventor
甄少伟
梁怀天
方舟
罗攀
易子皓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201911366299.1A priority Critical patent/CN110943718B/zh
Publication of CN110943718A publication Critical patent/CN110943718A/zh
Application granted granted Critical
Publication of CN110943718B publication Critical patent/CN110943718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

一种高侧开关的输出级电路，属于功率集成电路技术领域。本发明提出的输出级电路将输出负压钳位模块与功率管栅极驱动模块、功率管结合起来用于实现感性负载快速退磁，采用功率管代替传统方案中利用类似齐纳电路流过大电流，节约了版图面积；通过负反馈系统将感性负载退磁时功率管源极的负电压的绝对值限制在了有限的范围内以保证整个系统的安全工作，功率管栅极驱动模块中通过第一NMOS管、第七PMOS管限制功率管栅源电压的大小，保证在任何情况下功率管的栅氧均不会被击穿；同时在输出负压钳位模块运用了超级源极跟随器的结构提高了输出负压钳位时的负反馈环路的环路增益，提高了钳位的精度。

Description

一种高侧开关的输出级电路
技术领域
本发明属于功率集成电路技术领域，涉及一种高侧开关的输出级电路，用于高侧功率开关的感性负载快速退磁。
背景技术
高侧功率开关因为其集成度高、易于控制等优点在汽车电子和工业控制领域有着重要的应用。在汽车电子中高侧功率开关替代了原有的继电器，可用于驱动喷油器、电机、车灯等各种不同的车载设备。而喷油器、电机等设备作为负载而言通常是表现出感性的特点。因此智能高侧功率开关需要具有在关断后能够快速地泄放感性负载上的磁能，以保证整个系统安全工作。
高侧功率开关通常采用在功率管处并联一个类似齐纳二级管的钳位电路来实现感性负载快速退磁的功能，其基本原理如图1所示，其中VBB是电源电压，VOUT是输出端的电压，BV是类似齐纳电路的击穿电压。当电压VBB-VOUT>BV时，钳位电路提供一条VBB到VOUT的低阻通路，维持电感电流以消除电感上的磁能。
由于功率开关的负载电流通常会很大，所以当开关关断时钳位电路中会流过较大的电流，对于集成电路而言就需要该钳位电路有较大的版图面积，因此从经济性来说，这种感性负载快速退磁电路不利于节省版图面积也不利于提高集成度。
为了节省版图面积，提高集成度，有文献针对PMOS做功率管的高侧开关提出了图2所示的结构，其中VBB是电源电压，VOUT是输出端的电压。当控制信号HSON为逻辑低电平时PMOS管M2导通，PMOS功率管M1关断，因此VOUT的极性由正变负，当VOUT＝-[VF2+VGS3+R2(VGS1/RON2)+R2(VGS3/R1)]时，NMOS管M3导通，当|VGS1|>|VTH1|时，PMOS功率管M1导通，从而维持电感电流以消除电感上的磁能，其中VF2是二极管D2的正向导通电压；VGS3是NMOS管M3导通时的栅源电压；VGS1是PMOS功率管M1导通时的栅源电压，RON2是PMOS管M2的导通阻抗，VTH1是PMOS功率管M1的阈值电压。这种结构存在的问题是：环路增益较低，当NMOS管M3导通时不能很精确地限制PMOS功率管M1的栅源电压VGS，存在栅源电压VGS过大击穿栅氧化层的风险。
发明内容
针对上述高侧开关输出级存在的钳位电路版图面积大、功率管栅氧化层容易击穿的不足之处，本发明提出一种高侧开关的输出级电路，能够在实现PMOS功率管的高侧功率开关感性负载快速退磁的同时减小版图面积，且保证在任何情况下功率管的栅氧均不会被击穿。
本发明的技术方案是：
一种高侧开关的输出级电路，所述高侧开关采用PMOS功率管，所述输出级电路包括功率管栅极驱动模块和输出负压钳位模块，
所述功率管栅极驱动模块包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第六PMOS管、第七PMOS管、第一电流源和第二电阻，其中第二电阻为大电阻；
第三NMOS管的栅极作为所述输出级电路的输入端，其漏极连接第七PMOS管的漏极和所述输出负压钳位模块的输出端，其源极接地；第三NMOS管的电流能力大于第一PMOS管的电流能力；
第二NMOS管的栅极连接内部低压电源，其漏极连接第六PMOS管的栅极和漏极以及第七PMOS管的栅极，其源极通过第一电流源后接地；
第一NMOS管的栅极连接第一PMOS管的栅极以及第二PMOS管的栅极和漏极，其漏极连接第一PMOS管的漏极和所述PMOS功率管的栅极，其源极连接第七PMOS管的源极；
第一PMOS管和第二PMOS管的源极连接电源电压；
第二电阻接在所述PMOS功率管的栅极和电源电压之间；
所述功率管栅极驱动模块在第二PMOS管和第六PMOS管之间还包括多个栅漏短接的第三PMOS管，所述第三PMOS管的数目根据所述第一NMOS管的栅氧耐压确定；其中每个第三PMOS管的源极连接上一个第三PMOS管的栅极和漏极，第一个第三PMOS管的源极连接第二PMOS管的栅极和漏极，最后一个第三PMOS管的栅极和漏极连接第六PMOS管的源极；
所述输出负压钳位模块包括第一二极管、第二电流源、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管和第一电阻，
第一电阻的一端连接所述PMOS功率管的漏极并作为所述输出级电路的输出端，其另一端连接第八PMOS管的漏极和第五NMOS管的源极；所述PMOS功率管的源极连接电源电压；
第九PMOS管的栅极连接第十PMOS管的栅极、第十一PMOS管的栅极和漏极并通过第二电流源后接地，其源极连接第四NMOS管的栅极、第十PMOS管和第十一PMOS管的源极以及所述内部低压电源，其漏极连接第八PMOS管的栅极和第五NMOS管的漏极；
第四NMOS管的源极连接第八PMOS管的源极，其漏极连接第一二极管的阴极；第一二极管的阳极作为所述输出负压钳位模块的输出端；
第六NMOS管的栅漏短接并连接第十PMOS管的漏极，其源极连接第七NMOS管的栅极和漏极以及第五NMOS管的栅极；第七NMOS管的源极接地。
具体的，所述第二电阻利用栅源短接的耗尽型MOS管实现。
具体的，所述第二PMOS管和第六PMOS管以及在第二PMOS管和第六PMOS管之间的多个第三PMOS管具有相同的尺寸，第一PMOS管和第七PMOS管具有相同的尺寸。
具体的，所述第一PMOS管等比例复制第二PMOS管的电流，第六PMOS管等比例复制第七PMOS管的电流。
本发明的有益效果为：本发明提出的一种高侧开关的输出级电路将输出负压钳位模块和功率管栅极驱动模块、功率管结合起来，在实现感性负载快速退磁的基础上节约了版图面积；功率管栅极驱动模块中通过第一NMOS管MN1、第七PMOS管MP7限制了功率管栅源电压|VGS|的大小，保证在任何情况下功率管的栅氧均不会被击穿；本发明尤其适用于高侧功率开关的功率级电路。
附图说明
图1是基本感性负载快速退磁的电路原理示意图。
图2是已有文献中改进过后的感性负载快速退磁的电路结构示意图。
图3是本发明提出的实现感性负载快速退磁的一种高侧开关的输出级电路原理示意图。
图4是本发明提出的一种高侧开关的输出级电路在实施例中的结构示意图。
图5是本发明提出的一种高侧开关的输出级电路的感性负载快速退磁功能的仿真结果示意图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案：
如图3所示是本发明提出的一种高侧开关的输出级电路原理示意图，高侧开关采用PMOS功率管，输出级电路包括功率管栅极驱动模块和输出负压钳位模块。其中功率管栅极驱动模块用于控制功率管在所有情况下开关，并保证功率管的栅源电压|VGS|在有限范围内，避免功率管的栅氧化层被击穿。当功率管关断后，输出负压钳位模块开始工作，将功率管的栅极电位拉低，使得功率管导通并功率管电流与电感电流相等。
功率管栅极驱动模块包括三个输入端和一个输出端，输出负压钳位模块包括两个输入端和一个输出端；功率管栅极驱动模块的第一输入端作为输出级电路的输入端IN，其第二输入端连接芯片的内部低压电源VDD，其第三输入端连接输出负压钳位模块的输出端，其输出端连接功率管的栅极；输出负压钳位模块的第一输入端连接功率管的漏极并作为输出级电路的输出端，其第二输入端连接芯片的内部低压电源VDD，功率管的源极连接电源电压VBB。
如图4所示，功率管栅极驱动模块包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第六PMOS管MP6、第七PMOS管MP7、第二电阻R2和第一电流源I1，第三NMOS管MN3的栅极是功率管栅极驱动模块的第一输入端，作为整个输出级电路的输入端IN，第三NMOS管MN3的漏极连接第七PMOS管MP7的漏极并作为功率管栅极驱动模块的第三输入端连接输出负压钳位模块的输出端，第三NMOS管MN3的源极接地；第二NMOS管MN2的栅极作为功率管栅极驱动模块的第二输入端连接内部低压电源VDD，本实施例中内部低压电源VDD为5V，第二NMOS管MN2的漏极连接第六PMOS管MP6的栅极和漏极以及第七PMOS管MP7的栅极，其源极通过第一电流源I1后接地；第一NMOS管MN1的栅极连接第一PMOS管MP1的栅极以及第二PMOS管MP2的栅极和漏极，其漏极连接第一PMOS管MP1的漏极并作为功率管栅极驱动模块的输出端连接PMOS功率管MP0的栅极，第一NMOS管MN1的源极连接第七PMOS管MP7的源极；第一PMOS管MP1和第二PMOS管MP2的源极连接电源电压VBB；第二电阻R2接在PMOS功率管MP0的栅极和电源电压VBB之间。
在第二PMOS管MP2和第六PMOS管MP6之间还包括多个栅漏短接的第三PMOS管，如图4所示给出了在第二PMOS管MP2和第六PMOS管MP6之间设置三个第三PMOS管MP3、MP4、MP5的实施例，第三PMOS管的数目根据所述第一NMOS管MN1的栅氧耐压确定。MP3的源极连接第二PMOS管MP2的栅极和漏极，其栅极和漏极连接MP4的源极；MP5的源极连接MP4的栅极和漏极，其栅极和漏极连接第六PMOS管MP6的源极。
如图4所示，输出负压钳位模块包括第一二极管D1、第二电流源I2、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11和第一电阻R1，第一电阻R1的一端作为输出负压钳位模块的第一输入端连接PMOS功率管MP0的漏极并作为输出级电路的输出端，第一电阻R1的另一端连接第八PMOS管MP8的漏极和第五NMOS管MN5的源极；PMOS功率管MP0的源极连接电源电压VBB；第九PMOS管MP9的栅极连接第十PMOS管MP10的栅极、第十一PMOS管MP11的栅极和漏极并通过第二电流源I2后接地，其源极连接第四NMOS管MN4的栅极、第十PMOS管MP10和第十一PMOS管MP11的源极并作为输出负压钳位模块的第二输入端连接内部低压电源VDD，其漏极连接第八PMOS管MP8的栅极和第五NMOS管MN5的漏极；第四NMOS管MN4的源极连接第八PMOS管MP8的源极，其漏极连接第一二极管D1的阴极；第一二极管D1的阳极作为输出负压钳位模块的输出端；第六NMOS管MN6的栅漏短接并连接第十PMOS管MP10的漏极，其源极连接第七NMOS管MN7的栅极和漏极以及第五NMOS管MN5的栅极；第七NMOS管MN7的源极接地。
本发明的工作原理为：
在高侧功率开关上电后，内部低压电源信号VDD_5V正常建立，功率管栅极驱动模块中第二NMOS管MN2打开，因此第一PMOS管MP1导通，并且第一PMOS管MP1的饱和区电流IDP1具体数值可由第一电流源I1、第一PMOS管MP1、第二PMOS管MP2等参数决定。
第二电阻R2的作用是在任意情况下保证功率管的栅极均有一条到电源的上拉通路，这个上拉通路的作用是：在上电过程中如果遇到MP1、MN1都关断的情况下，由于电源电压上升，功率管的栅极会因为有这个上拉通路的存在而跟随电源电压同时上升，避免了在上电过程中出现功率管误开启等错误情况。该上拉通路的电流能力较小，通常选择大电阻作为第二电阻R2，具体范围一般为几百K欧的电阻即可，比如300K、500K。为了不影响正常的工作状态，由于第二电阻R2阻值较大，在有耗尽型MOS管的工艺下可以用栅源短接的耗尽型MOS管替代。
当输出级电路的输入端IN处输入的逻辑信号为高电平时，第三NMOS管MN3导通，通过调整MOS管的宽长比以及设置栅源电压VGS使得第三NMOS管MN3的电流能力较第一PMOS管MP1大，因此功率管MP0的栅极电压开始由电源电压往下降低。
为了便于分析，一些实施例中将第二PMOS管MP2和第六PMOS管MP6以及在第二PMOS管MP2和第六PMOS管MP6之间的MP3、MP4、MP5设置为具有相同的尺寸，将第一PMOS管MP1和第七PMOS管MP7也设置为具有相同的尺寸，因此MP2、MP3、MP4、MP5、MP6具有相同的栅源电压VGS，同时一些实施例中设置第一PMOS管MP1等比例复制第二PMOS管MP2的电流，第六PMOS管MP6等比例复制第七PMOS管MP7的电流，则第一PMOS管MP1的栅源电压VGSP1＝第七PMOS管MP7的栅源电压VGSP7、第一NMOS管MN1的栅源电压VGSN1＝3倍第一PMOS管MP1的栅源电压VGSP1。还可以根据实际情况对MP1-MP7的尺寸进行调整。
另外由于流过大电流，通常将第一NMOS管MN1设置为具有较大的宽长比，因此第一NMOS管MN1工作在线性区，且具有较小的VDS，所以VGSP0≈4VGSP1且VGSP0≤4VGSP1。由此功率管可以正常开启，并且功率管的|VGS|不会过大以至于栅氧化层被击穿。
由于开关正常开启时，功率管漏极的电压VOUT≈VBB，则在没有第一二极管D1的情况下，第四NMOS管MN4和第八PMOS管MP8会导通，因此会有一个较大的电流经过第三NMOS管MN3流向地GND，为了避免这种情况造成额外的功耗，在第七PMOS关MP7的漏极和第四NMOS关的MN4的漏极之间连接BV>VBB的第一二极管D1。
当输入逻辑信号IN由高电平转为低电平时，第三NMOS管MN3关断，第一PMOS管MP1将功率管的栅极电压拉至电源电压，功率管关断。如果高侧功率开关所带负载为感性负载的话，为了维持电感电流的大小，VOUT电压的极性将会由正转负。因为第九PMOS管MP9和第十PMOS关MP10的漏极电流相等，当第五NMOS管MN5处在饱和区时的栅源电压VGS与第七NMOS管MN7相等，第八PMOS管MP8和第五NMOS管MN5共同构成了一个超级源极跟随器的结构，该超级源极跟随器会尽可能地通过调节第八PMOS管MP8的漏极电流来维持第五NMOS管MN5的栅源电压VGS。因此在电感电流IL≤IDP1+IDN5的情况下|VOUT|≤R1(IDP1+IDN5)；当电感电流IL>IDP1+IDN5时，仅通过超级源极跟随器维持电感电流已经不够了，而此时流过第一电阻R1上的电流等于IDP1+IDN5时，所以功率管的栅极电压将会再次被拉低，功率管再次导通以维持电感上的电流，电感上的电流IL＝IDP0+IDP1+IDN5，|VOUT|≤R1(IDP1+IDN5)，因此无论是在小电流负载的情况下还是大电流负载的情况下，本发明提出的一种高侧开关的输出级电路均能在开关关断后维持电感电流，消除电感上的磁能。
图5给出了负压钳位的仿真结果。其中IN是输入信号；VOUT是输出端的电压；IL是负载电流。当输入信号IN为高电平时开关导通，当输入信号IN为低电平时开关关断。开关关断后，可以看出在电感电流逐渐降低到0的过程中，本发明的负压钳位电路将输出端的负电压钳位至一个有限值，当电感电流降低为0时，输出端电压也恢复至0V。
综上可知，本发明提出的一种高侧开关的输出级电路，将输出负压钳位模块和功率管栅极驱动模块、功率管结合起来，通过负反馈系统将感性负载退磁时功率管源极的负电压的绝对值限制在了有限的范围内以保证整个系统的安全工作；同时在输出负压钳位模块运用了超级源极跟随器的结构提高了输出负压钳位时的负反馈环路的环路增益，提高了钳位的精度。另外根据以上分析可知本发明维持电感电流的原理是再次导通功率管，利用功率管来过大电流，而如图1所示的传统方案中采用类似齐纳电路流过大电流，则要求类似齐纳电路中的器件尺寸和导线宽度都很大才能满足需求，可见本发明利用功率管代替传统的类似齐纳电路流过大电流，节约了版图面积。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围之内。

Claims (4)

1.一种高侧开关的输出级电路，所述高侧开关采用PMOS功率管，其特征在于，所述输出级电路包括功率管栅极驱动模块和输出负压钳位模块，
所述功率管栅极驱动模块包括第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第六PMOS管、第七PMOS管、第一电流源和第二电阻，其中第二电阻为大电阻；
第三NMOS管的栅极作为所述输出级电路的输入端，其漏极连接第七PMOS管的漏极和所述输出负压钳位模块的输出端，其源极接地；第三NMOS管的电流能力大于第一PMOS管的电流能力；
第二NMOS管的栅极连接内部低压电源，其漏极连接第六PMOS管的栅极和漏极以及第七PMOS管的栅极，其源极通过第一电流源后接地；
第一NMOS管的栅极连接第一PMOS管的栅极以及第二PMOS管的栅极和漏极，其漏极连接第一PMOS管的漏极和所述PMOS功率管的栅极，其源极连接第七PMOS管的源极；
第一PMOS管和第二PMOS管的源极连接电源电压；
第二电阻接在所述PMOS功率管的栅极和电源电压之间；
所述功率管栅极驱动模块在第二PMOS管和第六PMOS管之间还包括多个栅漏短接的第三PMOS管，所述第三PMOS管的数目根据所述第一NMOS管的栅氧耐压确定；其中每个第三PMOS管的源极连接上一个第三PMOS管的栅极和漏极，第一个第三PMOS管的源极连接第二PMOS管的栅极和漏极，最后一个第三PMOS管的栅极和漏极连接第六PMOS管的源极；
所述输出负压钳位模块包括第一二极管、第二电流源、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管和第一电阻，
第一电阻的一端连接所述PMOS功率管的漏极并作为所述输出级电路的输出端，其另一端连接第八PMOS管的漏极和第五NMOS管的源极；所述PMOS功率管的源极连接电源电压；
第九PMOS管的栅极连接第十PMOS管的栅极、第十一PMOS管的栅极和漏极并通过第二电流源后接地，其源极连接第四NMOS管的栅极、第十PMOS管和第十一PMOS管的源极以及所述内部低压电源，其漏极连接第八PMOS管的栅极和第五NMOS管的漏极；
第四NMOS管的源极连接第八PMOS管的源极，其漏极连接第一二极管的阴极；第一二极管的阳极作为所述输出负压钳位模块的输出端；
第六NMOS管的栅漏短接并连接第十PMOS管的漏极，其源极连接第七NMOS管的栅极和漏极以及第五NMOS管的栅极；第七NMOS管的源极接地。
2.根据权利要求1所述的高侧开关的输出级电路，其特征在于，所述第二电阻利用栅源短接的耗尽型MOS管实现。
3.根据权利要求1或2所述的高侧开关的输出级电路，其特征在于，所述第二PMOS管和第六PMOS管以及在第二PMOS管和第六PMOS管之间的多个第三PMOS管具有相同的尺寸，第一PMOS管和第七PMOS管具有相同的尺寸。
4.根据权利要求3所述的高侧开关的输出级电路，其特征在于，所述第一PMOS管等比例复制第二PMOS管的电流，第六PMOS管等比例复制第七PMOS管的电流。
CN201911366299.1A 2019-12-26 2019-12-26 一种高侧开关的输出级电路 Active CN110943718B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911366299.1A CN110943718B (zh) 2019-12-26 2019-12-26 一种高侧开关的输出级电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911366299.1A CN110943718B (zh) 2019-12-26 2019-12-26 一种高侧开关的输出级电路

Publications (2)

Publication Number Publication Date
CN110943718A true CN110943718A (zh) 2020-03-31
CN110943718B CN110943718B (zh) 2023-03-31

Family

ID=69912188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911366299.1A Active CN110943718B (zh) 2019-12-26 2019-12-26 一种高侧开关的输出级电路

Country Status (1)

Country Link
CN (1) CN110943718B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112152189A (zh) * 2020-09-15 2020-12-29 广东省大湾区集成电路与系统应用研究院 一种钳位电路和电子设备
CN112202436A (zh) * 2020-08-31 2021-01-08 瓴芯电子科技(无锡)有限公司 负载开关电路及其控制方法
CN112350702A (zh) * 2020-10-30 2021-02-09 电子科技大学 一种高侧功率开关的输出级电路
CN113225054A (zh) * 2021-03-24 2021-08-06 芜湖威尔芯半导体有限公司 一种全集成Full-NMOS功率管高侧驱动电路
CN113708606A (zh) * 2021-08-19 2021-11-26 珠海智融科技有限公司 一种pmos通路开关控制电路
CN113917972A (zh) * 2021-10-29 2022-01-11 成都思瑞浦微电子科技有限公司 用于浮动负电压域的稳压器及芯片
CN115864343A (zh) * 2023-03-03 2023-03-28 珠海智融科技股份有限公司 一种限流电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287182A (ja) * 2004-03-30 2005-10-13 Yaskawa Electric Corp 電圧駆動型半導体素子のゲート駆動回路
US20120068683A1 (en) * 2010-09-17 2012-03-22 Yan-Fei Liu Current Source Gate Driver with Negative Gate Voltage
CN102647177A (zh) * 2012-04-06 2012-08-22 东南大学 一种可抗共模噪声干扰的高压侧栅驱动电路
CN102970015A (zh) * 2012-11-01 2013-03-13 电子科技大学 零死区栅极驱动电路
CN108631557A (zh) * 2017-03-20 2018-10-09 台达电子企业管理（上海）有限公司 绝缘栅双极型晶体管的栅极电压控制电路及其控制方法
CN109088532A (zh) * 2018-09-14 2018-12-25 电子科技大学 一种带有源钳位的电流型分段栅极驱动电路
CN109698612A (zh) * 2019-02-19 2019-04-30 东南大学 一种适用于高频应用的谐振门极驱动电路
CN110224696A (zh) * 2019-07-11 2019-09-10 珠海格力电器股份有限公司 驱动保护电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287182A (ja) * 2004-03-30 2005-10-13 Yaskawa Electric Corp 電圧駆動型半導体素子のゲート駆動回路
US20120068683A1 (en) * 2010-09-17 2012-03-22 Yan-Fei Liu Current Source Gate Driver with Negative Gate Voltage
CN102647177A (zh) * 2012-04-06 2012-08-22 东南大学 一种可抗共模噪声干扰的高压侧栅驱动电路
CN102970015A (zh) * 2012-11-01 2013-03-13 电子科技大学 零死区栅极驱动电路
CN108631557A (zh) * 2017-03-20 2018-10-09 台达电子企业管理（上海）有限公司 绝缘栅双极型晶体管的栅极电压控制电路及其控制方法
CN109088532A (zh) * 2018-09-14 2018-12-25 电子科技大学 一种带有源钳位的电流型分段栅极驱动电路
CN109698612A (zh) * 2019-02-19 2019-04-30 东南大学 一种适用于高频应用的谐振门极驱动电路
CN110224696A (zh) * 2019-07-11 2019-09-10 珠海格力电器股份有限公司 驱动保护电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PHILIPP MARC ROSCHATT 等: "Bootstrap Voltage and Dead Time Behavior in GaN DC–DC Buck Converter With a Negative Gate Voltage" *
林为: "一种改进型MOSFET隔离驱动电路研究" *
梁怀天 等: "一种高侧功率开关的输出短路保护电路" *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112202436A (zh) * 2020-08-31 2021-01-08 瓴芯电子科技(无锡)有限公司 负载开关电路及其控制方法
CN112152189A (zh) * 2020-09-15 2020-12-29 广东省大湾区集成电路与系统应用研究院 一种钳位电路和电子设备
CN112152189B (zh) * 2020-09-15 2023-01-31 广东省大湾区集成电路与系统应用研究院 一种钳位电路和电子设备
CN112350702A (zh) * 2020-10-30 2021-02-09 电子科技大学 一种高侧功率开关的输出级电路
CN113225054A (zh) * 2021-03-24 2021-08-06 芜湖威尔芯半导体有限公司 一种全集成Full-NMOS功率管高侧驱动电路
CN113225054B (zh) * 2021-03-24 2023-03-14 芜湖威尔芯半导体有限公司 一种全集成Full-NMOS功率管高侧驱动电路
CN113708606A (zh) * 2021-08-19 2021-11-26 珠海智融科技有限公司 一种pmos通路开关控制电路
CN113708606B (zh) * 2021-08-19 2022-11-04 珠海智融科技股份有限公司 一种pmos通路开关控制电路
CN113917972A (zh) * 2021-10-29 2022-01-11 成都思瑞浦微电子科技有限公司 用于浮动负电压域的稳压器及芯片
CN115864343A (zh) * 2023-03-03 2023-03-28 珠海智融科技股份有限公司 一种限流电路

Also Published As

Publication number Publication date
CN110943718B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
CN110943718B (zh) 一种高侧开关的输出级电路
US9793260B2 (en) System and method for a switch having a normally-on transistor and a normally-off transistor
TWI508442B (zh) 用以在各種電力條件下驅動負載的系統及方法
JPH07505994A (ja) 誘導負荷ダンプ回路
CN112350702A (zh) 一种高侧功率开关的输出级电路
CN110086455B (zh) 一种新型开关电路结构
CN111398667A (zh) 一种过零检测电路
CN107846759B (zh) 一种led驱动芯片
CN210201705U (zh) 一种电流采样比较器电路
CN107395183B (zh) 一种脉冲大电流点火开关电路
CN107769759B (zh) 单向导通装置
US10523197B2 (en) Switch circuit, corresponding device and method
CN109039071B (zh) 一种电源开关状态检测电路
CN113556036B (zh) H桥驱动电路、控制方法及驱动电机
CN111721986B (zh) 一种宽输入共模电压范围电流检测放大器电路
CN109547009B (zh) 高可靠性电平位移电路
CN110176856B (zh) 一种零静态电流、带过流保护的功率开关电路及实现方法
CN110412338B (zh) 一种高压检测电路
JPH10250U (ja) スイッチング回路
US20210203320A1 (en) Input circuit
US10135434B2 (en) Electronic circuit for controlling a half H-bridge
CN109586559B (zh) 一种离线开关电源的启动电路及开关电源
CN115864343B (zh) 一种限流电路
CN116707504B (zh) 一种负压开关控制电路及方法
CN109194319B (zh) Pmos管驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant