CN110943060B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN110943060B
CN110943060B CN201910895174.1A CN201910895174A CN110943060B CN 110943060 B CN110943060 B CN 110943060B CN 201910895174 A CN201910895174 A CN 201910895174A CN 110943060 B CN110943060 B CN 110943060B
Authority
CN
China
Prior art keywords
metal
layer
dummy
dielectric
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910895174.1A
Other languages
English (en)
Other versions
CN110943060A (zh
Inventor
郭建利
陈坤贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110943060A publication Critical patent/CN110943060A/zh
Application granted granted Critical
Publication of CN110943060B publication Critical patent/CN110943060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开涉及一种半导体结构及其制造方法，其实施例公开用于在芯片尺寸封装期间降低热膨胀不匹配的结构和方法。在一范例中，公开一种半导体结构。前述半导体结构包括：位于基板上方的第一金属层、介电区以及聚合物区。第一金属层包括第一装置金属结构。介电区形成于前述第一金属层上方。聚合物区形成于前述介电区上方。前述介电区包括多个金属层以及金属间介电层。金属间介电层包括位于前述金属层的每一对两相邻金属层之间的介电材料。前述金属层的每一者包括虚设金属结构，位于前述第一装置金属结构上方。由前述半导体结构的俯视图观察，前述金属层的每一对两相邻金属层中的前述虚设金属结构分别屏蔽前述第一装置金属结构的两个非重叠部分。

Description

半导体结构及其制造方法
技术领域
本公开实施例涉及一种半导体结构及其制造方法，特别涉及一种嵌入虚设(dummy)金属结构的半导体结构及其制造方法。
背景技术
包括集成电路(integrated circuits；ICs)的半导体装置用于各种电子应用，例如个人电脑、手机、数码相机和其他电子设备。在朝向更小、更轻且更薄的半导体产品的趋势驱动下，已发展出更小的封装形态。用于半导体装置的一种较小封装是晶圆级芯片尺寸封装(wafer level chip scale packaging；WLCSP)，其中集成电路晶粒是封装在通常包括重分布层(redistribution layer；RDL)的封装中，且重分布层是用以扇出(fan out)用于集成电路晶粒的接触垫的布线，使得可产生具有比晶粒的接触垫更大间距的电性接点(contact)。在无需额外封装的情况下，所得到的封装具有位于晶粒表面正上方的介电质、薄膜金属和焊料凸块。晶圆级芯片尺寸封装的基本结构包括具有聚合物涂布的主动表面以及具有显露于晶粒的剩余侧面和背面的裸硅的凸块。
在晶圆级芯片尺寸封装工艺中所使用的以聚合物为基础的介电质具有与集成电路介电质不同的热膨胀系数(coefficient of thermal expansion；CTE)。另外，集成电路中的每种不同材料(例如晶圆级芯片尺寸封装聚酰亚胺、金属、集成电路介电质)可具有独特的热膨胀系数。这种热膨胀系数不匹配可能会造成很大的应力，特别是在半导体晶粒承受上升的温度时。由热膨胀系数不匹配所造成的应力可导致裂缝和脱层(delamination)缺陷(例如气泡缺陷)。当密封工艺或晶圆级芯片尺寸封装工艺的温度高于或低于标准阈值时，将导致集成电路中更大的应力累积。因此，现有的半导体结构在封装期间至少具有上述问题。
发明内容
本公开实施例提供一种半导体结构，包括：位于基板上方的第一金属层、介电区以及聚合物区。第一金属层包括第一装置金属结构。介电区形成于前述第一金属层上方。聚合物区形成于前述介电区上方。前述介电区包括多个金属层以及金属间介电层。金属间介电层包括位于前述金属层的每一对两相邻金属层之间的介电材料。前述金属层的每一者包括虚设金属结构，位于前述第一装置金属结构上方。由前述半导体结构的俯视图观察，前述金属层的每一对两相邻金属层中的前述虚设金属结构分别屏蔽前述第一装置金属结构的两个非重叠部分。
本公开实施例提供一种半导体结构，包括：位于基板上方的第一金属层、介电区以及聚合物区。第一金属层包括第一装置金属结构。介电区是形成于前述第一金属层上方。聚合物区形成于前述介电区上方。介电区包括介电材料以及顶部金属层，其中前述顶部金属层包括顶部虚设金属结构，位于前述第一装置金属结构上方。聚合物区包括聚合物材料以及重分布层，前述重分布层包括虚设金属重分布层结构。由前述半导体结构的俯视图观察，前述顶部虚设金属结构和前述虚设金属重分布层结构分别屏蔽前述第一装置金属结构的两个非重叠部分。
本公开实施例提供一种半导体结构的制造方法，包括：在基板上方形成包括第一装置金属结构的第一金属层；在前述第一金属层上方形成介电区；以及在前述介电区上方形成聚合物区。前述介电区包括多个金属层以及金属间介电层。前述金属层的每一者包括虚设金属结构，位于前述第一装置金属结构上方。由前述半导体结构的俯视图观察，前述金属层的每一对两相邻金属层中的前述虚设金属结构分别屏蔽前述第一装置金属结构的两个非重叠部分。金属间介电层包括位于前述金属层的每一对两相邻金属层之间的介电材料。
附图说明
根据以下的详细说明并配合说明书附图以更加了解本公开实施例的概念。应注意的是，根据本产业的标准惯例，附图中的各种部件未必按照比例绘制。事实上，可能任意地放大或缩小各种部件的尺寸，以做清楚的说明。
图1示出根据本公开一些实施例的示范性半导体结构的剖视图。
图2示出根据本公开一些实施例的另一示范性半导体结构的剖视图。
图3示出根据本公开一些实施例的芯片尺寸封装的示范性半导体结构的剖视图。
图4示出根据本公开一些实施例的芯片尺寸封装的另一示范性半导体结构的剖视图。
图5示出根据本公开一些实施例的用于形成半导体结构的示范性方法的流程图。
图6示出根据本公开一些实施例的用于形成半导体结构的另一示范性方法的流程图。
附图标记说明：
100、200、300、400 半导体结构
110、210、310、410 第一金属层
120、220 介电区
122、232 虚设金属结构
125、225 介电材料
130、230、370 聚合物区
135、235、375 聚合物材料
301、401 硅部
302、402 封装部
305、405 介电材料
312、332、352、412、432、452 (第一)装置金属结构
314、334、354、414、434、454 (第二)装置金属结构
316、416 中间装置金属结构
320、420 第一金属间介电层
322、342、422、442 第一通孔
324、344、424、444 第二通孔
330、430 第二金属层
333、337、355、359、433、437、455、459 虚设金属结构
340、440 第二金属间介电层
350、450 第三金属层(顶部金属层)
360、460 密封层
365、465 氧化材料
406 氟离子
470 第一聚合物层
472 第二聚合物层
480 重分布层
482 第一装置金属重分布层结构
484 第二装置金属重分布层结构
483、487 虚设金属重分布层结构
490 凸块下金属层
492 焊料凸块
500、600 方法
502、504、506、508、602、604、606 操作
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本公开实施例的不同部件。以下叙述构件及配置的特定范例，以简化本公开实施例的说明。当然，这些特定的范例仅为示范并非用以限定本公开实施例。例如，在以下的叙述中提及第一部件形成于第二部件上或上方，即表示其可包括第一部件与第二部件是直接接触的实施例，亦可包括有附加部件形成于第一部件与第二部件之间，而使第一部件与第二部件可能未直接接触的实施例。另外，在以下的公开内容的不同范例中可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以指定所讨论的不同实施例及/或结构之间的关系。
此外，在此可使用与空间相关用词。例如“底下”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，以便于描述附图中示出的一个元件或部件与另一个(些)元件或部件之间的关系。除了在附图中示出的方位外，这些空间相关用词意欲包括使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，且在此使用的空间相关词也可依此做同样的解释。除非另外明确地说明，例如“附接”、“固定”、“连接”及“互连”等用语是指结构直接地或通过中间结构间接地固定或附接至另一者的关系、以及可动的或刚性的附接或关系。
除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇公开所属的一般技艺者所通常理解的相同涵义。能理解的是这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本公开的背景或上下文一致的意思，而不应以理想化或过度正式的方式解读，除非在此特别定义。
以下将详细说明本公开实施例，其范例是示出于说明书附图中。尽可能地，在附图及说明书中使用相同的标号，以指称相同或相似的部分。
为了在封装工艺期间降低半导体装置(例如集成电路)中不同材料的热膨胀系数不匹配，本启示提供嵌入虚设金属结构的半导体结构的各种实施例。举例而言，金属互连材料(例如铝或铜)具有介于15ppm/℃至25ppm/℃的范围内的热膨胀系数，其是介于晶圆级芯片尺寸封装聚合物材料(例如聚酰亚胺)的热膨胀系数(介于20ppm/℃至80ppm/℃)和集成电路介电材料的热膨胀系数(小于1ppm/℃)之间。因此，本启示公开在集成电路介电区或封装重分布层中新增虚设金属结构，以减缓因装置中不同材料之间的热膨胀系数不匹配所造成的应力累积，借此消除在集成电路封装期间的气泡缺陷或其他可靠度缺陷。在一实施例中，在集成电路介电区及重分布层区中插入虚设金属结构之后，集成电路介电区的热膨胀系数会增加至10ppm/℃至15ppm/℃，而重分布层区的热膨胀系数则会降低至20ppm/℃至25ppm/℃，借此最小化两区域之间的热膨胀系数的不匹配。与根据半导体装置的设计规则协助实行装置功能的装置节点(node)相反，虚设结构并非设计规则所需但可为了特定目的加入半导体装置中。在本公开中，所嵌入的虚设金属结构可增加集成电路顶部金属层及/或晶圆级芯片尺寸封装重分布图案的密度和一致性，以降低由热膨胀系数不匹配所造成的应力。
在本启示的一些实施例中，以确保顶部和底部虚设金属结构在半导体装置的俯视图中对应于非重叠位置的方式，在集成电路介电区及/或重分布层中增加虚设金属结构，以减少应力累积来消除气泡缺陷。举例而言，半导体结构包括第一金属层、位于第一金属层上方的介电区以及位于介电区上方的聚合物区。介电区包括多个金属层，其中每个金属层都包括虚设金属结构以及装置金属结构。前述金属层中的每一对两相邻金属层中的虚设金属结构分别沿着与聚合物区的底面垂直的方向(即从半导体装置的俯视图)将第一金属层的两个非重叠部分与聚合物区屏蔽开。嵌入虚设金属结构增加了介电区的平均热膨胀系数。这种非重叠类型的嵌入更减少了由热膨胀系数不匹配所造成的应力累积，以消除半导体装置中的气泡缺陷。
此外，聚合物区包括重分布层以及在重分布层上方形成的凸块下金属层(underbump metallization；UBM)，其中重分布层包括虚设金属重分布层结构以及装置金属重分布层结构。嵌入虚设金属重分布层结构降低了聚合物区的平均热膨胀系数。装置金属重分布层结构是连接至多个金属层的顶部金属层中的装置金属结构。顶部金属层中的虚设金属结构和虚设金属重分布层结构分别将第一金属层的两个非重叠部分与聚合物区屏蔽开。在一实施例中，介电区包括氟离子。嵌入虚设金属结构降低介电区中氟离子的密度，从而也降低了半导体装置中的应力。
即使在密封工艺或晶圆级芯片尺寸封装工艺转变为更差的条件时，所公开的增加虚设金属结构的方法亦可消除脱层缺陷。举例而言，尽管在封装工艺中温度可升高至预定阈值以上，但是所增加的虚设金属结构将通过减少由热膨胀系数不匹配所引起的应力累积来防止产生裂缝或脱层缺陷。
图1示出根据本公开一些实施例的示范性半导体结构100的剖视图。根据一实施例，半导体结构100可以是用芯片尺寸封装的集成电路的顶部。如图1所示，半导体结构100包括第一金属层110、介电区120以及聚合物区130。在一范例中，第一金属层110是位于基板(未图示)上方。第一金属层110可包括铜、铝和银的其中至少一者。在第一金属层110和基板之间可具有一或多个其他层。在各种实施例中，可在集成电路的任何其他部分插入虚设金属结构，以降低热膨胀系数的不匹配。
在此范例中，介电区120是形成在第一金属层110上方。介电区120包括介电材料125，且嵌入有至少一虚设金属结构122。在一实施例中，前述至少一虚设金属结构包括铜、铝和银的其中至少一者。在此范例中的虚设金属结构122并不实行集成电路的任何功能。然而，嵌入虚设金属结构122可提高介电区120的平均热膨胀系数，因虚设金属结构122的热膨胀系数高于介电材料125的热膨胀系数。
在此范例中，聚合物区130是形成于介电区120上方。可在集成电路的封装工艺(例如晶圆级芯片尺寸封装工艺)期间形成聚合物区130。聚合物区130包括聚合物材料135，例如聚酰亚胺。聚合物区130的热膨胀系数高于介电材料125的热膨胀系数，也高于虚设金属结构122的热膨胀系数。举例而言，聚合物材料135为聚酰亚胺，其热膨胀系数介于20ppm/℃至80ppm/℃。介电材料125的热膨胀系数小于1ppm/℃。加入于介电区120中的虚设金属结构122的热膨胀系数介于15ppm/℃至25ppm/℃。因此，在介电区120中嵌入至少一虚设金属结构122会降低因介电区120和聚合物区130的热膨胀系数不同所造成的应力。如此一来，可避免潜在的裂缝或脱层缺陷(例如气泡缺陷)。
图2示出根据本公开一些实施例的另一示范性半导体结构200的剖视图。根据一实施例，半导体结构200可以是用芯片尺寸封装的集成电路的顶部。如图2所示，半导体结构200包括第一金属层210、介电区220以及聚合物区230。在一范例中，第一金属层210是位于基板(未图示)上方。第一金属层210可包括铜、铝和银的其中至少一者。在第一金属层210和基板之间可具有一或多个其他层。在各种实施例中，可在集成电路的任何其他部分插入虚设金属结构，以降低热膨胀系数的不匹配。
在此范例中，介电区220是形成在第一金属层210上方。介电区220包括介电材料225，且介电材料125的热膨胀系数小于第一金属层210的热膨胀系数。
在此范例中，聚合物区230是形成于介电区220上方。可在集成电路的封装工艺(例如晶圆级芯片尺寸封装工艺)期间通过像是旋转涂布的沉积方法形成聚合物区230。聚合物区230包括聚合物材料235(例如聚酰亚胺)，且包括至少一虚设金属结构232。在一实施例中，至少一虚设金属结构232包括铜、铝和银的其中至少一者。在此范例中的虚设金属结构232并不实行集成电路的任何功能。然而，嵌入虚设金属结构232可降低聚合物区230的平均热膨胀系数，因虚设金属结构232的热膨胀系数小于聚合物材料235的热膨胀系数。在一实施例中，聚合物材料235的热膨胀系数高于介电材料225的热膨胀系数，也高于虚设金属结构232的热膨胀系数。举例而言，聚合物材料235为聚酰亚胺，其热膨胀系数介于20ppm/℃至80ppm/℃。介电材料225的热膨胀系数小于1ppm/℃。加入于聚合物区230中的虚设金属结构232的热膨胀系数介于15ppm/℃至25ppm/℃。因此，在聚合物区230中嵌入至少一虚设金属结构232会降低因介电区220和聚合物区230的热膨胀系数不同所造成的应力。如此一来，可避免潜在的裂缝或脱层缺陷(例如气泡缺陷)。在另一实施例中，介电区220和聚合物区230皆可加入虚设金属结构，以降低半导体结构200中的热膨胀系数不匹配。
图3示出根据本公开一些实施例的芯片尺寸封装的示范性半导体结构300的剖视图。根据一实施例，半导体结构300可以是用芯片尺寸封装的集成电路的顶部。如图3所示，半导体结构300包括第一金属层310、第二金属层330、第三金属层350、密封层360以及聚合物区370。在此范例中的第一金属层310包括第一装置金属结构312、第二装置金属结构314以及中间装置金属结构316。这些装置金属结构的每一者可包括铜、铝和银的其中至少一者，且可协助实行集成电路的功能。在一范例中，第一金属层310位于基板(未图示)上方。在第一金属层310和基板之间可具有一或多个其他层。在各种实施例中，可在集成电路的任何其他部分插入虚设金属结构，以降低热膨胀系数的不匹配。
在此范例中，第二金属层330形成在第一金属层310上方。在此范例中的第二金属层330包括第一装置金属结构332、第二装置金属结构334以及两个虚设金属结构333、337。第一装置金属结构332形成于第一装置金属结构312上方，第二装置金属结构334形成于第二装置金属结构314上方，而虚设金属结构333、337形成于中间装置金属结构316上方。在第二金属层330中的这些装置和虚设金属结构的每一者可包括铜、铝和银的其中至少一者。虚设金属结构333、337皆不会协助实行集成电路的功能。
根据各种实施例，装置金属结构332、334基于遵循科技设计规则(design rule)的顾客设计需求来决定其形状和尺寸。相反地，虚设金属结构333、337可不管顾客设计需求，而具有不同的形状(例如矩形、正方形)和不同的尺寸(例如3x3μm2、1x1μm2以及0.6x0.6μm2)。因此，虚设金属结构333、337的形状和尺寸可与装置金属结构332、334的形状和尺寸相同或不同。此外，在不同层中的不同虚设金属结构亦可具有相同或不同的尺寸。
半导体结构300还包括第一金属间介电层320，位于第一金属层310和第二金属层330之间。在此范例中的第一金属间介电层320包括介电材料305、第一通孔322以及第二通孔324，其中第一通孔322连接第一装置金属结构312和第一装置金属结构332，且第二通孔324连接第二装置金属结构314和第二装置金属结构334。介电材料305可包括氟硅酸盐玻璃(fluorosilicate glass；FSG)层，其包括两个子层。第一子层为通过高密度等离子体化学气相沉积(High-Density Plasma Chemical Vapor Deposition；HDP-CVD)来沉积的氟硅酸盐玻璃，而第二子层是在第一子层的顶部上通过等离子体增强化学气相沉积(Plasma-Enhanced Chemical Vapor Deposition；PECVD)来沉积的氟硅酸盐玻璃。
在此范例中的介电材料305的热膨胀系数小于虚设金属结构333、337的热膨胀系数，且小于聚合物区370的热膨胀系数。
在此范例中的第三金属层350是形成于第二金属层330上方。在此范例中的第三金属层350包括第一装置金属结构352、第二装置金属结构354以及两个虚设金属结构355、359。第一装置金属结构352形成于第一装置金属结构332上方，第二装置金属结构354形成于第二装置金属结构334上方，且虚设金属结构355、359形成于中间装置金属结构316上方。在第三金属层350中的这些装置和虚设金属结构的每一者可包括铜、铝和银的其中至少一者。虚设金属结构355、359皆不会协助实行集成电路的功能。
半导体结构300还包括第二金属间介电层340，位于第二金属层330和第三金属层350之间。在此范例中的第二金属间介电层340包括介电材料305、第一通孔342以及第二通孔344，其中第一通孔342连接第一装置金属结构332和第一装置金属结构352，且第二通孔344连接第二装置金属结构334和第二装置金属结构354。
在此范例中的密封层360是形成于第三金属层350上方。密封层360包括氧化材料365，例如钝化氧化材料。在一范例中，密封层360包括通过等离子体增强化学气相沉积(PECVD)来沉积的氧化硅层以及在氧化硅层的顶部上通过等离子体增强化学气相沉积来沉积的氮化硅层。在此范例中的氧化材料365的热膨胀系数小于虚设金属结构355、359的热膨胀系数，且小于聚合物区370的热膨胀系数。
在此范例中的聚合物区370是在集成电路的封装工艺(例如晶圆级芯片尺寸封装工艺)期间形成于密封层360上方，而在聚合物区370下方的其他层310至360是在集成电路的硅工艺期间所形成。聚合物区370可被称作集成电路的封装部302，而在聚合物区370下方的其他层310至360可一并被称作集成电路的硅部301。在此范例中的聚合物区370包括聚合物材料375，例如聚酰亚胺。聚合物材料375的热膨胀系数高于介电材料305、氧化材料365的热膨胀系数，也高于虚设金属结构333、337、355、359的热膨胀系数。举例而言，聚合物材料375为聚酰亚胺，其热膨胀系数介于20ppm/℃至80ppm/℃。介电材料305、氧化材料365的每一者的热膨胀系数小于1ppm/℃。虚设金属结构333、337、355、359的热膨胀系数介于15ppm/℃至25ppm/℃。
如图3所示，在第一金属层310中与在第二金属层330中的金属节点是由介电材料305分开。因此，虚设金属结构333、337是嵌入于介电材料305中。如此一来，嵌入虚设金属结构333、337会提高硅部301的平均热膨胀系数，因虚设金属结构333、337的热膨胀系数高于介电材料305的热膨胀系数，且高于氧化材料365的热膨胀系数。此外，在第三金属层350中的金属节点是由氧化材料365分开，使得虚设金属结构355、359嵌入于氧化材料365中。因此，嵌入虚设金属结构355、359会提高硅部301的平均热膨胀系数，因虚设金属结构355、359的热膨胀系数高于介电材料305的热膨胀系数，且高于氧化材料365的热膨胀系数。如此一来，在硅部301中嵌入虚设金属结构333、337、355、359会降低因硅部301和聚合物区370的热膨胀系数不同所造成的应力。因此，可避免在硅部301中因应力累积所造成的潜在的裂缝或脱层缺陷(例如气泡缺陷)。
如图3所示，虚设金属结构333、337、355、359的每一者沿一方向(即
图3中的Y方向)将中间装置金属结构316的对应的部分与聚合物区370屏蔽开。Y方向是与聚合物区370的底面正交，或与半导体结构300的主要平面正交。此外，在第二金属层330中的虚设金属结构333、337以及在第三金属层350中的虚设金属结构355、359分别沿Y方向将中间装置金属结构316的不同的非重叠部分与聚合物区370屏蔽开。以非重叠形式嵌入虚设金属可更降低由半导体结构300中的热膨胀系数不匹配所造成的应力累积，借此消除集成电路中的气泡缺陷。
在一实施例中，在插入虚设金属之后，在硅部301内的开口面积(例如在第二金属层330中的虚设金属结构333、337之间的开口面积、第三金属层350中的虚设金属结构355、359之间的开口面积)的每一者小于一预定面积，例如150x150μm2。亦即，在插入虚设金属之后，没有开口面积能够容纳150x150μm2的正方形。
图4示出根据本公开一些实施例的芯片尺寸封装的另一示范性半导体结构的剖视图。根据一实施例，半导体结构400可以是用芯片尺寸封装的集成电路的顶部。如图4所示，半导体结构400包括第一金属层410、第二金属层430、第三金属层450、密封层460、第一聚合物层470、重分布层480以及第二聚合物层472。
在此范例中的第一金属层410包括第一装置金属结构412、第二装置金属结构414以及中间装置金属结构416。这些装置金属结构的每一者可包括铜、铝和银的其中至少一者，且可协助实行集成电路的功能。在一范例中，第一金属层410位于基板(未图示)上方。在第一金属层410和基板之间可具有一或多个其他层。在各种实施例中，可在集成电路的任何其他部分插入虚设金属结构，以降低热膨胀系数的不匹配。
在此范例中，第二金属层430形成在第一金属层410上方。在此范例中的第二金属层430包括第一装置金属结构432、第二装置金属结构434以及两个虚设金属结构433、437。第一装置金属结构432形成于第一装置金属结构412上方，第二装置金属结构434形成于第二装置金属结构414上方，而虚设金属结构433、437形成于中间装置金属结构416上方。在第二金属层430中的这些装置和虚设金属结构的每一者可包括铜、铝和银的其中至少一者。虚设金属结构433、437皆不会协助实行集成电路的功能。
半导体结构400还包括第一金属间介电层420，位于第一金属层410和第二金属层430之间。在此范例中的第一金属间介电层420包括介电材料405、第一通孔422以及第二通孔424，其中第一通孔422连接第一装置金属结构412和第一装置金属结构432，且第二通孔424连接第二装置金属结构414和第二装置金属结构434。在此范例中的介电材料405的热膨胀系数小于虚设金属结构433、437的热膨胀系数，且小于第一聚合物层470、第二聚合物层472的热膨胀系数。
在此范例中的第三金属层450形成于第二金属层430上方。在此范例中的第三金属层450包括第一装置金属结构452、第二装置金属结构454以及两个虚设金属结构455、459。第一装置金属结构452形成于第一装置金属结构432上方，第二装置金属结构454形成于第二装置金属结构434上方，且虚设金属结构455、459形成于中间装置金属结构416上方。在第三金属层450中的这些装置和虚设金属结构的每一者可包括铜、铝和银的其中至少一者。虚设金属结构455、459皆不会协助实行集成电路的功能。
半导体结构400还包括第二金属间介电层440，位于第二金属层430和第三金属层450之间。在此范例中的第二金属间介电层440包括介电材料405、第一通孔442以及第二通孔444，其中第一通孔442连接第一装置金属结构432和第一装置金属结构452，且第二通孔444连接第二装置金属结构434和第二装置金属结构454。
在此范例中的密封层460形成于第三金属层450上方。密封层460包括氧化材料465，例如钝化氧化材料。在此范例中的氧化材料465的热膨胀系数小于虚设金属结构455、459的热膨胀系数，且小于第一聚合物层470、第二聚合物层472的热膨胀系数。
在此范例中的第一聚合物层470是在集成电路的封装工艺(例如晶圆级芯片尺寸封装工艺)期间形成于密封层460上方，而在第一聚合物层470下方的其他层410至460是在集成电路的硅工艺期间所形成。第一聚合物层470以及位于第一聚合物层470上方的层可被称作集成电路的封装部402，而在第一聚合物层470下方的其他层410至460可一并被称作集成电路的硅部401。在此范例中的第一聚合物层470包括聚合物材料(例如聚酰亚胺)，其热膨胀系数高于介电材料405、氧化材料465的热膨胀系数，也高于虚设金属结构433、437、455、459的热膨胀系数。举例而言，第一聚合物层470为聚酰亚胺，其热膨胀系数介于20ppm/℃至80ppm/℃。介电材料405、氧化材料465的每一者的热膨胀系数小于1ppm/℃。虚设金属结构433、437、455、459的热膨胀系数介于15ppm/℃至25ppm/℃。
在此范例中的重分布层480是在集成电路的封装工艺(例如晶圆级芯片尺寸封装工艺)期间形成于第一聚合物层470上方。重分布层480包括第一装置金属重分布层结构482、第二装置金属重分布层结构484以及两个虚设金属重分布层结构483、487。第一装置金属重分布层结构482形成于第一装置金属结构452上方，第二装置金属重分布层结构484形成于第二装置金属结构454上方，且虚设金属重分布层结构483、487形成于中间装置金属结构416上方。在重分布层480中的这些装置和虚设金属重分布层结构的每一者可包括铜、铝和银的其中至少一者。虚设金属重分布层结构483、487皆不会协助实行集成电路的功能。在一实施例中，第一装置金属重分布层结构482是连接至在顶部金属层450中作为接触垫的第一装置金属结构452。第二装置金属重分布层结构484亦可连接至在顶部金属层450中作为接触垫的第二装置金属结构454。
在此范例中的第二聚合物层472是在集成电路的封装工艺(例如晶圆级芯片尺寸封装工艺)期间形成于重分布层480上方。在此范例中的第二聚合物层472包括聚合物材料(例如聚酰亚胺)，其热膨胀系数高于介电材料405、氧化材料465的热膨胀系数，也高于虚设金属结构433、437、455、459、483、487的热膨胀系数。第二聚合物层472中的聚合物材料可与第一聚合物层470中的聚合物材料相同或不同。在此范例中的半导体结构400还包括凸块下金属层(UBM)490以及焊料凸块492。在封装工艺期间，凸块下金属层490是形成在第二聚合物层472上方，且焊料凸块492是形成在凸块下金属层490上。
如图4所示，在第一金属层410中与在第二金属层430中的金属节点是由介电材料405分开。因此，虚设金属结构433、437是嵌入于介电材料405中。如此一来，嵌入虚设金属结构433、437会提高硅部401的平均热膨胀系数，因虚设金属结构433、437的热膨胀系数高于介电材料405的热膨胀系数，且高于氧化材料465的热膨胀系数。此外，在第三金属层450中的金属节点是由氧化材料465分开，使得虚设金属结构455、459嵌入于氧化材料465中。因此，嵌入虚设金属结构455、459会提高硅部401的平均热膨胀系数，因虚设金属结构455、459的热膨胀系数高于介电材料405的热膨胀系数，且高于氧化材料465的热膨胀系数。另外，在重分布层480中的金属节点是由第二聚合物层472中的聚合物材料分开，使得虚设金属重分布层结构483、487嵌入于聚合物材料中。因此，嵌入虚设金属重分布层结构483、487会降低封装部402的平均热膨胀系数，因虚设金属重分布层结构483、487的热膨胀系数小于第一聚合物层470、第二聚合物层472中聚合物材料的热膨胀系数。
如此一来，在硅部401中嵌入虚设金属结构433、437、455、459且在封装部402中嵌入虚设金属重分布层结构483、487会降低因硅部401和封装部402的热膨胀系数不同或不匹配所造成的应力。因此，可避免在硅部401中因应力累积所造成的潜在的裂缝或脱层缺陷(例如气泡缺陷)。
如图4所示，虚设金属结构433、437、455、459、483、487的每一者沿一方向(即图4中的Y方向)将中间装置金属结构416的对应的部分与第二聚合物层472屏蔽开。Y方向是与第二聚合物层472的底面正交，或与半导体结构400的主要平面正交。此外，在第二金属层430中的虚设金属结构433、437以及在第三金属层450中的虚设金属结构455、459分别沿Y方向或由半导体装置400的俯视图观察，将中间装置金属结构416的不同的非重叠部分与第二聚合物层472屏蔽开。在第三金属层450中的虚设金属结构455、459以及在重分布层480中的虚设金属重分布层结构483、487分别沿Y方向或由半导体装置400的俯视图观察，将中间装置金属结构416的不同的非重叠部分与第二聚合物层472屏蔽开。此非重叠形式的嵌入虚设金属可更降低由半导体结构400中的热膨胀系数不匹配所造成的应力累积，借此消除集成电路中的气泡缺陷。当以重叠的方式在两金属层中加入虚设金属结构时，沿X方向的应力可能会在集成电路中形成裂缝。
在一实施例中，在两相邻层中的虚设金属结构并不重叠，而在两非相邻层中的虚设金属结构可重叠。举例而言，在第二金属层430中的两虚设金属结构433、437以及在第三金属层450中的两虚设金属结构455、459不重叠，在第三金属层450中的虚设金属结构455、459以及在重分布层480中的虚设金属重分布层结构483、487不重叠，但在第二金属层430中的两虚设金属结构433、437与在重分布层480中的两虚设金属重分布层结构483、487会重叠。
在一实施例中，半导体结构400具有多个金属层，位于第一金属层410上方，其中前述金属层的每一者包括虚设金属结构，用以将中间装置金属结构416与第二聚合物层472屏蔽开。在此情况下，在前述金属层的每一对两相邻金属层中的虚设金属结构会沿Y方向分别将第一金属层410的两个非重叠部分与第二聚合物层472屏蔽开。
如图4所示，在此范例中的硅部401包括在硅部401中原位(in-situ)形成的氟离子406。在此情况下，嵌入虚设金属结构433、437、455、459会降低硅部401中氟离子406的密度。这也会降低半导体结构400中的应力。因为当氟离子406的密度较高时，在半导体装置封装或操作期间随着温度升高会扩散得更多，其可能会形成应力并导致半导体装置中的裂缝。亦即，在介电材料405中氟的浓度愈高，会导致硅部401中气泡缺陷的可能性愈高。
即使在密封工艺或晶圆级芯片尺寸封装工艺条件恶化时，所公开的增加虚设金属结构的方法仍可消除脱层缺陷。举例而言，即使在封装工艺期间温度高于或低于硅工艺或封装工艺期间的标准，所增加的虚设金属结构将可通过降低由集成电路中热膨胀系数不匹配所造成的应力累积，来防止裂缝或脱层缺陷发生。
图5示出根据本公开一些实施例的用于形成半导体结构的示范性方法500的流程图。在操作502，在基板上方形成包括第一装置金属结构的第一金属层。在操作504，在第一金属层上方形成多个金属层，前述金属层的每一者包括虚设金属结构，位于第一装置金属结构上方。从半导体结构的俯视图观察，前述金属层的每一对两相邻金属层中的虚设金属结构会分别屏蔽第一装置金属结构的两个非重叠部分。在操作506，在前述金属层的每一对两相邻金属层之间形成包括介电材料的金属间介电层。金属层与金属间介电层会形成介电区。在操作508，在金属层上方形成聚合物区。聚合物区的热膨胀系数高于介电材料的热膨胀系数。在介电区中嵌入虚设金属结构会减少介电区和聚合物区之间的热膨胀系数不匹配。可根据本公开的不同实施例改变图5中所示的操作顺序。
图6示出根据本公开一些实施例的用于形成半导体结构的另一示范性方法600的流程图。在操作602，在基板上方形成包括第一装置金属结构的第一金属层。在操作604，在第一装置金属结构上方形成包括介电材料和顶部金属层的介电区，其中顶部金属层包括顶部虚设金属结构。在操作606，在介电区上方形成包括重分布层的聚合物区，其中重分布层包括虚设金属重分布层结构。从半导体结构的俯视图观察，顶部虚设金属结构与虚设金属重分布层结构会分别屏蔽第一装置金属结构的两个非重叠部分。聚合物区包括聚合物材料。聚合物材料的热膨胀系数高于介电材料的热膨胀系数，而虚设金属的热膨胀系数是介于介电材料的热膨胀系数和聚合物材料的热膨胀系数之间。可根据本公开的不同实施例改变图6中所示的操作顺序。
在本启示的一些实施例中，公开一种半导体结构。前述半导体结构包括：位于基板上方的第一金属层、介电区以及聚合物区。第一金属层包括第一装置金属结构。介电区形成于前述第一金属层上方。聚合物区形成于前述介电区上方。前述介电区包括多个金属层以及金属间介电层。金属间介电层包括位于前述金属层的每一对两相邻金属层之间的介电材料。前述金属层的每一者包括虚设金属结构，位于前述第一装置金属结构上方。由前述半导体结构的俯视图观察，前述金属层的每一对两相邻金属层中的前述虚设金属结构分别屏蔽前述第一装置金属结构的两个非重叠部分。
在一些实施例中，前述聚合物区的热膨胀系数高于前述介电材料的热膨胀系数，且前述介电区中的前述虚设金属结构提高前述介电区的平均热膨胀系数。
在一些实施例中，前述金属层还包括：第二金属层、第三金属层以及第四金属层。第二金属层包括第二虚设金属结构。第三金属层包括第三虚设金属结构，位于前述第二金属层上方，其中由前述半导体结构的俯视图观察，前述第二虚设金属结构和前述第三虚设金属结构分别屏蔽前述第一装置金属结构的两个非重叠部分。第四金属层包括第四虚设金属结构，位于前述第三金属层上方，其中由前述半导体结构的俯视图观察，前述第三虚设金属结构和前述第四虚设金属结构分别屏蔽前述第一装置金属结构的两个非重叠部分，且由前述半导体结构的俯视图观察，前述第二虚设金属结构和前述第四虚设金属结构分别屏蔽前述第一装置金属结构的两个非重叠部分。
在一些实施例中，前述介电区还包括密封层，位于前述金属层上方，其中前述密封层包括氧化材料，且前述氧化材料的热膨胀系数低于前述虚设金属结构的热膨胀系数。
在一些实施例中，前述金属层的每一者还包括装置金属结构，且前述金属间介电层包括通孔，连接每一对两相邻金属层中的前述装置金属结构。
在一些实施例中，前述介电区包括第一金属间介电层，位于前述第一金属层和前述金属层的底部金属层之间，且前述第一金属间介电层包括通孔，连接前述第一金属层中的第一装置金属结构和前述底部金属层中的装置金属结构。
在一些实施例中，前述聚合物区包括重分布层以及凸块下金属层。重分布层包括虚设金属重分布层结构以及装置金属重分布层结构，其中前述虚设金属重分布层结构降低前述聚合物区的平均热膨胀系数，且前述装置金属重分布层结构是连接至前述金属层的顶部金属层中的前述装置金属结构。凸块下金属层是形成于前述重分布层上方。
在一些实施例中，由前述半导体结构的俯视图观察，前述顶部金属层中的虚设金属结构和虚设金属重分布层结构分别屏蔽前述第一装置金属结构的两个非重叠部分。
在一些实施例中，前述介电区包括多个氟离子，且嵌入前述虚设金属结构降低前述介电区中氟离子的密度。
在一些实施例中，前述第一装置金属结构和前述虚设金属结构的每一者包括铜、铝和银的其中至少一者，前述聚合物区包括聚酰亚胺，且嵌入前述虚设金属结构降低由前述介电区和前述聚合物区的热膨胀系数差异所造成的应力。
在一些实施例中，在前述金属层的每一者上的两相邻虚设金属结构之间的每一个开口面积小于一预设阈值。
在本启示的另一些实施例中，公开一种半导体结构。前述半导体结构包括：位于基板上方的第一金属层、介电区以及聚合物区。第一金属层包括第一装置金属结构。介电区形成于前述第一金属层上方。聚合物区形成于前述介电区上方。介电区包括介电材料以及顶部金属层，其中前述顶部金属层包括顶部虚设金属结构，位于前述第一装置金属结构上方。聚合物区包括聚合物材料以及重分布层，前述重分布层包括虚设金属重分布层结构。由前述半导体结构的俯视图观察，前述顶部虚设金属结构和前述虚设金属重分布层结构分别屏蔽前述第一装置金属结构的两个非重叠部分。
在一些实施例中，前述聚合物区的热膨胀系数高于前述介电区的热膨胀系数，且前述虚设金属重分布层结构降低前述聚合物区的平均热膨胀系数。
在一些实施例中，前述介电区包括多个金属层以及金属间介电层。前述金属层包括前述顶部金属层，其中前述金属层的每一者包括虚设金属结构，位于前述第一装置金属结构上方，且由前述半导体结构的俯视图观察，前述金属层的每一对两相邻金属层中的前述虚设金属结构分别屏蔽前述第一装置金属结构的两个非重叠部分。金属间介电层包括位于前述金属层的每一对两相邻金属层之间的前述介电材料。
在一些实施例中，前述金属层的每一者还包括装置金属结构，且前述金属间介电层包括通孔，连接每一对两相邻金属层中的前述装置金属结构。
在一些实施例中，前述介电区还包括密封层，位于前述金属层上方，其中前述密封层包括氧化材料，且前述氧化材料的热膨胀系数低于前述顶部虚设金属结构的热膨胀系数。
在本启示的又一些实施例中，公开一种半导体结构的制造方法。在基板上方形成包括第一装置金属结构的第一金属层。在前述第一金属层上方形成介电区。前述介电区包括多个金属层以及金属间介电层。前述金属层的每一者包括虚设金属结构，位于前述第一装置金属结构上方。由前述半导体结构的俯视图观察，前述金属层的每一对两相邻金属层中的前述虚设金属结构分别屏蔽前述第一装置金属结构的两个非重叠部分。金属间介电层包括位于前述金属层的每一对两相邻金属层之间的介电材料。在前述介电区上方形成聚合物区。
在一些实施例中，前述聚合物区的热膨胀系数高于前述介电材料的热膨胀系数，且嵌入前述虚设金属结构提高前述介电区的平均热膨胀系数。
在一些实施例中，形成前述聚合物区还包括：形成重分布层，前述重分布层包括虚设金属重分布层结构以及装置金属重分布层结构，其中前述虚设金属重分布层结构降低前述聚合物区的平均热膨胀系数，且前述装置金属重分布层结构是连接至前述金属层的顶部金属层中的装置金属结构；以及在前述重分布层上方形成凸块下金属层。
在一些实施例中，前述第一装置金属结构和前述虚设金属结构的每一者包括铜、铝和银的其中至少一者；前述聚合物区包括聚酰亚胺；以及嵌入前述虚设金属结构降低由前述介电区和前述聚合物区的热膨胀系数差异所造成的应力。
以上概述了许多实施例的部件，使本公开所属技术领域中技术人员可以更加理解本公开的各实施例。本公开所属技术领域中技术人员应可理解，可以本公开实施例为基础轻易地设计或改变其他工艺及结构，以实现与在此介绍的实施例相同的目的及/或达到与在此介绍的实施例相同的优点。本公开所属技术领域中技术人员也应了解，这些相等的结构并未背离本公开的构思与范围。在不背离后附权利要求的构思与范围的前提下，可对本公开实施例进行各种改变、置换及变动。

Claims (17)

1.一种半导体结构，包括：
一第一金属层，包括一第一装置金属结构且位于一基板上方；
一介电区，形成于该第一金属层上方，且该介电区包括：
多个金属层，其中所述多个金属层的每一者包括一虚设金属结构，位于该第一装置金属结构上方，且由该半导体结构的一俯视图观察，所述多个金属层的每一对两相邻金属层中的所述多个虚设金属结构分别屏蔽该第一装置金属结构的两个部分，所述两个部分未重叠；以及
一金属间介电层，包括位于所述多个金属层的每一对两相邻金属层之间的一介电材料；以及
一聚合物区，形成于该介电区上方，其中：
该聚合物区的热膨胀系数高于该介电材料的热膨胀系数；以及
该介电区中的所述多个虚设金属结构提高该介电区的平均热膨胀系数。
2.如权利要求1所述的半导体结构，其中所述多个金属层还包括：
一第二金属层，包括一第二虚设金属结构；
一第三金属层，包括一第三虚设金属结构，位于该第二金属层上方，其中由该半导体结构的该俯视图观察，该第二虚设金属结构和该第三虚设金属结构分别屏蔽该第一装置金属结构的两个部分，所述两个部分未重叠；以及
一第四金属层，包括一第四虚设金属结构，位于该第三金属层上方，其中由该半导体结构的该俯视图观察，该第三虚设金属结构和该第四虚设金属结构分别屏蔽该第一装置金属结构的两个部分，所述两个部分未重叠，且由该半导体结构的该俯视图观察，该第二虚设金属结构和该第四虚设金属结构分别屏蔽该第一装置金属结构的两个部分，所述两个部分未重叠。
3.如权利要求1所述的半导体结构，其中该介电区还包括一密封层，位于所述多个金属层上方，其中该密封层包括一氧化材料，且该氧化材料的热膨胀系数低于所述多个虚设金属结构的热膨胀系数。
4.如权利要求1所述的半导体结构，其中：
所述多个金属层的每一者还包括一装置金属结构；以及
该金属间介电层包括一通孔，连接每一对两相邻金属层中的所述多个装置金属结构。
5.如权利要求4所述的半导体结构，其中：
该介电区包括一第一金属间介电层，位于该第一金属层和所述多个金属层的一底部金属层之间；以及
该第一金属间介电层包括一通孔，连接该第一金属层中的该第一装置金属结构和该底部金属层中的该装置金属结构。
6.如权利要求1所述的半导体结构，其中该聚合物区包括：
一重分布层，包括一虚设金属重分布层结构以及一装置金属重分布层结构，其中该虚设金属重分布层结构降低该聚合物区的平均热膨胀系数，且该装置金属重分布层结构是连接至所述多个金属层的一顶部金属层中的该装置金属结构；以及
一凸块下金属层，形成于该重分布层上方。
7.如权利要求6所述的半导体结构，其中由该半导体结构的该俯视图观察，该顶部金属层中的该虚设金属结构和该虚设金属重分布层结构分别屏蔽该第一装置金属结构的两个部分，所述两个部分未重叠。
8.如权利要求1所述的半导体结构，其中：
该介电区包括多个氟离子；以及
嵌入所述多个虚设金属结构降低该介电区中所述多个氟离子的密度。
9.如权利要求1所述的半导体结构，其中：
该第一装置金属结构和所述多个虚设金属结构的每一者包括铜、铝和银的其中至少一者；
该聚合物区包括聚酰亚胺；以及
嵌入所述多个虚设金属结构降低由该介电区和该聚合物区的热膨胀系数差异所造成的应力。
10.如权利要求1所述的半导体结构，其中在所述多个金属层的每一者上的两相邻虚设金属结构之间的每一个开口面积小于一预设阈值。
11.一种半导体结构，包括：
一第一金属层，包括一第一装置金属结构且位于一基板上方；
一介电区，形成于该第一金属层上方，其中该介电区包括一介电材料以及一顶部金属层，且该顶部金属层包括一顶部虚设金属结构，位于该第一装置金属结构上方；以及
一聚合物区，形成于该介电区上方，其中该聚合物区包括一聚合物材料以及一重分布层，该重分布层包括一虚设金属重分布层结构，且由该半导体结构的一俯视图观察，该顶部虚设金属结构和该虚设金属重分布层结构分别屏蔽该第一装置金属结构的两个部分，所述两个部分未重叠，其中：
该聚合物区的热膨胀系数高于该介电区的热膨胀系数；以及
该虚设金属重分布层结构降低该聚合物区的平均热膨胀系数。
12.如权利要求11所述的半导体结构，其中该介电区包括：
多个金属层，包括该顶部金属层，其中所述多个金属层的每一者包括一虚设金属结构，位于该第一装置金属结构上方，且由该半导体结构的该俯视图观察，所述多个金属层的每一对两相邻金属层中的所述多个虚设金属结构分别屏蔽该第一装置金属结构的两个部分，所述两个部分未重叠；以及
一金属间介电层，包括位于所述多个金属层的每一对两相邻金属层之间的该介电材料。
13.如权利要求12所述的半导体结构，其中：
所述多个金属层的每一者还包括一装置金属结构；以及
该金属间介电层包括一通孔，连接每一对两相邻金属层中的所述多个装置金属结构。
14.如权利要求11所述的半导体结构，其中该介电区还包括一密封层，位于该顶部金属层上方，其中该密封层包括一氧化材料，且该氧化材料的热膨胀系数低于该顶部虚设金属结构的热膨胀系数。
15.一种半导体结构的制造方法，包括：
在一基板上方形成一第一金属层，该第一金属层包括一第一装置金属结构；
在该第一金属层上方形成一介电区，其中该介电区是通过下列方式形成：
形成多个金属层，其中所述多个金属层的每一者包括一虚设金属结构，位于该第一装置金属结构上方，且由该半导体结构的一俯视图观察，所述多个金属层的每一对两相邻金属层中的所述多个虚设金属结构分别屏蔽该第一装置金属结构的两个部分，所述两个部分未重叠；以及
形成一金属间介电层，该金属间介电层包括位于所述多个金属层的每一对两相邻金属层之间的一介电材料；以及
在该介电区上方形成一聚合物区，其中：
该聚合物区的热膨胀系数高于该介电材料的热膨胀系数；以及
嵌入所述多个虚设金属结构提高该介电区的平均热膨胀系数。
16.如权利要求15所述的半导体结构的制造方法，其中形成该聚合物区还包括：
形成一重分布层，该重分布层包括一虚设金属重分布层结构以及一装置金属重分布层结构，其中该虚设金属重分布层结构降低该聚合物区的平均热膨胀系数，且该装置金属重分布层结构是连接至所述多个金属层的一顶部金属层中的该装置金属结构；以及
在该重分布层上方形成一凸块下金属层。
17.如权利要求15所述的半导体结构的制造方法，其中：
该第一装置金属结构和所述多个虚设金属结构的每一者包括铜、铝和银的其中至少一者；
该聚合物区包括聚酰亚胺；以及
嵌入所述多个虚设金属结构降低由该介电区和该聚合物区的热膨胀系数差异所造成的应力。
CN201910895174.1A 2018-09-21 2019-09-20 半导体结构及其制造方法 Active CN110943060B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862734418P 2018-09-21 2018-09-21
US62/734,418 2018-09-21
US16/562,801 2019-09-06
US16/562,801 US11069630B2 (en) 2018-09-21 2019-09-06 Structures and methods for reducing thermal expansion mismatch during integrated circuit packaging

Publications (2)

Publication Number Publication Date
CN110943060A CN110943060A (zh) 2020-03-31
CN110943060B true CN110943060B (zh) 2021-12-07

Family

ID=69883641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910895174.1A Active CN110943060B (zh) 2018-09-21 2019-09-20 半导体结构及其制造方法

Country Status (3)

Country Link
US (3) US11069630B2 (zh)
CN (1) CN110943060B (zh)
TW (1) TWI791893B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210125948A1 (en) 2019-10-28 2021-04-29 Nanya Technology Corporation Semiconductor device and method for fabricating the same
DE102020130962A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
US11894318B2 (en) 2020-05-29 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
TWI755861B (zh) * 2020-09-18 2022-02-21 財團法人工業技術研究院 重布線結構及其形成方法
KR20220071755A (ko) 2020-11-24 2022-05-31 삼성전자주식회사 반도체 패키지
CN112510003B (zh) * 2020-11-30 2023-07-18 杰华特微电子股份有限公司 一种半导体封装结构及其制作方法
CN113488392B (zh) * 2021-07-13 2022-08-02 武汉新芯集成电路制造有限公司 集成电路器件制造方法
US11728284B2 (en) * 2021-07-16 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure and method for forming the same
TWI792942B (zh) * 2022-03-11 2023-02-11 瑞昱半導體股份有限公司 積體電路封裝基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465576A (zh) * 2013-09-17 2015-03-25 南亚科技股份有限公司 半导体元件及其制造方法
US20150262845A1 (en) * 2013-09-27 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Controlling Warpage in Packaging
CN107845611A (zh) * 2016-09-19 2018-03-27 台湾积体电路制造股份有限公司 封装结构
US20180261557A1 (en) * 2017-02-07 2018-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Routing Design of Dummy Metal Cap and Redistribution Line

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015582B2 (en) 2003-04-01 2006-03-21 International Business Machines Corporation Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
US9502343B1 (en) * 2015-09-18 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal with zigzagged edges
WO2019066792A1 (en) * 2017-09-27 2019-04-04 Intel Corporation INTEGRATED CIRCUIT COMPONENTS WITH FACIAL STRUCTURES

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465576A (zh) * 2013-09-17 2015-03-25 南亚科技股份有限公司 半导体元件及其制造方法
US20150262845A1 (en) * 2013-09-27 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Controlling Warpage in Packaging
CN107845611A (zh) * 2016-09-19 2018-03-27 台湾积体电路制造股份有限公司 封装结构
US20180261557A1 (en) * 2017-02-07 2018-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Routing Design of Dummy Metal Cap and Redistribution Line

Also Published As

Publication number Publication date
CN110943060A (zh) 2020-03-31
TWI791893B (zh) 2023-02-11
US11069630B2 (en) 2021-07-20
US20200098707A1 (en) 2020-03-26
US20210327828A1 (en) 2021-10-21
TW202021041A (zh) 2020-06-01
US11621235B2 (en) 2023-04-04
US20230215820A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
CN110943060B (zh) 半导体结构及其制造方法
US7459792B2 (en) Via layout with via groups placed in interlocked arrangement
US8227918B2 (en) Robust FBEOL and UBM structure of C4 interconnects
US6917119B2 (en) Low fabrication cost, high performance, high reliability chip scale package
TW202006796A (zh) 製作積體電路的方法
US20120299167A1 (en) Uniformity control for ic passivation structure
TWI421988B (zh) 凸塊接墊結構
US20220367335A1 (en) Semiconductor device and method for manufacturing the same
CN111384028B (zh) 具有防开裂结构的半导体装置
US11676893B2 (en) Semiconductor device and fabrication method for the same
US9524944B2 (en) Method for fabricating package structure
US20200211983A1 (en) Semiconductor devices having crack-inhibiting structures
KR100787371B1 (ko) 전극 및 반도체 장치 제조 방법
US10340229B2 (en) Semiconductor device with superior crack resistivity in the metallization system
US9397048B1 (en) Semiconductor structure and manufacturing method thereof
US10629455B1 (en) Semiconductor package having a blocking dam
JP5564557B2 (ja) 半導体装置
US8841140B2 (en) Technique for forming a passivation layer without a terminal metal
KR20110076605A (ko) 반도체 패키지 및 그 제조 방법
US11728284B2 (en) Chip package structure and method for forming the same
US11676932B2 (en) Semiconductor interconnect structures with narrowed portions, and associated systems and methods
US20100044868A1 (en) Semiconductor device
JP2014179657A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant