CN110941156A - 图像形成装置及基板 - Google Patents

图像形成装置及基板 Download PDF

Info

Publication number
CN110941156A
CN110941156A CN201910137810.4A CN201910137810A CN110941156A CN 110941156 A CN110941156 A CN 110941156A CN 201910137810 A CN201910137810 A CN 201910137810A CN 110941156 A CN110941156 A CN 110941156A
Authority
CN
China
Prior art keywords
terminal
image forming
forming apparatus
pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910137810.4A
Other languages
English (en)
Other versions
CN110941156B (zh
Inventor
川岛慎平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018179556A external-priority patent/JP2020049713A/ja
Priority claimed from JP2018179571A external-priority patent/JP7247503B2/ja
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN110941156A publication Critical patent/CN110941156A/zh
Application granted granted Critical
Publication of CN110941156B publication Critical patent/CN110941156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/80—Details relating to power supplies, circuits boards, electrical connections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G21/00—Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
    • G03G21/20—Humidity or temperature control also ozone evacuation; Internal apparatus environment control
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G21/00—Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
    • G03G21/20—Humidity or temperature control also ozone evacuation; Internal apparatus environment control
    • G03G21/206—Conducting air through the machine, e.g. for cooling, filtering, removing gases like ozone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Abstract

本发明提供一种图像形成装置及基板。图像形成装置具有：基板；半导体集成电路，其设置于所述基板，具有实时时钟电路；散热体，其设置在覆盖所述半导体集成电路的位置处，并且接受来自该半导体集成电路的热，进行散热；以及振荡器，其设置在所述基板与所述散热体之间的空间内，并且进行振动而对所述实时时钟电路供给时钟信号。

Description

图像形成装置及基板
技术领域
本发明涉及一种图像形成装置及基板。
背景技术
日本特开2011-88292号公报中公开了如下内容：主控制部在使自己转移到省电状态的动作状态下识别预先设定的每个时间间隔或者预先设定的每个日期时间的时刻，从而使用ROM中存储的程序使CPU重新起动，使CPU执行针对RAM内的存储内容的初始设定处理。
日本特开2000-307005号公报中记载了如下内容：接地用电极焊盘与电源用电极焊盘集中在安装于印刷布线基板的半导体集成电路的中央部，以彼此对置的方式排列配置，并且通过布线图案而连接。此外，公开了如下内容：在印刷布线基板的相反面上，在与接地用电极焊盘以及电源用电极焊盘最近位置对应的位置，安装有电极经由通孔与这些电极焊盘连接的去耦电容器。
例如，在设置于图像形成装置等的基板中，有时设置有具有实时时钟电路的半导体集成电路、以及对半导体集成电路供给时钟信号的振荡器。在此，由于振荡器一般针对电容变化的敏感性较高，因此，振荡频率例如因人体进行接触也可能产生变动。由此，为了保护振荡器而采用了通过带覆盖振荡器的结构，但在该情况下，在制造工序中需要进行设置带的作业。
伴随半导体集成电路所要求的功能的增加，有时针对1个半导体集成电路，设置动作频率彼此不同等的瞬态电流波动的大小不同的多个元件。并且，在搭载这种半导体集成电路的基板中，要求对半导体集成电路施加多个电源电压。在此，为了抑制对半导体集成电路施加的电源电压的变动，例如可以考虑增大施加电源电压的长方形的端子的线宽的结构。然而，例如，当排列多个扩大线宽的端子时，布线面积变大。
发明内容
发明要解决的问题
本发明的一个目的在于与设置保护振荡器的带的情况相比，简化制造工序，同时保护振荡器。
本发明的另一个目的在于在对具有瞬态电流变动的大小不同的多个元件的半导体集成电路施加电源电压时，与经由长方形的端子对该半导体集成电路施加电源电压的情况相比，抑制布线面积。
本发明的第一方面所述的发明，提供一种图像形成装置，其具有：基板；半导体集成电路，其设置于所述基板，具有实时时钟电路；散热体，其设置在覆盖所述半导体集成电路的位置处，并且接受来自该半导体集成电路的热而进行散热；以及振荡器，其设置在所述基板与所述散热体之间的空间内，并且进行振动而对所述实时时钟电路供给时钟信号。
根据本发明的第二方面所述的发明，根据第一方面所述的图像形成装置，伴随所述半导体集成电路的动作，在所述散热体中产生温度差，所述振荡器设置在所述空间内的与所述散热体中构成低温的区域对置的位置处。
根据本发明的第三方面所述的发明，根据第二方面所述的图像形成装置，所述基板设置在板面沿着上下方向的朝向上，所述振荡器设置在所述空间中的下侧的区域。
根据本发明的第四方面所述的发明，根据第三方面所述的图像形成装置，所述散热体排列多个沿上下方向延伸的散热部而进行设置。
根据本发明的第五方面所述的发明，根据第二方面所述的图像形成装置，所述图像形成装置具有：空气流产生体，其朝向所述散热体产生空气流，所述振荡器设置在所述空间中的所述空气流的流动方向上的上游侧。
根据本发明的第六方面所述的发明，根据第五方面所述的图像形成装置，所述振荡器为沿一个方向延长的形状，并且配置成与所述空气流的流动交叉的方向为长度方向。
根据本发明的第七方面所述的发明，根据第一方面所述的图像形成装置，所述振荡器设置在所述基板上，在与所述散热体之间形成间隙。
根据本发明的第八方面所述的发明，根据第七方面所述的图像形成装置，所述图像形成装置具有限制体，该限制体被所述基板及所述散热体夹持而设置，限制该散热体朝向该基板的移动。
根据本发明的第九方面所述的发明，根据第八方面所述的图像形成装置，所述振荡器中的从所述基板起的高度比所述半导体集成电路中的从该基板起的高度低。
根据本发明的第十方面所述的发明，根据第一方面至第九方面中的任意一方面所述的图像形成装置，所述图像形成装置具有电容器，该电容器与所述半导体集成电路和所述振荡器连接，并且设置在所述空间内。
根据本发明的第十一方面所述的发明，根据第一方面至第十方面中的任意一方面所述的图像形成装置，所述振荡器为沿一个方向延长的形状，所述振荡器设置在该振荡器的长度方向沿着上下方向的朝向上。
根据本发明的第十二方面所述的发明，提供一种基板，所述基板具有：基板主体；半导体集成电路，其设置于所述基板主体，具有实时时钟电路；散热体，其设置在覆盖所述半导体集成电路的位置处，并且接受来自该半导体集成电路的热而进行散热；以及振荡器，其设置在所述基板与所述散热体之间的空间内，并且进行振动而对所述实时时钟电路供给时钟信号。
根据本发明的第十三方面所述的发明，提供一种图像形成装置，所述图像形成装置具有：基板，其搭载半导体集成电路，该半导体集成电路具有瞬态电流变动的大小不同的多个元件；接地端子，其以接地的方式设置在所述基板中的搭载有所述半导体集成电路的区域的背面；大变动端子，其沿所述接地端子的外周进行设置，对所述多个元件中的瞬态电流变动大的元件施加电压；以及小变动端子，其在夹持所述大变动端子而在与所述接地端子的相反侧沿该大变动端子进行设置，对所述多个元件中的瞬态电流变动小的元件施加电压。
根据本发明的第十四方面所述的发明，根据第十三方面所述的图像形成装置，所述大变动端子沿所述接地端子的外周的一部分进行设置，所述小变动端子沿所述接地端子的外周中的未设置所述大变动端子的部分进行设置。
根据本发明的第十五方面所述所述的发明，根据第十四方面所述的图像形成装置，所述接地端子设置在所述背面中的中央侧，所述大变动端子的所述接地端子中的彼此邻接的长度比所述小变动端子的与该接地端子邻接的长度长。
根据本发明的第十六方面所述的发明，根据第十五方面所述的图像形成装置，所述接地端子设置在所述背面中的中央侧，并且形成为由四边以上的边构成的形状，所述大变动端子沿所述接地端子中的彼此邻接的三边进行设置，所述小变动端子沿所述接地端子中的所述三边以外的边进行设置。
根据本发明的第十七方面所述的发明，根据第十六方面所述的图像形成装置，所述图像形成装置具有：第1电容器，其设置在所述大变动端子及所述接地端子相对的部分，与该大变动端子及该接地端子连接；以及第2电容器，其设置在所述小变动端子及所述接地端子相对的部分，与该小变动端子及该接地端子连接。
根据本发明的第十八方面所述的发明，根据第十三方面所述的图像形成装置，所述图像形成装置具有其它的动作端子，其在所述背面中沿所述其它的接地端子的外周进行配置，对所述多个元件中的所述瞬态电流变动大的元件以及所述瞬态电流变动小的元件以外的其它的元件施加电压。
根据本发明的第十九方面所述的发明，根据第十三方面所述的图像形成装置，所述基板具有：背面层，其形成在所述背面，具有所述接地端子、所述大变动端子以及所述小变动端子；动作层，其排列高动作层和低动作层而进行设置，其中，该高动作层与所述大变动端子连接，该低动作层与所述小变动端子连接；接地层，其与所述接地端子连接而进行设置；以及搭载层，其形成在所述区域侧，搭载所述半导体集成电路。
根据本发明的第二十方面所述的发明，根据第十九方面所述的图像形成装置，在所述动作层中，所述高动作层以及所述低动作层相对而进行设置，所述高动作层以及所述低动作层中的至少一个具有凹部，另一个的前端配置在该凹部内。
发明效果
根据第一方面所述的发明，与设置保护振荡器的带的情况相比，能够简化制造工序，同时保护振荡器。
根据第二方面所述的发明，振荡器的温度上升被抑制。
根据第三方面所述的发明，振荡器的温度上升被抑制。
根据第四方面所述的发明，散热体的散热效率提高。
根据第五方面所述的发明，与配置为沿着空气流的流动的方向为长度方向的结构相比，通过空气流冷却振荡器。
根据第六方面所述的发明，振荡器的温度上升被抑制。
根据第七方面所述的发明，振荡器的温度上升被抑制。
根据第八方面所述的发明，能够抑制散热体与振荡器接触。
根据第九方面所述的发明，能够抑制散热体与振荡器接触。
根据第十方面所述的发明，被供给到实时时钟电路的时钟信号稳定。
根据第十一方面所述的发明，振荡器的温度上升被抑制。
根据第十二方面所述的发明，与设置保护振荡器的带的情况相比，能够简化制造工序，同时保护振荡器。
根据第十三方面所述的发明，在对具有瞬态电流变动的大小不同的多个元件的半导体集成电路施加电源电压时，与经由长方形的端子对该半导体集成电路施加电源电压的情况相比，能够抑制布线面积。
根据第十四方面所述的发明，对瞬态电流变动较小的元件施加的电压稳定。
根据第十五方面所述的发明，对瞬态电流变动较大的元件施加的电压稳定。
根据第十六方面所述的发明，对瞬态电流变动较大的元件施加的电压稳定。
根据第十七方面所述的发明，对瞬态电流变动较大的元件以及瞬态电流变动较小的元件施加的电压稳定。
根据第十八方面所述的发明，对其它的元件施加的电压稳定。
根据第十九方面所述的发明，基板的层数被抑制。
根据第二十方面所述的发明，动作层的面积被抑制。
附图说明
图1是示出应用本实施方式的图像形成装置的结构的图。
图2是说明控制基板的概略结构的图。
图3是说明SoC的周边结构的图。
图4是图2的IV－IV的截面图。
图5是示出散热器相对区域中的水晶振荡器及电容器的配置的图。
图6是说明控制基板的概略结构的图。
图7是图6的III－III的控制基板的截面图。
图8是示出SoC基体中的SoC端子的配置的图。
图9的(a)是说明第1层的图，(b)是说明第2层的图。
图10的(a)是说明第3层的图，(b)是说明第4层的图。
图11是说明用于供给PLL电源的电路结构的图。
图12是说明用于供给PLL电源的其它的电路结构的图。
图13的(a)及(b)是用于说明变形例的图。
具体实施方式
下面，参照附图，对本发明的第1实施方式进行说明。
＜图像形成装置1＞
图1是示出应用本实施方式的图像形成装置1的结构的图。
首先，参照图1，对应用本实施方式的图像形成装置1的结构进行说明。
图像形成装置1针对纸张P等的记录材料、即片材形成图像。图示的图像形成装置1具有：纸张收纳部10，其收纳纸张P；图像形成部13，其在纸张P上形成图像；排出辊15，其排出形成有图像的纸张P；以及控制部20，其控制图像形成装置1的动作。
另外，在以下的说明中，将图1所示的图像形成装置1的上下方向、即铅直方向简称为“上下方向”。此外，有时将图1中的上下方向上的上侧简称为“上侧”，将上下方向上的下侧简称为“下侧”。另外，有时将图1所示的图像形成装置1中的纸面的左右方向简称为“宽度方向”。此外，有时将图1中的纸面左侧简称为“一侧”，将纸面右侧简称为“另一侧”。另外，有时将图1所示的图像形成装置1中的纸面的深度方向简称为“深度方向”。此外，将图1中的纸面紧前侧简称为“紧前侧”，将纸面里侧简称为“里侧”(参照图2)。
纸张收纳部10收纳各尺寸、种类不同的纸张P。在图示的示例中，设置有多个纸张收纳部10。各纸张收纳部10能够向深度方向的紧前侧拉出。
图像形成部13在从纸张收纳部10输送的纸张P上形成图像。图像形成部13通过电子照片方式在纸张P上形成图像，其中，该电子照片方式为使附着于感光体的调色剂在纸张P上转印而形成像。另外，对图像形成部13形成图像的方式没有特别限定，也可以通过喷墨方式等形成图像，其中，喷墨方式为在纸张P上喷出墨而形成像。
排出辊15排出由图像形成部13形成有图像的纸张P。图示的示例中的排出辊15由对辊构成，伴随该对辊分别旋转，从而将纸张P从图像形成装置1中排出。
控制部20对设置于图像形成装置1的各构成部件的动作进行控制。该控制部20具有控制基板100。图示的示例中的控制基板100设置在图像形成装置1的宽度方向上的另一侧的侧表面，以板面沿着上下方向的方式配置。
在此，对图像形成装置1的动作进行说明。首先，伴随从控制部20输出指示信号，从纸张收纳部10一张一张地送出纸张P。并且，在由图像形成部13在纸张P上形成有图像之后，由排出辊15排出形成有图像的纸张P。
＜控制基板100＞
图2是说明控制基板100的概略结构的图。
参照图2，对控制基板100的概略结构进行说明。
如图2所示，控制基板100具有：基板主体50，其为由玻璃环氧基板等构成的所谓的印刷基板；以及SoC(System on a Chip：片上系统)200，其为搭载于基板主体50的元件之一。在图示的示例中，SoC200设置在相比于基板主体50的上下方向上的中央CL的上侧。
在此，SoC200为半导体集成电路的一例，为发挥图像形成装置1的动作所需的多个功能的1个半导体芯片。图示的SoC200具有多个CPU，并且内置有实时时钟电路。另外，在此，作为搭载于基板主体50的1个元件，对SoC200进行了说明，但基板主体50上搭载有包含SoC200在内的多个元件。作为搭载于基板主体50的元件，例如可以包括作为硬盘、CPU(Central processing unit：中央处理单元)、存储器等的主控制用元件、传真机、USB(Universal Serial Bus：通用串行总线)设备这样的进行与图像形成装置1的外部设备的连接的元件即外部连接用元件、或者包括高压核心电源(例如，1.1V)以及低压核心电源(例如，0.9V)的供电用元件等。
＜SoC200的周边结构＞
图3是说明SoC200的周边结构的图。另外，在图3中，省略了散热器250的记载。
图4为图2的IV－IV的截面图。
接着，参照图3及图4，对SoC200及其周边结构进行说明。
如图3及图4所示，SoC200搭载于基板主体50。此外，在SoC200的周边具有：散热器250(参照图4)，其对SoC200中产生的热进行散热；水晶振荡器300，其生成向SoC200发送的时钟信号；以及电容器350，其使水晶振荡器300生成的时钟信号稳定。以下，在对基板主体50进行说明之后，分别对SoC200、散热器250、水晶振荡器300以及电容器350进行说明。
首先，对基板主体50进行说明。基板主体50具有供SoC200搭载的面即第1面55、以及第1面55的相反侧的面即第2面57(参照图4)。在此，在基板主体50的第1面55中，将与散热器250相对的区域设为散热器相对区域59。图示的示例的散热器相对区域59为SoC200的第1面55中的大致长方形的区域。
此外，基板主体50在散热器相对区域59中具有多个贯通孔、即第1贯通孔51、第2贯通孔52以及第3贯通孔53。第1贯通孔51至第3贯通孔53设置在散热器相对区域59的四角、即第1角部C1至第4角部C4中的一部分的角部、即第1角部C1至第3角部C3这3个角部中。
此外，基板主体50由多个层层叠而成。当进一步进行说明时，基板主体50具有以接地的方式设置的接地层58(参照图4)作为中间层。此外，在基板主体50的第1面55设置有与SoC200电连接的端子即基板端子(未图示)。
接着，对SoC200进行说明。SoC200具有：平板状的SoC基体220，其在内部设置有多个CPU等；以及SoC端子201，其设置于SoC基体220，与基板主体50的基板端子(未图示)电连接。在此，散热器250被固定在SoC基体220中的SoC端子201的相反侧的面即顶面203。
接着，对散热器250进行说明。散热器250具有设置于SoC基体220的顶面203的平板状的散热器基体251、以及在从散热器基体251立起的朝向上设置多个的散热片253。图示的散热片253设置在各板面沿着上下方向的朝向上。此外，散热片253在深度方向上按照预定的间隔排列设置。另外，在以下的说明中，在散热器250设置在SoC基体220上的状态下，有时将散热器基体251的深度方向的里侧的端部称为里侧端255，将散热器基体251的上下方向的下侧的端部称为下侧端256(参照后述的图5)。
此外，散热器250经由粘接体270而固定于SoC200。图示的粘接体270由粘接SoC基体220的顶面203和散热器基体251的底面257的片材部材、例如导热带构成。此外，散热器250的底面257为比SoC基体220的顶面203大而散热器250的底面257覆盖SoC基体220的顶面203的位置关系。并且，散热器250的底面257中的比SoC基体220的顶面203向外周突出的部分经由多个支柱而被固定。在图示的示例中，由第1支柱291、第2支柱292以及第3支柱293连接散热器250的散热器基体251与基板主体50。
在此，第1支柱291至第3支柱293分别为一端固定于散热器基体251，另一端固定于基板主体50。此外，第1支柱291至第3支柱293分别以贯穿第1贯通孔51至第3贯通孔53内的方式设置，并且从第2面57侧通过焊料295而固定于基板主体50。
接着，对水晶振荡器300进行说明。水晶振荡器300为大致长方体状，与散热器250一起设置在第1面55上。具体来说，水晶振荡器300在散热器相对区域59内设置于第1角部C1。即，水晶振荡器300设置在散热器250的外周下侧。图示的水晶振荡器300以水晶振荡器300的长度方向沿着上下方向的方式设置(参照后述的图5)。
接着，对电容器350进行说明。电容器350为大致长方体状，与散热器250一起设置在第1面55上。具体来说，电容器350在散热器相对区域59内设置在第1角部C1。即，电容器350设置在散热器250的外周下侧。在水晶振荡器300的周围设置有多个图示的示例中的电容器350。此外，电容器350以电容器350的长度方向沿着上下方向的方式设置(参照后述的图5)。
＜水晶振荡器300及电容器350的配置＞
SoC200内置的实时时钟电路针对水晶振荡器300及电容器350等的时钟生成用振荡器周边电路的电容变化的敏感性一般较高。因此，即使是水晶振荡器300及电容器350等与人体接触的程度的电容变化，有时也会引起时钟振荡停止等。此外，有时伴随水晶振荡器300产生温度变动，振荡频率也产生变动。
在此，一般来说，在由于振荡停止等时钟功能在时刻上产生偏差的情况下，能够重新设定时钟功能。然而，在图像形成装置1中，为了在安全及计费中不会产生不正的情况，在生产工厂以外不能进行主钟表(Coordinated Universal Time：协调世界时，UTC)的设定变更。因此，钟表功能停止会导致控制基板100的交换，对用户带来不利，也需要服务成本。
此外，为了抑制上述的实时时钟电路的误动作，有时在设计阶段，避免在发热元件的附近配置水晶振荡器300及电容器350。例如，在与本实施方式不同的示例中，有时在基板中的搭载发热元件的安装面的相反侧的面配置水晶振荡器300及电容器350。
此外，为了抑制在基板交换时与人体接触的情况，有时用带覆盖水晶振荡器300及电容器350。然而，带等的保护部件等进行的覆盖虽然能够抑制误动作，但是由于伴随增加制造工序，因此会导致生产费用的增加。由此，在本实施方式中，作为保护部件，没有使用带，而是抑制水晶振荡器300及电容器350与人体接触，保持时钟功能。
具体来说，图3及图4所示，水晶振荡器300及电容器350设置在散热器250的占有空间内。换而言之，水晶振荡器300及电容器350设置在散热器250的正下方。在图示的示例中，水晶振荡器300及电容器350设置在相比于散热器250的里侧端255的深度方向紧前侧、且相比于散热器250的下侧端256(参照后述的图5)的上下方向上侧。由此，使用作为对发热元件即SoC200进行冷却的结构的散热器250，在结构上抑制水晶振荡器300及电容器350与人体接触。
在此，如图4所示，作为从基板主体50的第1面55起的高度，水晶振荡器300的高度H3比SoC200的高度H2低。此外，电容器350的高度H4比SoC200的高度H2低。由此，水晶振荡器300及电容器350在与散热器250的散热器基体251之间形成间隙，从散热器250受热的情况被抑制。
在图示的示例中，高度H1、高度H2、高度H3、高度H4按照该顺序越靠后而高度越低。例如，高度H1为4mm，高度H2为3mm，高度H3为2mm，高度H4为1mm。在此，从基板主体50的第1面55到散热器基体251的底面257的距离即高度H1为抑制用户的指尖进入基板主体50的第1面55与散热器基体251的底面257之间的尺寸。
此外，上述的散热器250被第1支柱291至第3支柱293支撑。即，通过3点支撑散热器250的外周。通过该3点的支撑，散热器基体251的位置被唯一地确定。在此，与图示的示例不同，在通过4点固定散热器250的情况下，散热器基体251的位置不能唯一地确定，由于支撑各点的支柱的长度的偏差等，有时散热器250会产生晃动。这种散热器250的晃动在通过3点支撑散热器250的图示的结构中被抑制。
此外，在设置有水晶振荡器300的散热器相对区域59的第1角部C1，设置有第1支柱291。通过设置第1支柱291，从而即使对散热器250赋予从基板主体50的第1面55到散热器基体251的底面257的距离产生变化这样的外力，散热器250的移动被第1支柱291抑制。当进一步进行说明时，通过第1支柱291抑制散热器基体251与水晶振荡器300接触。
另外，支撑散热器250的第1支柱291至第3支柱293贯穿基板主体50，与接地层58连接地设置。由此，图示的散热器250的热经由第1支柱291至第3支柱293向接地层58传递，从接地层58散热。
＜散热器相对区域59中的配置＞
图5是示出散热器相对区域59中的水晶振荡器300及电容器350的配置的图。
接着，参照图3至图5，对散热器相对区域59中的水晶振荡器300及电容器350的配置进行说明。
在此，对散热器相对区域59中的水晶振荡器300及电容器350的配置进行说明。首先，上述的水晶振荡器300及电容器350在散热器相对区域59内的第1角部C1中远离SoC200地设置。另外，设置有多个电容器350，但所有的电容器350均设置在散热器相对区域59内。此外，通过在SoC200的附近设置水晶振荡器300及电容器350，从而SoC200接收的时钟信号的噪声被抑制。
此外，水晶振荡器300及电容器350设置在散热器相对区域59中的上下方向下侧。在此，通过接受了来自SoC200的热的散热器250加热散热器250周边的空气。伴随该加热，在散热片253之间产生朝向上侧的空气流(参照箭头D1)。因此，散热器250的下侧区域即第1低温区域A1为比其它部分低温的区域。在与该第1低温区域A1相对的位置设置水晶振荡器300及电容器350。
此外，虽然上述省略了说明，但上图像形成装置1具有风扇600，该风扇600具有用于冷却设置在控制基板100上的元件的强制冷却功能。在接受由该风扇600生成的空气流的区域设置有SoC200。在图示的示例中，SoC200在深度方向上从里侧朝向紧前侧(箭头D2参照)产生空气流。因此，散热器250中的空气流的上游侧、即作为散热器250的里侧区域的第2低温区域A2为比其它部分低温的区域。在与该第2低温区域A2相对的位置设置水晶振荡器300及电容器350。
如上所述，水晶振荡器300及电容器350设置在与第1低温区域A1对置的位置，并且设置在与第2低温区域A2相对的位置。由此，构成在散热器相对区域59中的温度难以上升的区域设置有水晶振荡器300及电容器350。换句话说，利用热在上方聚集的性质，通过在SoC200的下侧配置水晶振荡器300及电容器350，从而减小来自SoC200的热的影响。此外，通过在接受来自风扇600的空气流的位置配置水晶振荡器300及电容器350，从而减小来自SoC200的热的影响。
另外，在图示的示例中，水晶振荡器300配置在长度方向与来自风扇600的空气流(参照箭头D2)交叉的方向上。由此，与以长度方向沿着空气流的方式配置的结构相比，通过空气流冷却水晶振荡器300。此外，在图示的示例中，设置在相比于第1支柱291的来自风扇600的空气流(参照箭头D2)上游侧。由此，避免第1支柱291妨碍朝向水晶振荡器300的空气流。
＜变形例＞
在上述的说明中，对作为沿上下方向设置水晶振荡器300及电容器350各自的长度方向的结构进行了说明，但不限于此。例如，水晶振荡器300及电容器350的至少一方的长度方向可以配置为水平方向等其它的方向。
此外，在上述的说明中，使用SoC200进行了说明，但只要是半导体集成电路即可，不限于SoC200，例如，可以使用CPU。
此外，在上述的说明中，对以基板主体50的板面沿着上下方向的方式进行配置的情况进行了说明，但不限于此。也可以是以基板主体50的板面沿着水平方向的方式进行配置的结构、在相对于上下方向倾斜的方向上进行配置的结构。
此外，在上述的说明中，以对SoC200的热进行散热的散热器250为例进行了说明，但只要是设置于SoC200，具有对SoC200进行冷却的功能的部件即可，例如，可以使用珀尔贴元件、风扇等的冷却机构。
另外，在上述的说明中，以生成时钟信号的水晶振荡器300为例进行了说明，但只要是生成待向SoC200发送的时钟信号的部件即可，可以使用陶瓷振荡器等其它的振荡器。
此外，在上述的说明中，作为设置于图像形成装置1的控制基板100，进行了说明，但也可以对图像形成装置以外的具有半导体集成电路的装置采用上述结构。
另外，上述说明中的控制基板100为基板的一例。SoC200为半导体集成电路的一例。散热器200为散热体的一例。水晶振荡器300为振荡器的一例。散热片253为散热部的一例。风扇600为空气流产生体的一例。第1支柱291为限制体的一例。
第2实施方式
＜图像形成装置1＞
在第2实施方式中，图像形成装置具有与图1所示的第1实施方式的图像形成装置1相同的结构。
＜控制基板100＞
图6是说明控制基板100的概略结构的图。
参照图6，对控制基板100的概略结构进行说明。
如图6所示，控制基板100具有：基板主体150，其为由玻璃环氧基板等构成的所谓的印刷基板；SoC(System on a Chip：片上系统)200，其为搭载于基板主体150的元件之一；以及散热器250，其对SoC200中产生的热进行散热。在图示的示例中，SoC200设置在相比于基板主体150的上下方向上的中央CL的上侧。
在此，SoC200为半导体集成电路的一例，为发挥图像形成装置1的动作所需的多个功能的1个半导体芯片。图示的SoC200具有动作频率彼此不同的多个CPU，并且具有动作频率彼此不同的多个时钟生成电路、即锁相环(Phase Locked Loop)(PLL)电路。另外，在此，作为搭载于基板主体150的元件之一，对SoC200进行了说明，但是基板主体150上搭载有包含SoC200在内的多个元件。另外，作为搭载于基板主体150的元件，可以包含例如作为硬盘、CPU(Central Processing Unit)、存储器、电容器等的主控制用元件、传真机、USB(Universal Serial Bus：通用串行总线)设备这样的进行与图像形成装置1的外部设备的连接的元件即外部连接用元件、或者包括高压核心电源(例如，1.1V)及低压核心电源(例如，0.9V)的供电用元件等。
另外，动作频率彼此不同的多个CPU可以理解为瞬态电流变动不同的多个CPU。在此，瞬态电流变动较大例如是指动作频率较高、半导体集成电路的规模较大等，瞬态电流变动较小例如是指动作频率较低、半导体集成电路的规模较小等。
＜控制基板100的截面＞
图7是图6的III－III的控制基板100的截面图。另外，在图7中，省略了散热器250的记载。
接着，参照图7对控制基板100的详细结构进行说明。
如图7所示，基板主体150具有：第1面105，其为搭载SoC200的面；以及第2面107，其为第1面105的相反侧的面，且搭载电容器310。基板主体150通过层叠多个层而形成。更具体来说，基板主体150由第1层110、第2层120、第3层130以及第4层140这4个层形成。第1层110至第4层140在从第1面105朝向第2面107的方向上按照该顺序设置。此外，基板主体150具有通孔190，该通孔190在厚度方向上贯穿基板主体150而设置，使第1层110至第4层140彼此连接。
SoC200具有：平板状的SoC基体205，其在内部设置有多个CPU等；以及SoC端子210，其设置上SoC基体205的板面上，与基板主体150电连接。在此，散热器250固定在SoC基体205中的SoC端子210的相反侧的面即顶面207上(参照图6)。
电容器310在基板主体150的第2面107设置有多个，与第4层140电连接。
＜SoC端子210的配置＞
图8是示出SoC基体205中的SoC端子210的配置的图。此外，图8是在从宽度方向的一侧朝向另一侧的朝向上观察SoC基体205时的图。
接着，参照图8对SoC基体205中的SoC端子210的配置进行说明。如图8所示，SoC端子210由分散地设置在俯视大致长方形的SoC基体205的板面上的数量众多的端子构成。另外，在以下的说明中，有时将通过SoC基体205中的板面的中心(例如，重心和对角线的交点)且沿着宽度方向的虚拟线(图7参照)简称为中心线CP。此外，有时将SoC基体205的板面中的中心线CP的周边简称为中央侧，将SoC基体205的板面的外周侧简称为外侧。
SoC端子210由多个类别的端子构成。具体来说，SoC端子210具有第1接地端子211、第1高电源端子212、第2高电源端子213、第2接地端子214、PLL电源端子215以及信号端子216。在此，第1接地端子211及第2接地端子214以接地的方式设置。第1高电源端子212及第2高电源端子213设置在上述的SoC基体205内，分别对动作频率彼此不同的CPU供给电源电压。在图示的示例中，经由第1高电源端子212所供给的电源电压的频率比经由第2高电源端子213所供给电源电压的频率大。PLL电源端子215对设置在SoC基体205内的PLL电路供给电源电压。在图示的示例中，经由PLL电源端子215流过的电流比流过第1高电源端子212及第2高电源端子213的电流少。
接着，对SoC基体205的板面上的SoC端子210各自的位置关系进行说明。首先，第1接地端子211设置在SoC基体205的中央侧。当进一步地进行说明时，第1接地端子211设置在SoC基体205的中央侧的大致长方形的区域217内。
第1高电源端子212及第2高电源端子213设置在相比于第1接地端子211的SoC基体205的外侧。此外，第1高电源端子212及第2高电源端子213沿区域217的外周而设置。在此，图示的第2高电源端子213配置在沿区域217的外周排列设置的第1高电源端子212之间。
此外，第2接地端子214、PLL电源端子215以及信号端子216设置在相比于第1高电源端子212和第2高电源端子213的SoC基体205的外侧。当进一步地进行说明时，第2接地端子214、PLL电源端子215以及信号端子216在从SoC基体205的中央侧朝向外侧的朝向上按照该顺序而设置。另外，图示的信号端子216沿SoC基体205中的板面的各边而设置。当进一步地进行说明时，信号端子216为包围PLL电源端子215的外周的配置。
＜基板主体150＞
图9的(a)是说明第1层110的图，(b)是说明第2层120的图。
图10的(a)是说明第3层130的图，(b)是说明第4层140的图。
另外，在图9及图10中，省略与信号端子216连接的图案的图示。此外，图9及图10为在从宽度方向的另一侧朝向一侧的朝向上观察SoC基体205时的各层的结构图。
接着，参照图8至图10，依次对基板主体150所具有的第1层110、第2层120、第3层130以及第4层140的各自的结构进行说明。另外，在以下的说明中，省略与信号端子216连接的图案(未图示)的说明。此外，在以下的说明中，有时将各层中的中心线CP的周边简称为中央侧，将远离中心线CP的一侧简称为外侧。
＜第1层110＞
如图9的(a)所示，第1层110由多个类别的图案构成。具体来说，第1层110具有第1接地图案111、第1高电源图案112、第2高电源图案113、第2接地图案114以及PLL电源图案115。第1接地图案111、第1高电源图案112、第2高电源图案113、第2接地图案114以及PLL电源图案115分别与SoC200中的SoC端子210、即，第1接地端子211、第1高电源端子212、第2高电源端子213、第2接地端子214以及PLL电源端子215电连接。
此外，第1接地图案111、第1高电源图案112、第2高电源图案113、第2接地图案114以及PLL电源图案115与通孔190电连接。另外，在以下的说明中，将与第1接地图案111、第1高电源图案112、第2高电源图案113、第2接地图案114以及PLL电源图案115连接的通孔190分别称为第1通孔191、第2通孔192、第3通孔193、第4通孔194以及第5通孔195。
以下，对第1接地图案111、第1高电源图案112、第2高电源图案113、第2接地图案114以及PLL电源图案115的位置关系进行说明。
首先，第1接地图案111设置在第1层110的中央侧。当进一步地进行说明时，第1接地端子211设置在第1层110的中央侧中的大致长方形的区域117。此外，第1高电源图案112、第2高电源图案113、第2接地图案114以及PLL电源图案115在从第1层110的中央侧朝向外侧的朝向上按照该顺序而配置。
在此，第1层110设置在与上述的SoC200中的各SoC端子210相对的位置。例如，图示的第1接地图案111设置在与SoC端子210的第1接地端子211相对的位置。此外，第1接地图案111由多个端子形成，各端子通过布线图案彼此连接。当进一步地进行说明时，通过外周为粗线的圆以及外周为细线的圆来图示图9的(a)中的第1接地图案111的端子。在此，粗线的圆示出与搭载于基板主体150的SoC200中的第1接地端子211相对的端子。另一方面，细线的圆示出与贯穿基板主体150的第1通孔191相对的端子。
此外，第1高电源图案112与SoC端子210的第1高电源端子212相对。第2高电源图案113与SoC端子210的第2高电源端子213相对。第2接地图案114与SoC端子210的第2接地端子214相对。PLL电源图案115与SoC端子210的PLL电源端子215相对。另外，虽然省略了详细的说明，但是在图示的第1高电源图案112、第2高电源图案113、第2接地图案114以及PLL电源图案115的各自的端子中，通过粗线的圆示出与SoC端子210的端子相对的端子，通过细线的圆示出与通孔190(第2通孔192至第5通孔195)相对的端子。
另外，设置有第1层110的区域为被SoC200覆盖的区域，即，与SoC200相对的区域。在此，设置有第1层110的区域可以比被SoC200覆盖的区域大，也可以比被SoC200覆盖的区域小。换句话说，第2层120、第3层130以及第4层140可以设置在与被SoC200覆盖的区域对应的位置，也可以比被SoC200覆盖的区域的区域大，还可以比被SoC200覆盖的区域的区域小。
＜第2层120＞
如图9的(b)所示，第2层120由为平板状且由以接地的方式设置的接地层121构成。接地层121经由第1通孔191及第4通孔194与第1层110的第1接地图案111和第2接地图案114电连接。此外，接地层121具有多个贯通孔123。第2通孔192、第3通孔193以及第5通孔195贯穿该贯通孔123。另外，贯穿贯通孔123的第2通孔192、第3通孔193以及第5通孔195未与接地层121电连接。
＜第3层130＞
如图10的(a)所示，第3层130由形成为平板状的层构成。该第3层130具有第1高电源层131以及第2高电源层135。在此，第1高电源层131经由第2通孔192与第1层110的第1高电源图案112电连接。此外，第1高电源层131具有多个贯通孔132。第1通孔191、第3通孔193、第4通孔194以及第5通孔195贯穿该贯通孔132。另外，贯穿贯通孔132的第1通孔191、第3通孔193、第4通孔194以及第5通孔195未与第1高电源层131电连接。
第2高电源层135经由第3通孔193与第1层110的第2高电源图案113电连接。此外，第2高电源层135具有多个贯通孔136。第4通孔194以及第5通孔195贯穿该贯通孔136。另外，贯穿贯通孔132的第4通孔194以及第5通孔195未与第2高电源层135电连接。
另外，第1高电源层131以及第2高电源层135为俯视大致长方形的形状。此外，第1高电源层131及第2高电源层135设置在各自的长度方向沿着上下方向的朝向上，并在上下方向上排列配置。此外，第1高电源层131及第2高电源层135相对的区域中，第1高电源层131及第2高电源层135分别具有切口133及切口137。并且，在第1高电源层131及第2高电源层135相对的区域中，一个高电源层的前端配置在另一个高电源层的切口133、137内。第1高电源层131及第2高电源层135为所谓的嵌套状的结构。
以下，对第1高电源层131及第2高电源层135的各自的结构进行详细说明。
首先，第1高电源层131具有深度方向的宽度较宽的宽幅部1311、以及位于宽幅部1311的上下方向的下侧且宽度比宽幅部1311窄的窄幅部1312。该第1高电源层131的窄幅部1312为收纳在第2高电源层135的切口137内的形状。例如，图示的第1高电源层131的窄幅部1312的尺寸(例如，长度、宽度)与第2高电源层135的切口137的尺寸对应。
此外，第2高电源层135具有深度方向的宽度较宽的宽幅部1351、以及位于宽幅部1351的上下方向的上侧且宽度比宽幅部1351窄的窄幅部1352。该第2高电源层135的窄幅部1352为收纳在第1高电源层131的切口133内的形状。例如，图示的第2高电源层135的窄幅部1352的尺寸(例如，长度、宽度)与第1高电源层131的切口133的尺寸对应。
在此，第1高电源层131的窄幅部1312的深度方向的宽度比第2高电源层135的窄幅部1352宽。即，在第1高电源层131及第2高电源层135相对的区域中，与第1高电源层131的第2通孔192连接的区域比与第2高电源层135的第3通孔193连接的区域大。由此，经由第1高电源层131所供给的电源电压稳定。
＜第4层140＞
如图10的(b)所示，第4层140由多个类别的图案构成。具体来说，第4层140具有第1接地图案141、第1高电源图案142、第2高电源图案143、第2接地图案144以及PLL电源图案145。第1接地图案141和第2接地图案144经由第1通孔191及第4通孔194与第2层120的接地层121电连接。此外，第1高电源图案142经由第2通孔192与第3层130的第1高电源层131电连接。另外，第2高电源图案143经由第3通孔193与第3层130的第2高电源层135电连接。此外，PLL电源图案145经由第5通孔195与第1层110的PLL电源图案115电连接。
以下，对第1接地图案141、第1高电源图案142、第2高电源图案143、第2接地图案144以及PLL电源图案145的结构进行详细说明。
首先，第1接地图案141在第4层140的中央侧形成为俯视大致长方形的形状。另一方面，第1高电源图案142、第2高电源图案143、第2接地图案144以及PLL电源图案145在相比于第1接地图案141的外侧，形成为大致コ字状，换而言之，形成为C字状。这些第1高电源图案142、第2高电源图案143、第2接地图案144以及PLL电源图案145可以分别理解为形成为带状，且在长度方向上的多个部位弯曲的结构。
另外，第1高电源图案142配置的朝向与第2高电源图案143、第2接地图案144和PLL电源图案145分别不同。具体来说，第1高电源图案142将深度方向上的紧前侧开放而设置，与此相对，第2高电源图案143、第2接地图案144和PLL电源图案145将深度方向上的里侧开放而设置。
在此，第1高电源图案142沿第1接地图案141的外周而形成。图示的示例的第1高电源图案142设置为将第1接地图案141的外周中的第1接地图案141的一边开放，与其它的三边相对。通过该结构，第1接地图案141与第1高电源图案142相对的区域的面积变大，第1高电源图案142及第1接地图案141之间的静电电容增加。此外，在第1接地图案141与第1高电源图案142之间，设置有多个电容器310。
第2高电源图案143沿着第1高电源图案142的外周而形成。图示的示例的第2高电源图案143具有与第1接地图案141中的未被第1高电源图案142覆盖的一边相对的部分。在第2高电源图案143与第1接地图案141之间，设置有电容器310。另一方面，在第2高电源图案143与第1高电源图案142之间未设置有电容器310。
第2接地图案144沿着第2高电源图案143的外周而形成。图示的示例的第2接地图案144形成为与第2高电源图案143相同的朝向上的大致コ字状。由此，第2接地图案144与第2高电源图案143相对的面积变大。在第2接地图案144与第2高电源图案143之间，设置有多个电容器310。
PLL电源图案145沿着第2接地图案144的外周而形成。图示的示例的PLL电源图案145形成为与第2接地图案144相同的朝向上的大致コ字状。由此，PLL电源图案145与第2接地图案144相对的面积变大。在PLL电源图案145与第2接地图案144之间，设置有多个电容器310。
另外，在上述的说明中，对基板主体150为4层的结构的情况进行了说明。在此，作为与本实施方式不同的方式，有时在搭载SoC200的基板(未图示)中，采用6层的结构。这是为了例如扩大端子的线宽(面积)、确保用于设置数量众多的电容器310的布线面积等。另一方面，增加基板的层数会使基板的制造成本增加。由此，当如图示的基板主体150那样设置布线时，即使在布线面积相对较小的4层基板中，也能够进行布线。换句话说，在图示的基板主体150中，例如与6层的基板(未图示)相比，维持电源品质，同时抑制基板中的层的数量。
＜通孔190的连接关系＞
如上所述，通过通孔190、即第1通孔191至第5通孔195，第1层110至第4层140彼此连接。在此，对第1通孔191至第5通孔195各自的连接关系进行说明。
首先，第1通孔191使第1层110的第1接地图案111、第2层120的接地层121以及第4层140的第1接地图案141彼此电连接。此外，第1通孔191以接地的方式设置。
第2通孔192使第1层110的第1高电源图案112、第3层130的第1高电源层131以及第4层140的第1高电源图案142彼此电连接。
第3通孔193使第1层110的第2高电源图案113、第3层130的第2高电源层135以及第4层140的第2高电源图案143彼此电连接。
第4通孔194使第1层110的第2接地图案114、第2层120的接地层121以及第4层140的第2接地图案144彼此电连接。此外，第4通孔194以接地的方式设置。
第5通孔195使第1层110的PLL电源图案115以及第4层140的PLL电源图案145彼此电连接。
在此，如上所述，第1高电源图案142至PLL电源图案145为长度相对于宽度较长的结构，即，所谓的细长的图案形状。并且，在这些细长的图案的长度方向的多个部位设置通孔190。即，对SoC200排列连接通孔190。由此，抑制通孔190所具有的表观上的电感。
＜第4层140中的连接关系＞
接着，对第4层140中的各图案的连接关系进行说明。
首先，如上所述，第4层140的第1接地图案141在第4层140的中央侧形成为俯视大致长方形的形状。此外，第1接地图案141与多个第1通孔191连接。如此构成的第1接地图案141的面积比第1高电源图案142、第2高电源图案143以及PLL电源图案145大，电位稳定。
此外，第1高电源图案142、第2高电源图案143以及PLL电源图案145中的动作频率最高的第1高电源图案142设置在第1接地图案141的外周、即最中央侧。由此，通过将第1高电源图案142配置在中央侧，从而第1高电源图案142与第1接地图案141之间的间隔被抑制。由此，当第1高电源图案142与第1接地图案141之间的间隔被抑制时，寄生电容增加，例如，得到与配置电容器310等价的效果。因此，经由第1高电源图案142所供给的电源的噪声被抑制。
另外，在图示的示例中，为了进一步提高寄生电容，而将电容器310配置在第1高电源图案142与第1接地图案141之间，但通过将上述的第1高电源图案142配置在中央侧，抑制所设置的电容器310的个数。换句话说，图示的示例中的设置在第1高电源图案142及第1接地图案141之间的电容器310为大致长方体状，沿着长度方向的部分(长边)成为了电极。并且，电容器310沿着第1高电源图案142及第1接地图案141的外周边而设置。由此，第1高电源图案142以及第1接地图案141之间的距离被抑制。换句话说，在图示的示例中，作为缩短电容器电极间的距离的手段，使用了长边构成电极的长边电极的电容器310，但也可以使用小型的短边电极电容器(未图示)等的其它结构的电容器。
此外，在图示的示例中，第1高电源图案142以包围第1接地图案141的方式设置。通过该结构，构成第1高电源图案142与第1接地图案141并行的配置。并且，第1高电源图案142与第1接地图案141并行的图案面积变大，从而寄生电容变大，结果是电源噪声容易被吸收。
此外，在图示的示例中，第2高电源图案143以包围第1接地图案141和第1高电源图案142的方式设置。并且，第2高电源图案143具有比第1高电源图案142小而与第1接地图案141并行的部分。由此，第2高电源图案143沿着中央侧的稳定的第1接地图案141而进行布线，从而电源噪声容易被吸收。
此外，在图示的示例中，以包围第1高电源图案142及第2高电源图案143的方式，对第2接地图案144进行布线。并且，以包围第2接地图案144的方式，对PLL电源图案145进行布线。通过对第1高电源图案142及第2高电源图案143进行布线，代替使PLL电源图案145沿着第1接地图案141的结构，对第2接地图案144进行布线。并且，PLL电源图案145具有与第2接地图案144并行的部分。由此，将PLL电源图案145沿着中央侧的稳定的第2接地图案144进行布线，从而PLL电源的噪声容易被吸收。
在此，SoC200的PLL电路一般对噪声的耐性较弱。当进一步地进行说明时，与第1高电源图案142及第2高电源图案143相比，PLL电源图案145由于消耗电流较小，因此不需要较大的寄生电容，但是例如当在供给电源产生噪声时，有时PLL锁定会被解除。由此，通过设置第2接地图案144，从第1高电源图案142及第2高电源图案143受到的噪声的影响被减小。
＜PLL电源供给电路结构＞
图11是说明用于供给PLL电源的电路结构的图。
接着，参照图11，对用于供给PLL电源的电路结构进行说明。
首先，上述的SoC200的PLL电路针对噪声的耐性较弱。由此，一般来说，将电容器(未图示)配置在SoC200的各电源引脚的紧前，进而，在其前级追加铁氧体磁珠等噪声对策部件(未图示)，并且使PLL电源图案(未图示)个别图案化而使噪声耐性提高。在此，如上述SoC200那样，当具有多个PLL电路时，铁氧体磁珠等的噪声对策部件的搭载及个别图案化需要更大的基板(未图示)的布线面积。
由此，在本实施方式中，通过采用如下的结构，在具有多个PLL电路的SoC200中，也能够维持PLL电源所需的除噪能力，同时抑制上述的噪声对策部件的搭载。即，在较小的空间内增加PLL电源的噪声耐性。
以下，参照图11，对用于供给PLL电源的电路结构进行具体说明。
首先，虽然上述省略了说明，但是基板主体150的第1层110具有其它的PLL电源图案119，该其它的PLL电源图案119远离PLL电源图案115而设置，并且对与PLL电源图案115一起设置在SoC基体205内的PLL电路供给电源电压。
此外，基板主体150的第4层140具有其它的PLL电源图案149，该其它的PLL电源图案149远离PLL电源图案145(参照图10的(b))而设置，且与PLL电源图案115和其它的PLL电源图案119电连接。另外，在此，将其它的PLL电源图案149作为与上述PLL电源图案145不同的布线图案进行说明，但也可以将PLL电源图案145用为其它的PLL电源图案149。
此外，基板主体150具有电连接PLL电源图案115和其它的PLL电源图案149的第1PLL通孔198、以及电连接其它的PLL电源图案119和其它的PLL电源图案149的第2PLL通孔199。换句话说，PLL电源经由其它的PLL电源图案119、第2PLL通孔199、其它的PLL电源图案149、第1PLL通孔198以及PLL电源图案115而被供给给SoC200。
此外，在基板主体150的第2面107设置有一侧的端子电极与PLL电源图案145连接且另一侧的端子电极以接地的方式设置的电容器310。
在此，经由具有电感成分的布线连接PLL电源图案115及其它的PLL电源图案119与电容器310。具体来说，通过第1PLL通孔198电连接PLL电源图案115与电容器310。此外，通过第2PLL通孔199电连接其它的PLL电源图案119与电容器310。
在此，第1PLL通孔198及第2PLL通孔199可以理解为比PLL电源图案115及其它的PLL电源图案119细的布线图案。该第1PLL通孔198及第2PLL通孔199具有例如1nH左右的电感成分。并且，使该第1PLL通孔198及第2PLL通孔199所具有的电感成分作为去噪滤波器发挥作用。当进一步地进行说明时，第1PLL通孔198及第2PLL通孔199作为经由其它的PLL电源图案119、其它的PLL电源图案149以及PLL电源图案115而被供给给SoC200的PLL电源的去噪滤波器发挥功能。
换句话说，在图示的示例中，电源供给布线图案、即，其它的PLL电源图案119、其它的PLL电源图案149以及PLL电源图案115本身作为难以受到噪声的影响这样的所谓的低阻抗布线。并且，在其它的PLL电源图案119、其它的PLL电源图案149、以及PLL电源图案115之间设置具有去除噪声的功能的电容器310、第1PLL通孔198以及第2PLL通孔199。
此外，在如图所示那样SoC端子210为BGA(Ball Grid Array：球栅阵列)类型的情况下，作为除噪用电容器的电容器310与SoC200的PLL电源端子215之间经由第1PLL通孔198及第2PLL通孔199连接。另一方面，在如QFP(Quad Flat Package,方形平面封装)那样，可通过同一面与SoC200连接的情况下，可以将作为PLL电源的去噪滤波器发挥功能接结构与SoC200设置在同一面上。
＜其它的PLL电源供给电路结构＞
图12是对供给PLL电源的其它的电路结构进行说明的图。
接着，参照图12，对供给PLL电源的其它的电路结构进行说明。
另外，与在上述图11中说明的结构不同，有时在SoC200中，动作频率不同的PLL电源端子215靠近，不能单独配置上述除噪用通孔、即第1PLL通孔198及第2PLL通孔199。
由此，作为图12所示的供给PLL电源的电路结构，可以使用设置在基板主体150的第4层140的其它的PLL电源图案1490。其它的PLL电源图案1490为俯视大致长方形的形状，在长度方向上的一端1491侧(图中上侧)具有第1缝隙1493及第2缝隙1494。第1缝隙1493及第2缝隙1494为从其它的PLL电源图案1490的一端1491朝向另一端1492延伸的槽部。
通过形成有该第1缝隙1493及第2缝隙1494，从而其它的PLL电源图案1490的一端1491侧成为分支成第1窄幅部1495、第2窄幅部1496及第3窄幅部1497的结构。即，其它的PLL电源图案1490为叉状。在此，第1窄幅部1495至第3窄幅部1497各自的宽度(参照图中宽度W1)比其它的PLL电源图案1490的另一端1492侧的宽度(参照图中宽度W2)窄。在此，第1窄幅部1495至第3窄幅部1497各自的宽度例如为0.5mm以下。此外，第1窄幅部1495至第3窄幅部1497各自的长度(参照图中L1)例如为0.5mm以上。
此外，在第1窄幅部1495、第2窄幅部1496及第3窄幅部1497中设置有具有去除噪声的功能的第1电容器311、第2电容器312以及第3电容器313。在此，第1电容器311设置为一个端子电极与第1窄幅部1495连接，另一个端子电极接地。同样地，第2电容器312设置为一个端子电极与第2窄幅部1496连接，另一个端子电极接地。此外，第3电容器313设置为一个端子电极与第3窄幅部1497连接，另一个端子电极接地。
进而，在第1窄幅部1495、第2窄幅部1496及第3窄幅部1497中分别设置第1窄幅部通孔1981、第2窄幅部通孔1982以及第3窄幅部通孔1983。此外，在其它的PLL电源图案1490的另一端1492设置多个宽幅部通孔1991。
通过上述结构，第1电容器311至第3电容器313与PLL电源图案115经由其它的PLL电源图案1490连接。此外，在其它的PLL电源图案1490中，通过在宽度比上述的另一端1492侧窄的第1窄幅部1495至第3窄幅部1497，与第1电容器311至第3电容器313连接，从而利用第1窄幅部1495至第3窄幅部1497分别具有电感成分的部分。在图示的示例中，在动作频率不同的PLL电源端子215靠近的情况下，由于具有多个PLL电源端子215，因此存在多个宽度较细的布线图案(第1窄幅部1495至第3窄幅部1497)，其它的PLL电源图案1490构成叉状。
另外，在PLL电源端子215彼此未靠近的情况下，当使用上述宽度较细的布线图案时，未必一定是叉状。例如，多个较细的布线图案可以为分别构成不同的方向的配置。
此外，上述图11及图12所示的结构可以理解为如下的布线基板。即，该布线基板具有：基板主体，其供半导体集成电路搭载，其中半导体集成电路具有多个元件，以及对各元件供给彼此不同的动作频率的时钟信号的多个时钟生成电路；电源布线，其设置于基板主体，对多个时钟生成电路中的1个时钟生成电路供给电源；电容器，其与电源布线连接，抑制经由电源布线所供给的电源的噪声；以及连接线，其连接电源布线和电容器，并且线宽比电源布线窄。
＜变形例＞
图13的(a)及(b)是用于说明变形例的图。
接着，参照图13对上述的实施方式的变形例进行说明。此外，在以下的说明中，对于与上述实施方式相同的结构，赋予相同的标号，省略说明。
首先，在参照图10的(b)进行说明的实施方式中，对通过二个高电源图案即第1高电源图案142和第2高电源图案143覆盖第4层140的第1接地图案141的情况进行了说明，但不限于此。例如，如图13的(a)所示的第4层1400那样，也可以是通过3个高电源图案包围第1接地图案1410的结构。具体进行说明，第1接地图案1410可以形成为分别与第1高电源图案1420、第2高电源图案1430以及第3高电源图案1440对置。
此外，在参照图10的(b)进行说明的实施方式中，对第1高电源图案142包围第1接地图案141的三边的情况进行了说明，但不限于此。例如，如图13的(b)所示的第4层2400那样，也可以为第1高电源图案2420包围第1接地图案2410的四边的结构。另外，图示的第2高电源图案2430为包围第1高电源图案2420的四边的结构。
另外，虽然省略了图示，但如上述图10的(b)所示，与在第1接地图案141的周囲设置二种的高电源图案即第1高电源图案142和第2高电源图案143的结构不同，在设置3种以上的高电源图案的情况下，可以如下构成。即，配置随着从中心侧朝向外侧而动作频率变低的电源图案。此外，在包围接地图案的2个电源图案、即2种的电源图案的外侧配置其它的接地图案。并且，可以反复进一步通过其它的电源图案覆盖其它的接地图案的图案布线。
此外，对上述第1接地图案141为大致长方形的情况进行了说明，但不限于此。例如，可以为在第1接地图案141的一部分设置凹部、凸部的结构，也可以为角部弯曲的结构。此外，第1接地图案141可以由五边形以上的多边形构成。当进一步地进行说明时，可以为如下的结构：即，第1高电源图案142例如覆盖由五边形形成的第1接地图案141中的彼此相邻的三边，第2高电源图案143覆盖未由第1高电源图案覆盖的第1接地图案141的边。
此外，在上述图10的(a)的说明中，对将第1高电源层131及第2高电源层135配置为嵌套状的情况进行了说明，但不限于此。例如，可以在第1高电源层131及第2高电源层135的一个电源层的前端形成凹部，将另一个电源层的前端配置在该凹部内。
此外，在上述图10的(b)的说明中，对在第4层140中的第1接地图案141、第1高电源图案142、第2高电源图案143、第2接地图案144以及PLL电源图案145彼此之间设置电容器310的情况进行了说明，但也可以是未设置电容器310的结构。
此外，在上述的说明中，对在由4层构成的基板主体150设置上述结构的情况进行了说明，但也可以在具有4层以外的层数的基板主体(未图示)中设置上述结构。例如，可以在6层以上的基板主体(未图示)中，对6层以上的层中的4层设置上述结构。
另外，上述说明中的控制基板100为基板的一例。SoC200为半导体集成电路的一例。第2面107为背面的一例。第1接地图案141为接地端子的一例。第1高电源图案142为大变动端子的一例。第2高电源图案143为小变动端子的一例。设置于SoC200的动作频率彼此不同的多个CPU中的动作频率较高的CPU为瞬态电流变动较大的元件的一例，动作频率较高的CPU为瞬态电流变动较大的元件的一例。电容器310为第1电容器及第2电容器的一例。第2接地图案144为其它的接地端子的一例。PLL电源图案145为其它的动作端子的一例。第1层110为搭载层的一例。第2层120为接地层的一例。第3层130为动作层的一例。第4层140为背面层的一例。切口133为凹部的一例。窄幅部1352为凸部的一例。设置于SoC200的PLL电路为其它的元件的一例。第1高电源层131为高动作层的一例。第2高电源层135为低动作层的一例。
另外，上述对各种实施方式及变形例进行了说明，当然也可以组合这些实施方式、变形例彼此而构成。
此外，本发明不限于上述的实施方式，在不脱离本发明的主旨的范围内能够以各种各样的方式进行实施。

Claims (20)

1.一种图像形成装置，其具有：
基板；
半导体集成电路，其设置于所述基板，具有实时时钟电路；
散热体，其设置在覆盖所述半导体集成电路的位置处，并且接受来自该半导体集成电路的热而进行散热；以及
振荡器，其设置在所述基板与所述散热体之间的空间内，并且进行振动，对所述实时时钟电路供给时钟信号。
2.根据权利要求1所述的图像形成装置，其中，
伴随所述半导体集成电路的动作而在所述散热体中产生温度差，
所述振荡器设置在所述空间内的与所述散热体中的成为低温的区域对置的位置处。
3.根据权利要求2所述的图像形成装置，其中，
所述基板设置在板面沿着上下方向的朝向上，
所述振荡器设置在所述空间中的下侧的区域。
4.根据权利要求3所述的图像形成装置，其中，
所述散热体排列多个沿上下方向延伸的散热部而进行设置。
5.根据权利要求2所述的图像形成装置，其中，
所述图像形成装置具有空气流产生体，该空气流产生体朝向所述散热体产生空气流，
所述振荡器设置在所述空间中的所述空气流的流动方向上的上游侧。
6.根据权利要求5所述的图像形成装置，其中，
所述振荡器为沿一个方向延长的形状，并且配置成与所述空气流的流动交叉的方向为长度方向。
7.根据权利要求1所述的图像形成装置，其中，
所述振荡器设置在所述基板上，在与所述散热体之间形成间隙。
8.根据权利要求7所述的图像形成装置，其中，
所述图像形成装置具有限制体，该限制体被所述基板及所述散热体夹持而设置，限制该散热体朝向该基板的移动。
9.根据权利要求8所述的图像形成装置，其中，
所述振荡器中的从所述基板起的高度比所述半导体集成电路中的从该基板起的高度低。
10.根据权利要求1至9中的任意一项所述的图像形成装置，其中，
所述图像形成装置具有电容器，该电容器与所述半导体集成电路和所述振荡器连接，并且设置在所述空间内。
11.根据权利要求1至10中的任意一项所述的图像形成装置，其中，
所述振荡器为沿一个方向延长的形状，
所述振荡器设置在该振荡器的长度方向沿着上下方向的朝向上。
12.一种基板，其具有：
基板主体；
半导体集成电路，其设置于所述基板主体，具有实时时钟电路；
散热体，其设置在覆盖所述半导体集成电路的位置处，并且接受来自该半导体集成电路的热而进行散热；以及
振荡器，其设置在所述基板与所述散热体之间的空间内，并且进行振动，对所述实时时钟电路供给时钟信号。
13.一种图像形成装置，其具有：
基板，其搭载半导体集成电路，该半导体集成电路具有瞬态电流变动的大小不同的多个元件；
接地端子，其以接地的方式设置在所述基板中的搭载有所述半导体集成电路的区域的背面；
大变动端子，其沿所述接地端子的外周进行设置，对所述多个元件中的瞬态电流变动大的元件施加电压；以及
小变动端子，其在夹持所述大变动端子而在与所述接地端子的相反侧沿该大变动端子进行设置，对所述多个元件中的瞬态电流变动小的元件施加电压。
14.根据权利要求13所述的图像形成装置，其中，
所述大变动端子沿所述接地端子的外周的一部分进行设置，
所述小变动端子沿所述接地端子的外周中的未设置所述大变动端子的部分进行设置。
15.根据权利要求14所述的图像形成装置，其中，
所述接地端子设置在所述背面中的中央侧，
所述大变动端子的所述接地端子中的彼此邻接的长度比所述小变动端子与该接地端子邻接的长度长。
16.根据权利要求15所述的图像形成装置，其中，
所述接地端子设置在所述背面中的中央侧，并且形成为由四边以上的边构成的形状，
所述大变动端子沿所述接地端子中的彼此邻接的三边进行设置，
所述小变动端子沿所述接地端子中的所述三边以外的边进行设置。
17.根据权利要求16所述的图像形成装置，其中，所述图像形成装置具有：
第1电容器，其设置在所述大变动端子及所述接地端子相对的部分，与该大变动端子及该接地端子连接；以及
第2电容器，其设置在所述小变动端子及所述接地端子相对的部分，与该小变动端子及该接地端子连接。
18.根据权利要求13所述的图像形成装置，其中，所述图像形成装置具有其它的动作端子，该其它的动作端子在所述背面中沿所述其它的接地端子的外周进行配置，对所述多个元件中的所述瞬态电流变动大的元件以及所述瞬态电流变动小的元件以外的其它的元件施加电压。
19.权利要求13所述的图像形成装置，其中，
所述基板具有：
背面层，其形成在所述背面，具有所述接地端子、所述大变动端子以及所述小变动端子；
动作层，其排列设置高动作层和低动作层，其中，该高动作层与所述大变动端子连接，该低动作层与所述小变动端子连接；
接地层，其与所述接地端子连接设置；以及
搭载层，其形成在所述区域侧，搭载所述半导体集成电路。
20.根据权利要求19所述的图像形成装置，其中，
在所述动作层中，所述高动作层以及所述低动作层相对设置，
所述高动作层以及所述低动作层中的至少一个具有凹部，另一个的前端配置在该凹部内。
CN201910137810.4A 2018-09-25 2019-02-25 图像形成装置及基板 Active CN110941156B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-179556 2018-09-25
JP2018179556A JP2020049713A (ja) 2018-09-25 2018-09-25 画像形成装置および基板
JP2018-179571 2018-09-25
JP2018179571A JP7247503B2 (ja) 2018-09-25 2018-09-25 画像形成装置および基板

Publications (2)

Publication Number Publication Date
CN110941156A true CN110941156A (zh) 2020-03-31
CN110941156B CN110941156B (zh) 2023-08-25

Family

ID=69884443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910137810.4A Active CN110941156B (zh) 2018-09-25 2019-02-25 图像形成装置及基板

Country Status (2)

Country Link
US (1) US11150584B2 (zh)
CN (1) CN110941156B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11013141B2 (en) * 2019-05-31 2021-05-18 Microsoft Technology Licensing, Llc Decoupled conduction/convection dual heat sink for on-board memory microcontrollers

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766511A (ja) * 1993-06-14 1995-03-10 Mega Chips:Kk 回路基板
US5504924A (en) * 1990-11-28 1996-04-02 Hitachi, Ltd. Cooling system of electronic computer using flexible members in contact with semiconductor devices on boards
JPH0946005A (ja) * 1995-07-27 1997-02-14 Matsushita Electric Ind Co Ltd 改造防止プリント基板装置
US20020008314A1 (en) * 1999-04-19 2002-01-24 Yasushi Takeuchi Semiconductor integrated circuit and printed wiring substrate provided with the same
JP2003101268A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 放熱部材を有する実装基板、及び、印刷装置
CN1449010A (zh) * 2002-03-29 2003-10-15 株式会社东芝 半导体测试装置、半导体器件测试用接触基板、半导体器件的测试方法、半导体器件及其制造方法
JP2007048930A (ja) * 2005-08-10 2007-02-22 Kyocera Mita Corp 電子機器の冷却構造及び複写機
JP2007242879A (ja) * 2006-03-08 2007-09-20 Nec Toppan Circuit Solutions Inc サブユニット基板
CN101064485A (zh) * 2006-04-27 2007-10-31 株式会社日立制作所 电路装置、电路模块和电力变换装置
CN101197340A (zh) * 2004-03-15 2008-06-11 雅马哈株式会社 半导体元件及其晶片级芯片尺寸封装
CN102036482A (zh) * 2009-10-05 2011-04-27 富士通株式会社 布线基板的制造方法以及布线基板的设计方法
CN102545782A (zh) * 2010-12-24 2012-07-04 瑞萨电子株式会社 晶体振荡装置以及半导体装置
JP2012158085A (ja) * 2011-01-31 2012-08-23 Canon Inc 記録装置及びその冷却制御方法
CN103576918A (zh) * 2012-08-08 2014-02-12 株式会社和冠 电子电路及位置指示器
US20140268586A1 (en) * 2013-03-13 2014-09-18 Canon Kabushiki Kaisha Semiconductor package and printed circuit board
CN104851862A (zh) * 2014-02-19 2015-08-19 瑞萨电子株式会社 电子设备
CN106030789A (zh) * 2014-02-18 2016-10-12 高通股份有限公司 嵌入式多端子电容器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222964B2 (en) * 2008-06-30 2012-07-17 Intel Corporation System, method and apparatus employing crystal oscillator
JP2011088292A (ja) 2009-10-20 2011-05-06 Fuji Xerox Co Ltd 画像形成装置、制御装置、およびプログラム
US9040349B2 (en) * 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504924A (en) * 1990-11-28 1996-04-02 Hitachi, Ltd. Cooling system of electronic computer using flexible members in contact with semiconductor devices on boards
JPH0766511A (ja) * 1993-06-14 1995-03-10 Mega Chips:Kk 回路基板
JPH0946005A (ja) * 1995-07-27 1997-02-14 Matsushita Electric Ind Co Ltd 改造防止プリント基板装置
US20020008314A1 (en) * 1999-04-19 2002-01-24 Yasushi Takeuchi Semiconductor integrated circuit and printed wiring substrate provided with the same
JP2003101268A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 放熱部材を有する実装基板、及び、印刷装置
CN1449010A (zh) * 2002-03-29 2003-10-15 株式会社东芝 半导体测试装置、半导体器件测试用接触基板、半导体器件的测试方法、半导体器件及其制造方法
CN101197340A (zh) * 2004-03-15 2008-06-11 雅马哈株式会社 半导体元件及其晶片级芯片尺寸封装
JP2007048930A (ja) * 2005-08-10 2007-02-22 Kyocera Mita Corp 電子機器の冷却構造及び複写機
JP2007242879A (ja) * 2006-03-08 2007-09-20 Nec Toppan Circuit Solutions Inc サブユニット基板
CN101064485A (zh) * 2006-04-27 2007-10-31 株式会社日立制作所 电路装置、电路模块和电力变换装置
CN102036482A (zh) * 2009-10-05 2011-04-27 富士通株式会社 布线基板的制造方法以及布线基板的设计方法
CN102545782A (zh) * 2010-12-24 2012-07-04 瑞萨电子株式会社 晶体振荡装置以及半导体装置
JP2012158085A (ja) * 2011-01-31 2012-08-23 Canon Inc 記録装置及びその冷却制御方法
CN103576918A (zh) * 2012-08-08 2014-02-12 株式会社和冠 电子电路及位置指示器
US20140268586A1 (en) * 2013-03-13 2014-09-18 Canon Kabushiki Kaisha Semiconductor package and printed circuit board
CN106030789A (zh) * 2014-02-18 2016-10-12 高通股份有限公司 嵌入式多端子电容器
CN104851862A (zh) * 2014-02-19 2015-08-19 瑞萨电子株式会社 电子设备

Also Published As

Publication number Publication date
US20200096923A1 (en) 2020-03-26
CN110941156B (zh) 2023-08-25
US11150584B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
JP3834426B2 (ja) 半導体装置
JP3647307B2 (ja) プリント配線基板および電子機器
JP5885690B2 (ja) 電子部品および電子機器
US8222964B2 (en) System, method and apparatus employing crystal oscillator
JP2004071670A (ja) Ｉｃパッケージ、接続構造、および電子機器
WO2017022221A1 (ja) 放熱構造および電子機器
US20100091462A1 (en) Electronic device-mounted apparatus and noise suppression method for same
JP2006310859A (ja) 通気口を有する半導体パッケージのための方法及びシステム
CN110941156B (zh) 图像形成装置及基板
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
JP2005026263A (ja) 混成集積回路
JP2011023528A (ja) 半導体装置
JP2004006513A (ja) 半導体集積回路、プリント配線基板及び電子機器
KR20160036945A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR100895816B1 (ko) 반도체 패키지
JP2003283144A (ja) 回路基板の放熱構造
KR20180023488A (ko) 반도체 패키지 및 반도체 패키지 제조방법
JP4996193B2 (ja) 配線基板、半導体パッケージ
JP2005217031A (ja) 実装可撓配線板および電気光学装置
JP6961902B2 (ja) 部品実装体及び電子機器
JP7247503B2 (ja) 画像形成装置および基板
JP2004071597A (ja) 半導体モジュール
JP6776280B2 (ja) 無線通信モジュール、プリント基板、および製造方法
JP2020049713A (ja) 画像形成装置および基板
JP2007335496A (ja) Ｌｓｉのシールド装置、ｌｓｉのシールド方法、ｌｓｉパッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Fuji film business innovation Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Xerox Co.,Ltd.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant