CN110931437B - 功率半导体模块装置和用于功率半导体模块装置的外壳 - Google Patents

功率半导体模块装置和用于功率半导体模块装置的外壳 Download PDF

Info

Publication number
CN110931437B
CN110931437B CN201910885529.9A CN201910885529A CN110931437B CN 110931437 B CN110931437 B CN 110931437B CN 201910885529 A CN201910885529 A CN 201910885529A CN 110931437 B CN110931437 B CN 110931437B
Authority
CN
China
Prior art keywords
metallization layer
power semiconductor
semiconductor module
substrate
connection element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910885529.9A
Other languages
English (en)
Other versions
CN110931437A (zh
Inventor
R·诺特尔曼
M·施尼茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110931437A publication Critical patent/CN110931437A/zh
Application granted granted Critical
Publication of CN110931437B publication Critical patent/CN110931437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
    • H01R12/585—Terminals having a press fit or a compliant portion and a shank passing through a hole in the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0217—Mechanical details of casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种功率半导体模块装置，其包括衬底，衬底包括电介质绝缘层、布置在所述电介质绝缘层的第一侧上的第一金属化层、以及布置在所述电介质绝缘层的第二侧上的第二金属化层，其中，所述电介质绝缘层设置在所述第一金属化层和所述第二金属化层之间。所述装置还包括安装在衬底上的至少一个第一连接元件、包括侧壁的外壳和至少一个第二连接元件。每个第二连接元件包括竖直延伸通过所述外壳的侧壁的第一部分、耦合到所述第一部分的第一端并在竖直方向上从所述侧壁突出的第二部分、以及耦合到所述第一部分的与所述第一端相对的第二端的第三部分。每个第三部分被可拆卸地耦合到所述至少一个第一连接元件的其中之一。

Description

功率半导体模块装置和用于功率半导体模块装置的外壳
技术领域
本公开涉及一种功率半导体模块装置和用于功率半导体模块装置的外壳。
背景技术
功率半导体模块装置常常包括外壳内的衬底。衬底通常包括衬底层(例如，陶瓷层)、沉积于衬底层的第一侧上的第一金属化层和沉积于衬底层的第二侧上的第二金属化层。包括一个或多个可控半导体元件的半导体装置(例如，采用半桥配置的两个IGBT)可以被布置在衬底上。通常提供一个或多个接触元件，其允许从外壳外部接触这种半导体装置。功率半导体模块是已知的，其中接触元件布置于衬底上并在基本上垂直于衬底的主表面的方向上突出通过外壳的盖。突出到外壳之外的接触元件的段可以机械地和电气地耦合到印刷电路板。通常，印刷电路板包括通孔，并且通过相应通孔插入接触元件。这种装置通常需要大量的开发工作和大量的制造步骤。因此，这种装置的成本相对较高。
需要一种功率半导体模块装置，其需要减少的开发工作和减少数量的制造步骤，并且因此比常规功率半导体模块装置更加成本高效。
发明内容
一种功率半导体模块装置包括衬底，衬底包括电介质绝缘层、布置在所述电介质绝缘层的第一侧上的第一金属化层、以及布置在所述电介质绝缘层的第二侧上的第二金属化层，其中，所述电介质绝缘层设置在第一和第二金属化层之间。所述装置还包括安装在衬底上的至少一个第一连接元件、包括侧壁的外壳、以及至少一个第二连接元件。每个第二连接元件包括垂直延伸通过所述外壳的侧壁的第一部分、耦合到所述第一部分的第一端并在竖直方向上从所述侧壁突出的第二部分、以及耦合到所述第一部分的与所述第一端相对的第二端的第三部分。每个第三部分被可拆卸地耦合到至少一个第一连接元件的其中之一。
一种用于功率半导体模块装置的外壳包括侧壁和至少一个第二连接元件。每个第二连接元件包括垂直延伸通过所述外壳的侧壁的第一部分、耦合到所述第一部分的第一端并在竖直方向上从所述侧壁突出的第二部分、以及耦合到所述第一部分的与所述第一端相对的第二端的第三部分。所述外壳被配置为：通过将所述第三部分中的每者可拆卸地耦合到安装在衬底上的第一连接元件，可拆卸地安装在衬底上，其中衬底包括电介质绝缘层、布置在电介质绝缘层的第一侧上的第一金属化层、布置在电介质绝缘层的第二侧上的第二金属化层，其中，电介质绝缘层设置在第一和第二金属化层之间。
参考以下附图和描述可以更好地理解本发明。图中的部件未必是按比例绘制的，而是侧重于图示本发明的原理。此外，在附图中，相似的附图标记在不同的视图中标示对应的部分。
附图说明
图1是功率半导体模块装置的横截面图。
图2示意性示出了具有连接元件的外壳中的半导体衬底。
图3(包括图3A和3B)示意性示出了压力配合连接。
图4是功率半导体模块装置的示例的横截面图。
图5是功率半导体模块装置的示例的分解图。
图6(包括图6A和6B)示意性示出了示例性连接元件。
图7(包括图7A和7B)更详细地示意性示出了示例性连接元件。
图8示意性示出了半导体衬底的顶视图。
图9示意性示出了包括套筒的连接元件的横截面图。
图10是功率半导体模块装置的示例的横截面图。
图11是功率半导体模块装置的另一示例的横截面图。
图12是示例性功率半导体模块的段的横截面图。
图13是另一示例性功率半导体模块的段的横截面图。
图14示出了连接元件的示例性横截面。
图15示意性示出了根据另一实施例的半导体衬底。
图16示意性示出了具有示例性连接元件的半导体衬底的段。
具体实施方式
在以下具体实施方式中，参考了附图。附图示出了其中可以实践本发明的具体示例。要理解的是，相对于各种示例所描述的特征和原理可以彼此组合，除非具体做出其它表述。在说明书以及权利要求中，将某些元件指定为“第一元件”、“第二元件”、“第三元件”等不能被理解为枚举。相反，这种指定仅仅用来对不同的“元件”寻址。亦即，例如，“第三元件”的存在不需要“第一元件”和“第二元件”的存在。如本文所述的半导体主体可以由(掺杂)半导体材料制成并且可以是半导体芯片或者可以包括在半导体芯片中。半导体主体具有电连接焊盘并且包括至少一个具有电极的半导体元件。
参考图1，示出了常规功率半导体模块装置。功率半导体模块装置包括衬底10。衬底10包括电介质绝缘层11、布置在电介质绝缘层11的第一侧上的(结构化)第一金属化层111、以及布置在电介质绝缘层11的第二侧上的第二金属化层112。电介质绝缘层11设置在第一和第二金属化层111、112之间。然而，衬底10还可以包括彼此交替堆叠的多个电介质绝缘层和金属化层，其中掩埋金属化层充当屏蔽层或作为电子电路的部分并通过通孔接触部而电连接到其它金属化层。在该上下文中，掩埋金属化层是布置在两个电介质绝缘层之间的金属化层。
再次参考图1，第一和第二金属化层111、112中的每者可以由下述材料的其中之一构成或包括下述材料的其中之一：铜；铜合金；铝；铝合金；在功率半导体模块装置的操作期间保持为固体的任何其它金属或合金。衬底10可以是陶瓷衬底，即，其中电介质绝缘层11是陶瓷(例如，薄陶瓷层)的衬底。陶瓷可以由下述材料的其中之一构成或包括下述材料的其中之一：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼或任何其它电介质陶瓷。例如，衬底10可以是直接铜接合(DCB)衬底、直接铝接合(DAB)衬底、或活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。例如，绝缘金属衬底通常包括电介质绝缘层11，其包括(填充有)诸如环氧树脂或聚酰亚胺的材料。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。例如，这种颗粒可以包括Si2O、Al2O3、AlN或BrN，并且可以具有处于大约1μm和大约50μm之间的直径。例如，IMS的第一金属化层111可以是相对较薄的铜层(例如，处于35μm和140μm之间的厚度)，并且第二金属化层112可以是相对较厚的铝或铜层(例如，处于0.6mm和2.0mm之间的厚度)。然而，衬底10也可以是具有非陶瓷电介质绝缘层11的常规印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂构成或包括固化树脂。
一个或多个半导体主体20可以布置在衬底10上。具体而言，一个或多个半导体主体20可以布置在第一金属化层111的背离电介质绝缘层11的第一表面上。布置在半导体衬底10上的半导体主体20中的每者可以包括二极管、IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)或任何其它适当的可控半导体元件。
一个或多个半导体主体20可以在衬底10上形成半导体装置。在图1中，仅示例性示出了一个半导体主体20。一个或多个半导体主体20可以通过导电连接层(未示出)电气和机械地连接到主衬底10。例如，这种导电连接层可以是焊接层、导电粘合剂层或烧结金属粉末(例如，烧结银粉末)层。根据另一个示例，连接可以是熔焊连接。
图1中的半导体衬底10的第二金属化层112是连续层。第一金属化层111是图1中所示示例中的结构化层。在该上下文中，“结构化层”表示第一金属化层111不是连续层，而是包括层的不同段之间的凹陷。图1中示意性地示出了这种凹陷。在该示例中，第一金属化层111包括两个不同段。然而，任何其它数量的凹陷和段也是可能的。不同的半导体主体20可以被安装到第一金属化层111的相同或不同的段。第一金属化层111也可以有其上没有安装半导体主体20的段。第一金属化层111的不同段可以不具有电连接或者可以电连接到一个或多个其它段。在其它示例中，第一金属化层111也可以是连续层。
功率半导体模块装置还可以包括外壳。在图1所示的示例中，外壳包括侧壁30。封盖40可以被安装到侧壁30以使外壳闭合。图1的示例中的衬底10形成外壳的底部。
半导体装置还包括被配置为在外壳的内部和外部之间提供电连接的连接元件32。在图1中，这种连接元件32仅由从封盖40突出的引脚指示。此外，在图2中示意性示出了示例性连接元件32，其示意性示出了具有衬底10和侧壁30的功率半导体模块装置的段。连接元件32在功率半导体模块装置的竖直方向y上从侧壁30突出。在图2中，示例性示出了两种不同类型的连接元件32。图2中的一些连接元件32是简单的引脚或导线(图2右侧上的引脚)。然而，连接元件32还可以包括压力配合引脚(图2左侧上的引脚)。在一个功率半导体模块装置内可以使用不同种类的连接元件32或仅使用一种连接元件32。下面参考图3更详细地描述压力配合引脚的功能。
图3A示意性示出了处于非组装状态中的压力配合引脚(连接元件32)和对应部分(通孔42)，并且图3B示意性示出了处于组装状态中的压力配合引脚和对应部分42。当未连接到对应部分42时，压力配合引脚具有比其对应部分42更大的最大宽度。示例性功率半导体模块装置中的压力配合引脚的最大宽度是平行于半导体衬底10的顶表面101的水平方向x中的宽度。在压入过程期间，压力配合引脚被推入对应部分42中。这导致压力配合引脚的塑性变形。在被插入对应部分42中时，压力配合引脚的最大宽度被减小，如利用图3B中的箭头示意性所示。通常仅需要很小的插入力、伴随高的保持力来插入引脚。压力配合引脚及其对应部分42在插入引脚之后被彼此牢固附接。压力配合引脚的减小的宽度导致抵消压力配合引脚的压缩的力。因此，连接元件32不能容易地被从通孔42拆卸。例如，通孔42可以是封盖40或要被电连接到衬底10上的半导体装置的电路板(未示出)的通孔42。
如上文已经简述，压力配合引脚的使用仅仅为示例。还可能的是连接元件32包括例如被焊接到相应通孔42中的导线或简单的引脚。任何其它适当的连接也是可能的。
图4示意性示出了处于未组装状态中的图1的装置，其中封盖40尚未安装到侧壁30。图5中所示的分解图示出了处于侧壁30尚未安装到衬底10的状态中的功率半导体模块装置。为了简单起见，图5中的衬底10被示为单层。图5中未明确示出金属化层111、112。在图5的示例中可以看出，若干第一连接元件50被安装在衬底10上。处于组装状态中的第二连接元件32被配置为与第一连接元件50形成可拆卸电气和机械连接。第二连接元件32部分地延伸通过外壳的侧壁30。例如，第二连接元件32可以被模制到侧壁中。根据另一个示例，第二连接元件32被从侧壁30的底侧插入到侧壁30中的相应空隙或腔体中。
在图5的示例中，第二连接元件32被布置在外壳的两个侧壁30中。亦即，功率半导体模块装置包括多个(n个)第二连接元件32，其中n≥2。多个(n个)第二连接元件32的第一子集被布置在(延伸通过)第一侧壁30中，并且多个(n个)第二连接元件32的第二子集被布置在(延伸通过)第二侧壁30中。在图5中，两个侧壁30是相对的侧壁。然而，这仅仅是示例。可能的是第二连接元件32布置在仅一个侧壁中、在三个侧壁中或在全部四个侧壁中。通常，将第二连接元件32布置在两个相对侧壁中足以提供装置的可接受的稳定性。对于一些应用而言，将第二连接元件32布置在仅一个侧壁中也可能是足够的。第二连接元件32的数量可以取决于电接触衬底10上的半导体装置所需要的电连接的数量。第一连接元件50的数量可以等于第二连接元件32的数量。然而，也可能第一连接元件50的一些和/或第二连接元件32的一些不被连接。衬底10上的第一连接元件50的布置通常对应于侧壁30中的第二连接元件32的布置。
如图6中示意性所示，每个第二连接元件32包括三个部分。在组装状态中，第一部分34延伸通过外壳的侧壁30的其中之一(图5中以虚线示出了第一部分34)。第二部分36在竖直方向y上从侧壁30突出。第二部分36被耦合到第一部分34的第一端。第三部分38被耦合到第一部分34的与第一端相对的第二端，并且在竖直方向y上从侧壁30突出。尽管第二部分36从侧壁30的上侧突出，但第三部分38例如从侧壁30的下侧突出。图6A和6B示意性地示出了第二部分36的两个不同实施例，即压力配合引脚(图6A)和简单的引脚或导线(图6B)。
在将侧壁30安装到衬底10时，第三部分38可以耦合到第一连接元件50。例如，第一连接元件50中的每者可以包括被配置为装配在第二连接元件32的其中之一的第三部分38之上并环绕或包围该第三部分38的管状部分(例如，套筒或空心轴衬)。这意味着第二连接元件32中的每者的第一端可以被插入第一连接元件50的其中之一中。通过这种方式，可以在衬底10和第一连接元件50之间提供可拆卸的机械和电气连接。可以通过导电连接层(未示出)将第一连接元件50电气和机械地连接到主衬底10。例如，这种导电连接层可以是焊接层、导电粘合剂层或烧结金属粉末(例如，烧结银粉末)层。然而，这些类型的连接仅是示例。第一连接元件50还可以通过任何其它适当的方式机械和电气连接到衬底10。衬底10和第一连接元件50之间的连接可以是不可拆卸的连接。
第一连接元件50可以沿半导体衬底10的边缘布置。第一连接元件50在衬底10上的分布与第二连接元件32在侧壁30中的分布匹配，使得第二元件32中的至少一些具有对应的第一连接元件50，其中每个第一连接元件50和每个对应的第二连接元件32彼此对准。由于生产过程，并且由于将第二连接元件32插入侧壁30中以及将第一连接元件50安装到衬底10上的安装过程，每个第一连接元件50和每个第二连接元件32具有特定公差。然而，这些公差一般并非没有问题，如下文中将要短暂论述的。
图7A示意性示出了包括包含压力配合引脚的第二部分36的第二连接元件32。图7A中的第二连接元件32是在被安装在侧壁30中之前示出的。然而，图7A中的虚线指示处于组装状态中的侧壁30的上侧和下侧。可以在第二连接元件32的第一部分34和第二部分36彼此连接的区域(图7A中的虚线中所指示的区域)中定义参考平面A。第三部分38可以具有从该参考平面A的特定偏差，如在图7B中详细例示的更多细节中所示。图7B更详细示出了第三部分38。图7B中还指示了参考平面A的扩展。参考平面A可以理想地将第三部分38分成两个相等部分。在图7B中以实线指示了该情况。在该情况下，相等的两半的宽度在图7B中是指定的宽度d1。然而，由于生产公差的原因，参考平面A可能将第三部分38分成不相等的两半。在图7B中以点虚线(点线或虚线)指示了这些情况。在后面这些情况下，一半的宽度d1’可以小于相等两半的宽度d1，或者一半的宽度d1”可以大于相等两半的宽度d1。在插入侧壁30中时，仍然可能存在特定公差。然而，这种公差可能与图7中所示的处于非安装状态中的公差不同。
如图8中示意性所示，布置在电介质绝缘层11上的第一金属化层111也可能有特定公差。例如，电介质绝缘层11的边缘区域可以不被第一金属化层111覆盖，如图8的顶视图中示意性所示。由于制造过程的原因，第一金属化层111的边缘和电介质绝缘层11的边缘之间的距离d2可以在某些程度上变化(d2±x)，类似于宽度d1(参见图7B)。因此，在将第一连接元件50布置衬底10上(例如，在第一金属化层111上)时，第一连接元件50的位置也可能有特定公差。
更进一步地，第一连接元件50自身可能有特定公差。图9示意性示出了包括管状部分51的第二连接元件50的横截面图。管状部分51在第一端(图9中的上端)和与第一端相对的第二端(图9中的下端)是开放的。管状部分51可以在其每个开放端处包括卡圈52。至少管状部分51相对于参考平面B可以有特定公差。这种情况的一个原因在于，管状部分51的直径d4可能针对不同的第一连接元件50轻微变化(d4±y)。而且，参考平面B可以将管状部分51分成相等的两半或不相等的两半，导致两半的宽度d3稍微变化(d3±z)，类似于上文参考图7B所述。然而，在制造个体部分期间以及在将第一连接元件50安装到衬底10上并将第二连接元件32安装到侧壁30上的过程期间，可以使公差保持在可接受的范围内，使得仍然有可能将第一连接元件50连接到对应的第二连接元件32。
如以上图1、4和5中所示，可以将第一连接元件50耦合到第一金属化层111，使得第一金属化层111布置于第一连接元件50和电介质绝缘层11之间。因此，在安装于衬底10上时，侧壁30也接触第一金属化层111。然而，这仅仅是示例。如图10中示意性所示，在安装于衬底10上时，侧壁30可以仅接触电介质绝缘层11。根据图11中示意性示出的另一示例，侧壁30可以接触电介质绝缘层11和第一金属化层111两者。在后两种情况下，第一连接元件50可以耦合到第一金属化层111或耦合到电介质绝缘层11。图10和11中未具体地示出第一连接元件50。
从图11中所示的示例可以看出，第一和第二金属化层111、112可以彼此对准。具体而言，第一和第二金属化层111、112的边缘可以彼此对准。这利用图11中的虚线指示。在图11的示例中，第一金属化层111的边缘和电介质绝缘层11的边缘之间的距离等于第二金属化层112的边缘和电介质绝缘层11的边缘之间的距离。在该示例中，侧壁30在第一金属化层111的边缘区域上施加特定压力。通过这种方式，可以防止或至少减小可能源自金属化层111、112的对准的衬底10的挠曲。在图10的示例中，第一金属化层111不与第二金属化层112对准。亦即，第一金属化层111的边缘和电介质绝缘层11的边缘之间的距离大于(或小于)第二金属化层112的边缘和电介质绝缘层11的边缘之间的距离。在这种情况下，衬底10的挠曲通常小于图11的示例(对准的金属化层)中的挠曲。因此，在一些装置中，有可能将侧壁30布置为使得它们不与第一金属化层111交叠。
图12示意性示出了示例性装置，其中侧壁30与第一金属化层111和电介质绝缘层11都接触。在该示例中，第二连接元件32是平直元件，如上文结合图6和7所述。在第二连接元件32是平直元件时，这意味着第二连接元件32基本上是镜像对称的，并且可以被在竖直方向y上穿过第二连接元件32的轴分成基本相等的两半。侧壁30可以包括凹陷或腔体，其中，在侧壁30安装在衬底10上时，第一连接元件50被布置在凹陷或腔体内。
根据图13中示意性示出的另一个示例，至少一个第二连接元件32可以是弯曲元件。而在图12的示例中，第三部分38在其下端从侧壁30突出，图13中的第三部分38在水平方向x上从侧壁30突出。第三部分38可以在第一部分34的下端处耦合到第一部分34。第三部分38可以包括至少第一部分和第二部分，其中第一部分在垂直于竖直方向y的水平方向x上从相应侧壁30突出。第二部分可以在竖直方向y上垂直于第一部分延伸，其中在侧壁30安装在衬底10上时，第三部分38的第二部分可拆卸地耦合到至少一个第一连接元件50的其中之一。在图13的示例中，在耦合到第二连接元件32时，第一连接元件50在水平方向x上被布置在侧壁30旁边，而不是在侧壁30下方或在侧壁30的凹陷或腔体内(例如，参见图12)。然而，图12和13的实施例仅仅是示例。第二连接元件32的任何其它适当的几何结构和形状也是可能的。
如果处于安装状态中的侧壁30被布置成使得它们接触电介质绝缘层11，例如，有可能在侧壁30和电介质绝缘层11之间形成焊接接头。例如，电介质绝缘层11和侧壁30可以包括塑料材料。然后可以利用塑料焊接来焊接塑料部分，例如，以形成焊接接头。通过在电介质绝缘层11和侧壁30之间形成焊接接头，可以提高功率半导体模块装置的气密性，使得在外壳被完全封闭(侧壁安装于衬底上，并且封盖安装于侧壁上)时，较少的气体可以渗透到外壳的内部中。
例如，当第二连接元件32、特别是第二连接元件32的第三部分38被插入到第一连接元件50中时，第一连接元件50和第二连接元件32可以形成压力配合连接。图14示意性示出了第一和第二连接元件32、50的可能横截面。例如，当从上方看时，第一连接元件50可以具有圆形或椭圆形横截面。例如，第二连接元件32的第三部分38可以具有正方形或矩形横截面。在将正方形第三部分插入到圆形第一连接元件50中时，第三部分38可以紧密装配到第一连接元件50中并形成不容易被拆卸的稳定机械连接。然而，图14中所示的横截面仅仅是示例。任何其它适当的横截面也是可能的。例如，第三部分38也可以具有类似于图6A中所示的第二部分的形状。
现在参考图15和16，还可以互换第一和第二连接元件32、50的形状。亦即，例如，第二连接元件32的第三部分38中的每者可以包括被配置为装配在第一连接元件50的其中之一之上并环绕或包围第一连接元件50的所述其中之一的管状部分(例如，套筒或空心轴衬)。这意味着第一连接元件50中的每者可以被实施为导线、引脚或压力配合引脚，例如，其可以被插入到第二连接元件32的其中之一的第三部分38中。这是在衬底10和第一连接元件50之间提供可拆卸机械和电气连接的另一种适当方式。
图15示例性示出了包括结构化第一金属化层111的半导体衬底10。第一连接元件50中的每者被布置在第一金属化层111的不同段上。然而，这仅仅是示例。还可以将两个或更多第一连接元件50布置在第一金属化层111的同一段上。
图16示意性示出了包括导线、引脚或压力配合引脚的第一连接元件50以及包括第三部分38的第二连接元件32，第三部分38包括被配置为装配在第一连接元件50之上并且环绕或包围第一连接元件50的管状部分(例如，套筒或中空轴衬)。在图16中，仅示出了半导体衬底10的一段。第二连接元件32的第二部分36未在图16中明确示出。为了简单起见，第一金属化层111未在图16中明确示出。
在图16中，示出了第二连接元件32，而未示出外壳的相应侧壁30。如上所述，第二连接元件32的第三部分38可以从侧壁30突出。然而，也可以将第二连接元件32的第三部分38模制到侧壁30中。通过这种方式，在将第一连接元件50插入到第三部分38中时，在侧壁30和衬底10之间没有形成间隙。如果第三部分38从侧壁30突出，在将第一连接元件50插入到第三部分38中之后，间隙可以保留在侧壁30和衬底10之间。例如，可以通过在侧壁30和衬底10之间插入适当材料来封闭这种间隙。
在图15和16所示的示例中，可以互换第二连接元件32的第三部分38和第一连接元件50的横截面。例如，当从上方看时，第一连接元件50可以具有正方形或矩形横截面。另一方面，第二连接元件32的第三部分38可以具有圆形或椭圆形横截面。在将正方形第一连接元件50插入到圆形第三部分38中时，第一连接元件50可以紧密地装配到第三部分38中并形成不容易拆卸的稳定机械连接。然而，这种横截面仅仅是示例。任何其它适当的横截面也是可能的。例如，第一连接元件50也可以具有类似于图6A中所示的第二部分的形状。
在附图中，半导体衬底10已被描述为包括单个电介质绝缘层11的衬底。然而，这仅仅是示例。衬底10还可以是多层衬底。除第一电介质绝缘层11之外，多层衬底还包括至少一个附加电介质绝缘层。然后第一金属化层111可以布置在第一电介质绝缘层11和附加电介质绝缘层之间。第三金属化层可以形成于附加电介质绝缘层的顶表面上。可以利用延伸通过附加电介质绝缘层的通孔来连接第一金属化层111和第三金属化层。例如，在使用多层衬底时，半导体主体20可以被布置在第三金属化层上。根据另一个示例，多层衬底可以包括多于一个附加电介质绝缘层，其中附加金属化层布置于不同电介质绝缘层之间。

Claims (13)

1.一种功率半导体模块装置，包括：
衬底(10)，包括电介质绝缘层(11)、布置在所述电介质绝缘层(11)的第一侧上的第一金属化层(111)、以及被布置在所述电介质绝缘层(11)的第二侧上的第二金属化层(112)，其中，所述电介质绝缘层(11)设置在所述第一金属化层(111)和所述第二金属化层(112)之间，并且其中，所述第一金属化层(111)的边缘和所述第二金属化层(112)的边缘彼此对准；
安装在所述衬底(10)上的至少一个第一连接元件(50)；
包括侧壁(30)的外壳，其中，所述侧壁(30)安装在所述衬底(10)上并且与所述第一金属化层(111)和所述电介质绝缘层(11)都接触，并且其中，所述侧壁(30)在所述第一金属化层(111)的边缘区域上施加压力；
至少一个第二连接元件(32)，每个第二连接元件(32)包括竖直延伸通过所述外壳的侧壁(30)的第一部分(34)、耦合到所述第一部分(34)的第一端并在竖直方向(y)上从所述侧壁(30)突出的第二部分(36)、以及耦合到所述第一部分(34)的与所述第一端相对的第二端的第三部分(38)，其中，
每个第三部分(38)可拆卸地耦合到所述至少一个第一连接元件(50)的其中之一。
2.根据权利要求1所述的功率半导体模块装置，其中，
所述第三部分(38)中的每者从所述侧壁(30)突出；
所述至少一个第一连接元件(50)中的每者包括被配置为装配在所述第二连接元件(32)的其中之一的第三部分(38)之上并环绕所述第二连接元件(32)的其中之一的所述第三部分(38)的管状部分；并且
所述第三部分(38)中的每者被插入到所述第一连接元件(50)的其中之一中，使得每个第一连接元件(50)环绕所述第三部分(38)中的相应一个。
3.根据权利要求1所述的功率半导体模块装置，其中，
所述至少一个第二连接元件(32)中的每者的第三部分(38)包括被配置为装配在所述第一连接元件(50)的其中之一之上并环绕所述第一连接元件(50)的所述其中之一的管状部分；并且
所述第一连接元件(50)中的每者被插入到所述第二连接元件(32)的所述第三部分(38)的其中之一中，使得每个第三部分(38)环绕所述第一连接元件(50)中的相应第一连接元件(50)。
4.根据权利要求2或3所述的功率半导体模块装置，其中，
在被可拆卸地连接到所述相应第一连接元件(50)时，所述第三部分(38)中的每者与所述第一连接元件(50)的其中之一形成压力配合连接。
5.根据权利要求1所述的功率半导体模块装置，其中，
所述至少一个第一连接元件(50)中的每者具有圆形或椭圆形横截面，并且所述第三部分(38)中的每者具有正方形或矩形横截面，或者
所述至少一个第一连接元件(50)中的每者具有正方形或矩形横截面，并且所述第三部分(38)中的每者具有圆形或椭圆形横截面。
6.根据权利要求1所述的功率半导体模块装置，其中，
所述至少一个第二连接元件(32)的每个第一部分(34)被模制到所述侧壁(30)的其中之一中。
7.根据权利要求1所述的功率半导体模块装置，其中，
每个第二部分(36)包括导线、引脚或压力配合引脚。
8.根据权利要求1所述的功率半导体模块装置，其中，
所述至少一个第二连接元件(32)的所述第三部分(38)在所述竖直方向(y)上从相应侧壁(30)突出；
所述第二部分(36)从所述侧壁(30)的第一端突出；并且
所述第三部分(38)从所述侧壁(30)的与所述第一端相对的第二端突出。
9.根据权利要求1所述的功率半导体模块装置，其中，所述至少一个第二连接元件(32)的所述第三部分(38)包括在垂直于所述竖直方向(y)的水平方向(x)上从相应侧壁(30)突出的第一部分、以及在所述竖直方向(y)上垂直于所述第一部分延伸的处于所述侧壁(30)外部的第二部分，其中，所述第三部分(38)的所述第二部分被可拆卸地耦合到所述至少一个第一连接元件(50)的其中之一。
10.根据权利要求1所述的功率半导体模块装置，其中，所述至少一个第一连接元件(50)被安装在所述第一金属化层(111)上。
11.根据权利要求1所述的功率半导体模块装置，包括多个第二连接元件(32)，其中，所述多个第二连接元件(32)的第一子集延伸通过第一侧壁(30)，并且所述多个第二连接元件(32)的第二子集延伸通过与所述第一侧壁相对的第二侧壁(30)。
12.根据权利要求1所述的功率半导体模块装置，其中，
所述电介质绝缘层(11)包括塑料材料；
所述侧壁(30)包括塑料材料；并且
焊接接头形成在所述电介质绝缘层(11)和所述侧壁(30)之间。
13.一种用于功率半导体模块装置的外壳，所述外壳包括：
侧壁(30)；以及
至少一个第二连接元件(32)，每个第二连接元件(32)包括竖直延伸通过所述外壳的侧壁(30)的第一部分(34)、耦合到所述第一部分(34)的第一端并在竖直方向上从所述侧壁(30)突出的第二部分(36)、以及耦合到所述第一部分(34)的与所述第一端相对的第二端的第三部分(38)，其中，
所述外壳被配置为：通过将所述第三部分(38)中的每者可拆卸地耦合到安装在衬底(10)上的第一连接元件(50)，可拆卸地安装到所述衬底(10)上，所述衬底(10)包括电介质绝缘层(11)、布置在所述电介质绝缘层(11)的第一侧上的第一金属化层(111)、布置在所述电介质绝缘层(11)的第二侧上的第二金属化层(112)，其中，所述电介质绝缘层(11)设置在所述第一金属化层(111)和所述第二金属化层(112)之间，其中，所述第一金属化层(111)的边缘和所述第二金属化层(112)的边缘彼此对准，并且其中，所述侧壁(30)被配置为：在所述外壳被可拆卸地安装到所述衬底(10)上时，与所述第一金属化层(111)和所述电介质绝缘层(11)都接触，并且在所述第一金属化层(111)的边缘区域上施加压力。
CN201910885529.9A 2018-09-19 2019-09-19 功率半导体模块装置和用于功率半导体模块装置的外壳 Active CN110931437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18195322.5A EP3627978A1 (en) 2018-09-19 2018-09-19 Power semiconductor module arrangement and housing for a power semiconductor arrangement
EP18195322.5 2018-09-19

Publications (2)

Publication Number Publication Date
CN110931437A CN110931437A (zh) 2020-03-27
CN110931437B true CN110931437B (zh) 2023-09-05

Family

ID=63667696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910885529.9A Active CN110931437B (zh) 2018-09-19 2019-09-19 功率半导体模块装置和用于功率半导体模块装置的外壳

Country Status (3)

Country Link
US (1) US10957612B2 (zh)
EP (1) EP3627978A1 (zh)
CN (1) CN110931437B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4071793A1 (en) * 2021-04-07 2022-10-12 Infineon Technologies AG Power semiconductor module arrangement and housing for a power semiconductor module arrangement
EP4365935A1 (en) * 2022-11-03 2024-05-08 Infineon Technologies AG Power semiconductor module arrangement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350334A (zh) * 2007-07-20 2009-01-21 英飞凌科技股份公司 具有壳体的半导体组件
CN101577262A (zh) * 2008-03-04 2009-11-11 英飞凌科技股份有限公司 功率半导体模块系统
CN102810531A (zh) * 2011-06-03 2012-12-05 英飞凌科技股份有限公司 半导体模块系统、半导体模块及制造半导体模块的方法
CN106486431A (zh) * 2015-09-02 2017-03-08 意法半导体股份有限公司 具有增强的热耗散的电子功率模块及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433886A (en) * 1981-12-17 1984-02-28 Elco Corporation Connector mounting for integrated circuit chip packages
JPH07211410A (ja) * 1994-01-25 1995-08-11 Nintendo Co Ltd コネクタおよびそれを用いたアダプタ
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
JP3017137B2 (ja) * 1997-08-28 2000-03-06 東北日本電気株式会社 非対称型コネクタ及びその実装方法
US6078102A (en) * 1998-03-03 2000-06-20 Silicon Bandwidth, Inc. Semiconductor die package for mounting in horizontal and upright configurations
JP2001148594A (ja) * 1999-11-19 2001-05-29 Murata Mfg Co Ltd シールドケース付き電子部品
KR20010058771A (ko) * 1999-12-30 2001-07-06 구자홍 전기/전자 제품용 원 시스템 모듈
US6803650B2 (en) * 2001-02-23 2004-10-12 Silicon Bandwidth Inc. Semiconductor die package having mesh power and ground planes
DE10213648B4 (de) * 2002-03-27 2011-12-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE10332015A1 (de) * 2003-07-14 2005-03-03 Infineon Technologies Ag Optoelektronisches Modul mit Senderchip und Verbindungsstück für das Modul zu einer optischen Faser und zu einer Schaltungsplatine, sowie Verfahren zur Herstellung derselben
US7292451B2 (en) * 2003-12-17 2007-11-06 Siemens Vdo Automotive Corporation Architecture for power modules such as power inverters
JP4258432B2 (ja) * 2004-05-21 2009-04-30 パナソニック株式会社 基板接合部材ならびにそれを用いた三次元接続構造体
JP4905453B2 (ja) * 2006-04-27 2012-03-28 パナソニック株式会社 三次元接続構造体
US8130499B2 (en) * 2007-11-30 2012-03-06 Panasonic Corporation Heat dissipating structure base board, module using heat dissipating structure base board, and method for manufacturing heat dissipating structure base board
US7775802B2 (en) * 2008-12-05 2010-08-17 Tyco Electronics Corporation Electrical connector system
WO2011096067A1 (ja) * 2010-02-05 2011-08-11 株式会社日本マイクロニクス 接触子及び電気的接続装置
WO2012063488A1 (ja) * 2010-11-09 2012-05-18 パナソニック株式会社 ランプ及び照明装置
JP5599748B2 (ja) * 2011-03-25 2014-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5795907B2 (ja) * 2011-08-29 2015-10-14 矢崎総業株式会社 基板コネクタ用の圧入端子およびその圧入端子のコネクタハウジングに対する固定構造
US8586420B2 (en) * 2011-09-29 2013-11-19 Infineon Technologies Ag Power semiconductor arrangement and method for producing a power semiconductor arrangement
DE102012202353A1 (de) * 2012-02-16 2013-08-22 Osram Gmbh Leuchtmodul-Leiterplatte
US9543703B2 (en) * 2012-07-11 2017-01-10 Fci Americas Technology Llc Electrical connector with reduced stack height
US9338895B2 (en) * 2012-10-17 2016-05-10 Microelectronics Assembly Technologies Method for making an electrical circuit
TWI478479B (zh) * 2013-01-17 2015-03-21 Delta Electronics Inc 整合功率模組封裝結構
US9570832B2 (en) * 2015-03-19 2017-02-14 Semiconductor Components Industries, Llc Press-fit pin for semiconductor packages and related methods
US9595782B2 (en) * 2015-08-05 2017-03-14 Te Connectivity Corporation Pin with angled retention member
US10825748B2 (en) * 2015-12-15 2020-11-03 Semiconductor Components Industries, Llc Semiconductor package system and related methods
EP3444839A1 (en) * 2017-08-18 2019-02-20 Infineon Technologies Austria AG Assembly and method for mounting an electronic component to a substrate
JP2019213111A (ja) * 2018-06-07 2019-12-12 セイコーエプソン株式会社 発振器、電子機器、および移動体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350334A (zh) * 2007-07-20 2009-01-21 英飞凌科技股份公司 具有壳体的半导体组件
CN101577262A (zh) * 2008-03-04 2009-11-11 英飞凌科技股份有限公司 功率半导体模块系统
CN102810531A (zh) * 2011-06-03 2012-12-05 英飞凌科技股份有限公司 半导体模块系统、半导体模块及制造半导体模块的方法
CN106486431A (zh) * 2015-09-02 2017-03-08 意法半导体股份有限公司 具有增强的热耗散的电子功率模块及其制造方法

Also Published As

Publication number Publication date
US20200091023A1 (en) 2020-03-19
CN110931437A (zh) 2020-03-27
US10957612B2 (en) 2021-03-23
EP3627978A1 (en) 2020-03-25

Similar Documents

Publication Publication Date Title
CN102456652B (zh) 功率半导体装置
US10903130B2 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
US20180146566A1 (en) Method for Producing a Semiconductor Module Arrangement
CN110931437B (zh) 功率半导体模块装置和用于功率半导体模块装置的外壳
US10777493B2 (en) Semiconductor device mounting board and semiconductor package
US11699625B2 (en) Power semiconductor module arrangement
CN105027276A (zh) 半导体装置
EP3499649B1 (en) Power semiconductor module arrangement
EP3644358B1 (en) Power semiconductor module arrangement including a contact element
JP2019201113A (ja) 半導体装置及び半導体装置の製造方法
JP6978509B2 (ja) 接合構造体、半導体パッケージおよび半導体装置
US9805995B2 (en) Element-accommodating package and mounting structure
JP2021005674A (ja) 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
CN105164801B (zh) 元件收纳用封装件以及具备其的安装结构体
CN111900135A (zh) 功率半导体模块装置
WO2013161660A1 (ja) 半導体素子収納用パッケージおよび半導体装置
US20240266260A1 (en) Method for forming a terminal element, terminal element, and power semiconductor module arrangement having a terminal element
EP4050650A1 (en) Power semiconductor module arrangement
JP6849558B2 (ja) 電子部品収納用パッケージおよび電子装置
US20210210421A1 (en) Power semiconductor module
CN115881679A (zh) 半导体装置、半导体装置用的封装件及封装件的制造方法
JP4169351B2 (ja) コンデンサ装置
JP2001176997A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant