CN110865949A - 可选模式串行端口接口整合输出系统 - Google Patents

可选模式串行端口接口整合输出系统 Download PDF

Info

Publication number
CN110865949A
CN110865949A CN201911121254.8A CN201911121254A CN110865949A CN 110865949 A CN110865949 A CN 110865949A CN 201911121254 A CN201911121254 A CN 201911121254A CN 110865949 A CN110865949 A CN 110865949A
Authority
CN
China
Prior art keywords
module
data
serial port
port interface
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911121254.8A
Other languages
English (en)
Inventor
潘康考
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Jian Fei Communication Co Ltd
Original Assignee
Guangzhou Jian Fei Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Jian Fei Communication Co Ltd filed Critical Guangzhou Jian Fei Communication Co Ltd
Priority to CN201911121254.8A priority Critical patent/CN110865949A/zh
Publication of CN110865949A publication Critical patent/CN110865949A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Abstract

本发明公开了一种可选模式串行端口接口整合输出系统,所述的可选模式串行端口接口整合输出系统，包括：寄存模块、串行端口接口模块、处理模块、转换输出模块和数模转换模块，用户可选3线式或4线式串行端口接口模块允许对许多内部参数进行程序设计和回读，且拥有先进的低杂散与失真设计技术，从基带到高中频的宽带信号可以实现高质量合成，并支持多主控，其中任何能够进行发送和接收的设备都可以成为主总线，一个主控能够控制信号的传输和时钟频率，而其中的可选模式可选择每次操作几个字段，让系统设计更加灵活。

Description

可选模式串行端口接口整合输出系统
技术领域
本发明涉及转换器的协议标准领域，特别涉及一种可选模式串行端口接口整合输出系统。
背景技术
过去数据传输的接线方式，大体上分为并行端口和串行端口两种，其中并行端口为各数据位同时传送数据，而当机器执行顺序程序时，可对应于全部或部分的内部处理单元所存的数据同时操作，因此所谓并行是指把数据划分成若干块分别映像到不同的处理机上，每一台处理机运行同样的处理程序对所分派的数据进行处理，惟其缺点即内存有多少位，就要用多少数据线，因此需要大量的数据线，成本相对高昂许多。
而串行端口与并行端口是相对的一对概念。串行端口是指传输过程中各数据位按顺序进行传输的数据，即使用一条数据线，将数据一位一位地依次传输，每一位数据占据一个固定的时间长度，其只需要少数几条线就可以在系统间交换信息，从而大大降低了成本，其中串行端口又区分为集成电路总线 (Inter-Integrated Circuit, 下称IIC)、串行端口(Serial Peripheral Interface, 下称SPI)等。
虽前述两者串行皆为同步传输接口，且主要运用于处理器和周边芯片，但由于SPI是一种高速的、全双工、同步通信总线，标准的 SPI 也仅仅使用 4 个引脚，常用于单片机、实时时钟和数字信号处理器等器件的通信，其SPI 通信原理IIC要简单，它主要是主从方式通信，这种模式通常只有一个主机和一个或者多个从机，而在时序上，SPI没有了起始、停止和应答，且 SPI 在通信的时候，只负责通信而不管是否通信成功，而IIC却要通过应答信息来获取通信成功失败的信息，因此相对而言传输速度即缓慢许多。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种硬件结构简单而且传输速度快的可选模式串行端口接口整合输出系统。
本发明解决其技术问题所采用的技术方案是：构造一种可选模式串行端口接口整合输出系统，包括：寄存模块，存取初始化数据和第一数据；串行端口接口模块，电性连接所述寄存模块，并读取所述初始化数据；处理模块，接收并运算所述第一数据，以生成第二数据；转换输出模块，电性连接所述处理模块，生成并配置互联网协议地址，且依据所述第二数据与所述互连网协议地址，并生成封包，其中所述封包包括可选模式指令字段；以及数模转换模块，分别电性连接所述串行端口接口模块和所述转换输出模块，经由所述串行端口接口模块读取所述初始化数据进行初始化操作后，接收所述封包转换为模拟量，并传送至所述互联网协议地址。
在本发明所述的系统中，更进一步包括：数据控制模块，分别电性连接所述寄存模块与所述处理模块，并通过所述寄存模块传送所述第一数据至所述处理模块。
在本发明所述的系统中，所述第二数据和所述封包数据存取于相同所述互连网协议地址。
在本发明所述的系统中，所述封包包括指令字段和数据字段，并以所述指令字段作为起始点。
在本发明所述的系统中，所述转换输出模块依据所述指令字段和所述数据字段的时序生成所述封包。
在本发明所述的系统中，所述串行端口接口模块依据所述指令字段传送命令至所述数模转换模块。
在本发明所述的系统中，所述可选模式指令字段是选择每次操作几个字段。
在本发明所述的系统中，所述处理模块为JESD 204 B IP内核。
在本发明所述的系统中，所述数模转换模块为AD9516数模转换器。
实施本发明的可选模式串行端口接口整合输出系统，具有以下有益效果：提供一种硬件结构简单而且传输速度快的可选模式串行端口接口整合输出系统，用户可选3线式或4线式串行端口接口模块允许对许多内部参数进行程序设计和回读，且拥有先进的低杂散与失真设计技术，从基带到高中频的宽带信号可以实现高质量合成，并支持多主控，其中任何能够进行发送和接收的设备都可以成为主总线，一个主控能够控制信号的传输和时钟频率，而其中的可选模式可选择每次操作几个字段，让系统设计更加灵活。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明可选模式串行端口接口整合输出系统的结构示意图；
图2为本发明串行端口接口封包数据时序示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明可选模式串行端口接口整合输出系统实施例中，其可选模式串行端口接口整合输出系统的结构示意图如图1所示。图中，该可选模式串行端口接口整合输出系统，该系统包括寄存模块1、串行端口接口模块2、处理模块3、转换输出模块4、数模转换模块5和数据控制模块6。
本实施例中，寄存模块1，存取初始化数据D0和第一数据D1；串行端口接口模块2电性连接寄存模块1，并读取初始化数据D0；处理模块3为JESD 204 B IP内核，接收并运算第一数据D1，以生成第二数据D2；转换输出模块4电性连接所述处理模块3，生成并配置互联网协议地址，且依据第二数据D2与互连网协议地址，并生成封包，其中所述封包包括可选模式指令字段；数模转换模块5为AD9516数模转换器，分别电性连接串行端口接口模块2和转换输出模块4，经由串行端口接口模块2读取初始化数据D0进行初始化操作后，接收封包转换为模拟量，并传送至互联网协议地址；数据控制模块6分别电性连接寄存模块1与所述处理模块3，并通过寄存模块1传送第一数据D1至处理模块3。
其中由处理模块3所生成的第二数据D2和转换输出模块4所生成的封包存取于相同互连网协议地址，且封包包括指令字段和数据字段，并以指令字段作为起始点，因此转换输出模块4是依据指令字段和数据字段的时序生成封包，而串行端口接口模块2便可依据指令字段传送命令至数模转换模块5。
本实施例中，首先串行端口接口模块2通过寄存模块1接收初始化数据D0并传送至所述数模转换模块5进行初始化设定其定义如下表1，经由数据控制模块6通过寄存模块1传送第一数据D1至处理模块3进行处理后，生成第二数据D2，而转换输出模块4生成并配置互联网协议地址后，并依据第二数据D2与互连网协议地址生成封包，其中所述封包数据包括可选模式指令字段，而其指令字段为W1和W0定义如下表2，依据表中定义选择每次操作几个字段，最后经由串行端口接口模块2依据指令字段传送命令至数模转换模块5并其将配置成四线主接口协议来控制三个独立的串行端口接口，其串行端口接口封包时序示意图如图2所示。图中，接收寄存的宽度配置在三十二位，其中包括前十六位为所述指令字段以及后十六位为所述数据字段。
Figure 112203DEST_PATH_IMAGE001
表1
Figure 100888DEST_PATH_IMAGE002
表2
通过本发明提供一种硬件结构简单而且传输速度快的可选模式串行端口接口整合输出系统，用户可选3线式或4线式串行端口接口模块允许对许多内部参数进行程序设计和回读，且拥有先进的低杂散与失真设计技术，从基带到高中频的宽带信号可以实现高质量合成，并支持多主控，其中任何能够进行发送和接收的设备都可以成为主总线，一个主控能够控制信号的传输和时钟频率，而其中的可选模式可选择每次操作几个字段，让系统设计更加灵活。
以上所述仅为本发明的较佳实施例而已，并不限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种可选模式串行端口接口整合输出系统，其特征在于，包括：寄存模块，存取初始化数据和第一数据；串行端口接口模块，电性连接所述寄存模块，并读取所述初始化数据；处理模块，接收并运算所述第一数据，以生成第二数据；转换输出模块，电性连接所述处理模块，生成并配置互联网协议地址，且依据所述第二数据与所述互连网协议地址，并生成封包，其中所述封包包括可选模式指令字段；以及数模转换模块，分别电性连接所述串行端口接口模块和所述转换输出模块，经由所述串行端口接口模块读取所述初始化数据进行初始化操作后，接收所述封包转换为模拟量，并传送至所述互联网协议地址。
2.根据权利要求1所述的系统，其特征在于，所述系统更进一步包括：数据控制模块，分别电性连接所述寄存模块与所述处理模块，并通过所数据控制模块传送所述第一数据至所述处理模块。
3.根据权利要求1所述的系统，其特征在于，其中所述第二数据和所述封包存取于相同所述互连网协议地址。
4.根据权利要求1所述的系统，其特征在于，其中所述封包包括指令字段和数据字段，并以所述指令字段作为起始点。
5.根据权利要求4所述的系统，其特征在于，其中所述转换输出模块依据所述指令字段和所述数据字段的时序生成所述封包。
6.根据权利要求4所述的系统，其特征在于，其中所述串行端口接口模块依据所述指令字段传送命令至所述数模转换模块。
7.根据权利要求1所述的系统，其特征在于，其中所述可选模式指令字段是选择每次操作几个字段。
8.根据权利要求1所述的系统，其特征在于，其中所述处理模块为JESD 204 B IP内核。
9.根据权利要求1所述的系统，其特征在于，其中所述数模转换模块为AD9516数模转换器。
CN201911121254.8A 2019-11-15 2019-11-15 可选模式串行端口接口整合输出系统 Pending CN110865949A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911121254.8A CN110865949A (zh) 2019-11-15 2019-11-15 可选模式串行端口接口整合输出系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911121254.8A CN110865949A (zh) 2019-11-15 2019-11-15 可选模式串行端口接口整合输出系统

Publications (1)

Publication Number Publication Date
CN110865949A true CN110865949A (zh) 2020-03-06

Family

ID=69654537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911121254.8A Pending CN110865949A (zh) 2019-11-15 2019-11-15 可选模式串行端口接口整合输出系统

Country Status (1)

Country Link
CN (1) CN110865949A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886658A (en) * 1997-05-15 1999-03-23 Crystal Semiconductor Corporation Serial port interface system and method for an analog-to-digital converter
US20070162679A1 (en) * 2005-07-13 2007-07-12 Via Technologies, Inc. Bus device
CN101657971A (zh) * 2007-04-12 2010-02-24 密克罗奇普技术公司 用于具有非易失性存储器的数字模拟信号转换器的读取及写入接口通信协议

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886658A (en) * 1997-05-15 1999-03-23 Crystal Semiconductor Corporation Serial port interface system and method for an analog-to-digital converter
US20070162679A1 (en) * 2005-07-13 2007-07-12 Via Technologies, Inc. Bus device
CN101657971A (zh) * 2007-04-12 2010-02-24 密克罗奇普技术公司 用于具有非易失性存储器的数字模拟信号转换器的读取及写入接口通信协议

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘少华: "基于FPGA 的宽带多通道信号发生器研制" *

Similar Documents

Publication Publication Date Title
US10642769B2 (en) Serial peripheral interface daisy chain mode system and apparatus
US4048673A (en) Cpu - i/o bus interface for a data processing system
JPH025665A (ja) アダプタ
JPH01241935A (ja) 同期フォーマッタ
US20090300254A1 (en) Method for Connecting a Flexray user having a Microcontroller to a Flexray Communications line Via a Flexray Communications Control Device, and Flexray Communications Control Device, Flexray User, and Flexray Communications System for Realizing this Method
CN108683536B (zh) 异步片上网络的可配置双模式融合通信方法及其接口
US4047246A (en) I/O bus transceiver for a data processing system
CN107562672A (zh) 一种提高矢量网络分析仪数据传输速率的系统及方法
US6535522B1 (en) Multiple protocol interface and method for use in a communications system
CN111444128A (zh) 一种支持多设备端数据读写总线及其数据读取、写入方法
US4047201A (en) I/O Bus transceiver for a data processing system
CN117056249B (zh) 一种mdio到ahb的转换方法、系统、设备及介质
CN110825684A (zh) 串行端口接口整合输出系统
CN110865949A (zh) 可选模式串行端口接口整合输出系统
KR100251712B1 (ko) 전전자교환기에서 엑스.25 프로토콜 통신을 위한 엑스.25망정합장치
US11789884B2 (en) Bus system and method for operating a bus system
CN113625617A (zh) 一种基于国产mcu芯片的gmac通道复用系统
CN105007151A (zh) 一种高低速总线通讯方法及装置
TWI727581B (zh) 資料傳輸系統
CN110445569B (zh) 一种具有定时与指令同步功能的集成系统
CN115202257B (zh) 一种lpc总线协议转换及设备并行控制装置及方法
CN105718401A (zh) 一种多路smii信号到一路mii信号的复用方法及系统
CN115033516B (zh) 一种基于多个单线spi接口实现多线spi接口传输的方法
CN115033517B (zh) 一种基于多个单线spi接口实现多线spi接口传输的装置
CN112783813B (zh) 可互联hart通信协议芯片及其使用方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination