CN110865519A - 光刻过程中晶圆对准的方法 - Google Patents

光刻过程中晶圆对准的方法 Download PDF

Info

Publication number
CN110865519A
CN110865519A CN201810985980.3A CN201810985980A CN110865519A CN 110865519 A CN110865519 A CN 110865519A CN 201810985980 A CN201810985980 A CN 201810985980A CN 110865519 A CN110865519 A CN 110865519A
Authority
CN
China
Prior art keywords
photoetching
photoetched
substrate
alignment
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810985980.3A
Other languages
English (en)
Other versions
CN110865519B (zh
Inventor
黄涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingneng Optoelectronics Co ltd
Original Assignee
Lattice Power Jiangxi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lattice Power Jiangxi Corp filed Critical Lattice Power Jiangxi Corp
Priority to CN201810985980.3A priority Critical patent/CN110865519B/zh
Publication of CN110865519A publication Critical patent/CN110865519A/zh
Application granted granted Critical
Publication of CN110865519B publication Critical patent/CN110865519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供了一种光刻过程中晶圆对准的方法，包括：预备由多片待光刻基底组成的光刻单元；将光刻单元中的第一片待光刻基底置于光刻板表面对位标记围成的范围内，对位标记中包括分布于一圆周上的至少3个标记点，且圆周的大小与晶圆片的大小匹配；根据第一片待光刻基底与光刻板之间的对准操作更新对位坐标值；对第一片待光刻基底进行第一道光刻工序；取出第一片待光刻基底，根据更新后的对位坐标值依次对光刻单元中的其他待光刻基底进行光刻。在以光刻单元为单位进行光刻的过程中，对第一片待光刻基底进行人工对准操作，将其置于对位标记围成的范围内，并根据对准操作对对位坐标值进行人工修正，大大降低了光刻图形发生偏离的概率，提高良率。

Description

光刻过程中晶圆对准的方法
技术领域
本发明涉及半导体技术领域，尤其是一种光刻过程中晶圆对准的方法。
背景技术
半导体器件的制造需要经过上百道工艺，光刻工艺作为图案化的主要工艺步骤，在半导体器件的制造过程中处于举足轻重的地位。随着半导体器件结构的日趋复杂，光刻工序越来越多，为了保证半导体器件的制备良率，光刻图形之间的相互对准显得尤为重要。
目前，在半导体及LED的接触式/接近式光刻工艺中，几乎都会用到包边工艺，即晶圆边缘数毫米范围不制作图形；且在芯片制程中的数道光刻工艺，一般都以首次光刻制作出的标记点(如图1所示)对准曝光。通常，首次光刻时晶圆与光刻板的相对位置通过初始坐标设定，但是，一旦首次光刻时晶圆与光刻板相互错位，即晶圆不在光刻板中心，如图2所示，会使首次与后续光刻中图像均不再晶圆中心，严重时甚至会使图形偏出晶圆，造成芯片失效、良率下降。
发明内容
为了克服以上不足，本发明提供了一种光刻过程中晶圆对准的方法，有效解决现有生产工艺中可能会出现的图形偏出晶圆的问题。
一种光刻过程中晶圆对准的方法，光刻工艺中包括多道光刻工序，所述方法中包括：
预备由多片待光刻基底组成的光刻单元；
将光刻单元中的第一片待光刻基底置于光刻板表面对位标记围成的范围内，所述对位标记中包括分布于一圆周上的至少3个标记点，且圆周的大小与晶圆片的大小匹配；
根据第一片待光刻基底与光刻板之间的对准操作更新对位坐标值；
对第一片待光刻基底进行第一道光刻工序；
取出第一片待光刻基底，根据更新后的对位坐标值依次对光刻单元中的其他待光刻基底进行光刻。
进一步优选地，光刻板中，标记点围成的圆周的半径大于晶圆片的半径1-2mm，且小于晶圆片周边包边的距离。
在本发明提供的光刻过程中晶圆对准的方法中，预先在光刻板中制作对位标记，在以光刻单元为单位进行光刻的过程中，对第一片待光刻基底进行人工对准操作，将其置于对位标记围成的范围内，使第一片待光刻基底最大程度的置于光刻板的中心，并根据对准操作对对位坐标值进行人工修正，自动完成后续其他待光刻基底的光刻，降低光刻图形发生偏离的概率，提高良率。
附图说明
图1为现有技术中第一道光刻的光刻板示意图；
图2为现有技术中首次光刻时晶圆与光刻板出现相互错位示意图；
图3为本发明中光刻板示意图；
图4为本发明中光刻板和待光刻基底对准示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
我们知道，在芯片制程中的，一般以首次光刻制作出的标记点对准曝光，而首次光刻时待光刻基底与光刻板的相对位置通过初始的对位坐标值确定，若初始的对位坐标值出现偏差，导致首次光刻时待光刻基底与光刻板出现错位，很可能会使得首次与后续所有光刻中的图形均不在待光刻基底中心，严重时甚至会偏出待光刻基底。基于此，本发明提供一种光刻过程中晶圆对准的方法，对首次光刻工艺进行精确，以提升芯片的良率。
具体来说，在该方法中包括：预备由多片待光刻基底组成的光刻单元；将光刻单元中的第一片待光刻基底置于光刻板表面对位标记围成的范围内，对位标记中包括分布于一圆周上的至少3个标记点，且圆周的大小与晶圆片的大小匹配；根据第一片待光刻基底与光刻板之间的对准操作更新对位坐标值；对第一片待光刻基底进行第一道光刻工序；取出第一片待光刻基底，根据更新后的对位坐标值依次对光刻单元中的其他待光刻基底进行光刻，完成对一个光刻单元中待光刻基底的光刻操作，当要进行下一个光刻单元的光刻操作时，重复以上过程即可。光刻板中，标记点围成的圆周的半径大于晶圆片的半径1-2mm(毫米)，且小于晶圆片周边包边(待光刻基底边缘不制作图形的范围)的距离。
在一实例中，如图3所示，光刻板中除了包括现有的对位标记，同时包括分布于在一个圆周上的3个标记点，在光刻过程中，将待光刻基底2置于标记点围成的范围内，如图4所示，待光刻基底2与标记点围成的圆周有一定间距，便于人工观察对准。在对准的过程中，通过人工查看待光刻基底与标记点相对位置的方法进行判断，期间，通过调节待光刻基底对位坐标值的方法实现待光刻基底与对位标记的精确对准，以更新对位坐标值。对于一个光刻单元(如一个花篮中包括的25片硅基底)来说，只需人工对准第一片待光刻基底即可完成整个光刻单元中待光刻基底的光刻操作，大大提高了芯片的良率。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.一种光刻过程中晶圆对准的方法，其特征在于，光刻工艺中包括多道光刻工序，所述方法中包括：
预备由多片待光刻基底组成的光刻单元；
将光刻单元中的第一片待光刻基底置于光刻板表面对位标记围成的范围内，所述对位标记中包括分布于一圆周上的至少3个标记点，且圆周的大小与晶圆片的大小匹配；
根据第一片待光刻基底与光刻板之间的对准操作更新对位坐标值；
对第一片待光刻基底进行第一道光刻工序；
取出第一片待光刻基底，根据更新后的对位坐标值依次对光刻单元中的其他待光刻基底进行光刻。
2.如权利要求1所述的方法，其特征在于，光刻板中，标记点围成的圆周的半径大于晶圆片的半径1-2mm，且小于晶圆片周边包边的距离。
CN201810985980.3A 2018-08-28 2018-08-28 光刻过程中晶圆对准的方法 Active CN110865519B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810985980.3A CN110865519B (zh) 2018-08-28 2018-08-28 光刻过程中晶圆对准的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810985980.3A CN110865519B (zh) 2018-08-28 2018-08-28 光刻过程中晶圆对准的方法

Publications (2)

Publication Number Publication Date
CN110865519A true CN110865519A (zh) 2020-03-06
CN110865519B CN110865519B (zh) 2022-07-12

Family

ID=69651638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810985980.3A Active CN110865519B (zh) 2018-08-28 2018-08-28 光刻过程中晶圆对准的方法

Country Status (1)

Country Link
CN (1) CN110865519B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010767A (ko) * 2000-07-31 2002-02-06 윤종용 노광 공정에서 웨이퍼 정렬 방법
JP2002072447A (ja) * 2000-09-05 2002-03-12 Sanyo Electric Co Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010767A (ko) * 2000-07-31 2002-02-06 윤종용 노광 공정에서 웨이퍼 정렬 방법
JP2002072447A (ja) * 2000-09-05 2002-03-12 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN110865519B (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
WO2002007211A2 (en) Multi-layer registration control for photolithography processes
TWI502676B (zh) 具預對準圖案的半導體晶圓和預對準半導體晶圓的方法
CN110865519B (zh) 光刻过程中晶圆对准的方法
US20050026385A1 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
US6342426B1 (en) Method for protecting stepper alignment marks
TWI380139B (en) Method for wafer alignment
KR100724579B1 (ko) 웨이퍼 프리 얼라인먼트 유니트를 갖는 노광설비 및 이를이용한 웨이퍼 프리 얼라인먼트 방법
JP2022101596A (ja) 積層基板の製造方法および製造装置
US6686214B2 (en) Method of aligning a photolithographic mask to a crystal plane
US20130252428A1 (en) Photo-etching and Exposing System
US6545369B1 (en) Overlay error reduction by minimization of unpatterned wafer area
US20120202142A1 (en) Manufacturing method of exposure mask, shipment judgment method and manufacturing method of semiconductor device using exposure mask
CN109765764B (zh) 芯片返工时图形套刻方法
CN114518693B (zh) 套刻误差补偿方法及光刻曝光方法
KR100722136B1 (ko) 웨이퍼 정렬방법
CN110865520B (zh) 光刻方法
US7390722B1 (en) System and method for using an oxidation process to create a stepper alignment structure on semiconductor wafers
KR0164067B1 (ko) 반도체 소자 제조방법
KR20070077575A (ko) 스크라이브 래인 내의 키 배치 방법
US6770138B2 (en) Pattern for monitoring epitaxial layer washout
KR20010045203A (ko) 레티클 및 이를 이용한 반도체 소자의 제조방법
CN115509098A (zh) 对准方法、掩模对准标记组合及掩模版
KR20020046038A (ko) 반도체 웨이퍼 정렬방법
JPH05323575A (ja) 露光用マスクとこれを用いた半導体装置の製造方法
US20010044058A1 (en) Method of checking pattern measurement and image recognition assisting pattern

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 330096 No. 699, Aixi Hubei Road, Nanchang High-tech Development Zone, Jiangxi Province

Patentee after: Jingneng optoelectronics Co.,Ltd.

Address before: 330096 No. 699, Aixi Hubei Road, Nanchang High-tech Development Zone, Jiangxi Province

Patentee before: LATTICE POWER (JIANGXI) Corp.

CP01 Change in the name or title of a patent holder