KR20020046038A - 반도체 웨이퍼 정렬방법 - Google Patents
반도체 웨이퍼 정렬방법 Download PDFInfo
- Publication number
- KR20020046038A KR20020046038A KR1020000075529A KR20000075529A KR20020046038A KR 20020046038 A KR20020046038 A KR 20020046038A KR 1020000075529 A KR1020000075529 A KR 1020000075529A KR 20000075529 A KR20000075529 A KR 20000075529A KR 20020046038 A KR20020046038 A KR 20020046038A
- Authority
- KR
- South Korea
- Prior art keywords
- alignment
- semiconductor wafer
- mark
- marks
- bidirectional
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 웨이퍼 정렬방법에 관한 것으로서, 스크라이브 라인상에 적당한 크기의 X/Y 양방향 정렬마크를 형성하여 웨이퍼 정렬에 사용하도록 하였으므로, 정렬마크의 손상이나 유실이 방지되고 양방향 정렬을 동시에 진행할 수 있어 정렬시간이 단축되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체 웨이퍼 정렬방법에 관한 것으로서, 특히 웨이퍼의 스크라이브 라인에 X/Y 양방향 정렬마크를 형성하여 웨이퍼정렬시간을 단축시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체 웨이퍼 정렬방법에 관한 것이다.
일반적으로 고집적 반도체소자는 다수개의 노광 마스크가 중첩 사용되는 복잡한 공정을 거치게 되며, 단계별로 사용되는 노광 마스크들 간의 정렬은 특정 형상의 마크를 기준으로 이루어진다.
상기 마크를 정렬 키(alignment key) 혹은 정렬마크라 하며, 다른 마스크들간의 정렬(layer to layer alignment)이나, 하나의 마스크에 대한 다이간의 정렬에 사용된다.
반도체소자의 제조 공정에 사용되는 스탭 앤 리비트(step and repeat) 방식의 노광 장비인 스테퍼(steper)는 스테이지가 X-Y 방향으로 움직이며 반복적으로 이동 정렬하여 노광하는 장치이다. 상기 스테이지는 정렬마크를 기준으로 자동 또는 수동으로 웨이퍼의 정렬이 이루어지며, 스테이지는 기계적으로 동작되므로 반복되는 공정시 정렬 오차가 발생되고, 정렬오차가 허용 범위를 초과하면 소자의 불량이 발생된다.
도 1a 및 도 1b는 종래 기술의 일실시예에 따른 X축 및 Y축 정렬마크(10),(12)의 레이아웃도로서, 스크라이브 라인에 형성되는 웨이퍼 정렬마크이다.
상기의 웨이퍼 정렬마크(10),(12)는 X축 마크와 Y축 마크가 일정한 거리를 가지고 따로 형성되어있어 웨이퍼 정렬 공정시 X축 정렬 보정후에 Y축 정렬 보정을 실시하게 되어 정렬 공정에 많은 시간이 필요하게 되어 노광 공정의 수율을 떨어뜨리는 문제점이 있다.
도 2은 종래 기술의 다른 실시예에 따른 X/Y 양방향 정렬마크의 레이아웃도로서, 웨이퍼 외곽의 마크지역에 형성한다. 상기 마크 지역은 셀들이 형성되지 않고 마크만 형성되는 부분이다.
상기의 X/Y 양방향 정렬마크(14)는 웨이퍼의 외곽에 형성되므로 화학기계연마(chemical-mechanical polishing; 이하 CMP라 칭함) 공정등과 같이 웨이퍼의 표면에 변형을 줄수 있는 공정을 거치게 되면, 웨이퍼의 외곽에 형성된 정렬마크(14)가 변형 요인에 의해 쉽게 변형되어 마크로서의 기능이 어려워지는 문제점이 있다.
상기와 같은 종래 기술에 따른 반도체 웨이퍼 정렬방법은 스크라이브 라인상에 X축 마크와 Y축 마크를 형성하는 경우에는 웨이퍼 정렬공정시간이 길어져 수율이 떨어지고, 웨이퍼 외곽에 X/Y 양방향 정렬마크를 형성하는 경우에는 정렬마크의 손상에 의해 정렬 공정 정확도가 떨어지는 다른 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 스크라이브 라인상에 X/Y 양방향 정렬마크를 형성하여 정렬 공정의 시간이 줄어들고, 정렬마크 유실에 의한 정확도 저하를 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체 웨이퍼 정렬방법을 제공함에 있다.
도 1a 및 도 1b는 종래 기술에 따른 X축 및 Y축 정렬마크의 레이아웃도.
도 2는 종래기술에 따른 X/Y 양방향 정렬마크의 레이아웃도.
도 3은 본 발명에 따른 X/Y 양방향 정렬마크의 레이아웃도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : X축 방향 정렬마크 12 : Y축 방향 정렬마크
14,20 : X/Y 양방향 정렬마크
상기 목적을 달성하기 위한 본 발명에 따른 반도체 웨이퍼 정렬방법의 특징은,
정렬마크를 사용하는 반도체 웨이퍼 정렬방법에 있어서,
반도체 웨이퍼의 스크라이브 라인상에 X/Y 양방향 정렬마크를 형성하여 웨이퍼 정렬에 사용함에 있다.
또한 상기 X/Y 양방향 정렬마크가 사각 형상의 마크들이 적어도 3개가 X축 방향으로 배열되어 있으며, Y축 방향으로도 적어도 3개의 사각 마크가 배열되어있는 것이거나, 적어도 3개의 수평라인패턴과, 인접한 적어도 3개의 수직라인패턴으로 구성되는 것을 다른 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 웨이퍼 정렬방법에 대하여 상세히 설명을 하기로 한다.
도 3은 본 발명의 일실시예에 따른 반도체 웨이퍼 정렬마크의 레이아웃도로서, 스크라이브 라인에 X/Y 양방향 정렬마크(20)를 형성한 예로서, 사각마크들이 Xcnr 방향으로 3개 이상 형성되어있으며, Y축 방향으로도 3개 이상이 연속적으로 형성되어있어 X축 및 Y축 웨이퍼 정렬을 동시에 진행 할 수 있다.
즉 본 발명에 따른 X/Y 양방향 정렬마크(20)는 스크라이브 라인상에 크기가 적당하게 형성하여, 인접한 셀 패턴들에 의해 CMP 등의 공정에서 정렬마크가 유실되거나 손상되는 것을 방지할 수 있고, X축과 Y축 방향 정렬을 동시에 진행할 수 있다.
본 발명의 다른 실시예로서, 도 2의 X/Y 양방향 정렬마크를 스크라이브 라인상에 적당한 크기로 형성하는 것이다.
즉 수평방향의 라인 패턴들이 3개 이상 배치되어 있고, 상기 수평 라인패턴들과 접하여 수직 방향 라인패턴들이 3개 이상 배치되어있다.
상기한 바와 같이 본 발명에 따른 반도체 웨이퍼 정렬방법은 스크라이브 라인상에 적당한 크기의 X/Y 양방향 정렬마크를 형성하여 웨이퍼 정렬에 사용하도록 하였으므로, 정렬마크의 손상이나 유실이 방지되고 양방향 정렬을 동시에 진행할 수 있어 정렬시간이 단축되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는이점이 있다.
Claims (3)
- 정렬마크를 사용하는 반도체 웨이퍼 정렬방법에 있어서,반도체 웨이퍼의 스크라이브 라인상에 X/Y 양방향 정렬마크를 형성하여 웨이퍼 정렬에 사용하는 것을 특징으로하는 반도체 웨이퍼 정렬방법.
- 제 1 항에 있어서,상기 X/Y 양방향 정렬마크가 사각 형상의 마크들이 적어도 3개가 X축 방향으로 배열되어 있으며, Y축 방향으로도 적어도 3개의 사각 마크가 배열되어있는 것을 특징으로하는 반도체 웨이퍼 정렬방법.
- 제 1 항에 있어서,상기 X/Y 양방향 정렬마크가 적어도 3개의 수평라인패턴과, 인접한 적어도 3개의 수직라인패턴으로 구성되는 것을 특징으로하는 반도체 웨이퍼 정렬방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000075529A KR20020046038A (ko) | 2000-12-12 | 2000-12-12 | 반도체 웨이퍼 정렬방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000075529A KR20020046038A (ko) | 2000-12-12 | 2000-12-12 | 반도체 웨이퍼 정렬방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020046038A true KR20020046038A (ko) | 2002-06-20 |
Family
ID=27681135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000075529A KR20020046038A (ko) | 2000-12-12 | 2000-12-12 | 반도체 웨이퍼 정렬방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020046038A (ko) |
-
2000
- 2000-12-12 KR KR1020000075529A patent/KR20020046038A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5017514A (en) | Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern | |
| KR960014963B1 (ko) | 반도체 장치의 제조 방법 | |
| US4343878A (en) | System for providing photomask alignment keys in semiconductor integrated circuit processing | |
| US6342426B1 (en) | Method for protecting stepper alignment marks | |
| KR20020046038A (ko) | 반도체 웨이퍼 정렬방법 | |
| CN103376645A (zh) | 通用掩模版及其应用 | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| KR20060114846A (ko) | 초기 정렬 마크가 새겨진 웨이퍼 및 그 형성방법 | |
| CN110865519B (zh) | 光刻过程中晶圆对准的方法 | |
| US6139251A (en) | Stepper alignment method and apparatus | |
| CN115036251B (zh) | 扇出封装晶圆的对位方法及扇出封装晶圆 | |
| KR100234693B1 (ko) | 스테퍼장비의 웨이퍼 센터링장치 | |
| KR960014961B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100596280B1 (ko) | 오버레이 측정의 프리얼라인먼트 간소화 장치 및 방법 | |
| KR100626742B1 (ko) | 반도체소자의 제조방법 | |
| KR20070001441A (ko) | 레티클 및 그 제조 방법 | |
| TW577139B (en) | Method of using one lithography step to form alignment mark and shallow trench | |
| KR0119786Y1 (ko) | 노광용 패턴 정열장치 | |
| JPS59161033A (ja) | フオトマスク | |
| KR100605786B1 (ko) | 반도체소자의 노광방법 | |
| KR20030002278A (ko) | 반도체소자의 중첩도 측정마크 | |
| KR100259583B1 (ko) | 웨이퍼의 노광시 다수개의 패턴층을 정렬하는 방법 | |
| KR20090122654A (ko) | 스크라이브 레인 형성방법 | |
| KR20010009722A (ko) | 웨이퍼 패턴 구조 | |
| KR19980022232A (ko) | 정렬키를 갖는 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |