KR100722136B1 - 웨이퍼 정렬방법 - Google Patents

웨이퍼 정렬방법 Download PDF

Info

Publication number
KR100722136B1
KR100722136B1 KR1020010035904A KR20010035904A KR100722136B1 KR 100722136 B1 KR100722136 B1 KR 100722136B1 KR 1020010035904 A KR1020010035904 A KR 1020010035904A KR 20010035904 A KR20010035904 A KR 20010035904A KR 100722136 B1 KR100722136 B1 KR 100722136B1
Authority
KR
South Korea
Prior art keywords
wafer
alignment
vertices
moving
exposure
Prior art date
Application number
KR1020010035904A
Other languages
English (en)
Other versions
KR20030000227A (ko
Inventor
강경호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020010035904A priority Critical patent/KR100722136B1/ko
Publication of KR20030000227A publication Critical patent/KR20030000227A/ko
Application granted granted Critical
Publication of KR100722136B1 publication Critical patent/KR100722136B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

노광 공정을 위해 패턴에 대해 웨이퍼를 정렬하는 방법에 관한 것으로, 그 목적은 웨이퍼의 회전오차 양에 상관없이 보정하고, 이로써 웨이퍼 손실을 방지하는 것이다. 이를 위해 본 발명에서는 웨이퍼의 노치의 위치를 기준으로 웨이퍼를 정렬시키는 단계; 웨이퍼 상에 형성된 소자가 서로 맞닿아있는 꼭지점 중에서 웨이퍼 면상의 임의의 수직선에 최근접한 임의의 두 꼭지점을 선택하여 그 두 꼭지점의 수평축 좌표를 읽고 그 좌표값을 각각 x1 및 x2라 하는 단계; x1 및 x2 사이의 차를 계산한 다음, 그 차가 0 이 되도록 웨이퍼를 회전시킴으로써 웨이퍼의 회전오차를 보정하는 단계; 웨이퍼를 노광 스테이지로 이동시키는 단계; 노광 스테이지에 이동된 웨이퍼에서 정렬용 마크를 기준으로 웨이퍼를 정렬시키는 단계를 순차적으로 수행함으로써 웨이퍼를 정렬하는 것을 특징으로 한다.
정렬, 마크, 패턴

Description

웨이퍼 정렬방법 {Method of alignment of wafer}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 노광공정을 진행하기 위해 패턴에 대해서 웨이퍼를 정렬(alignment)하는 방법에 관한 것이다.
반도체 소자를 제조하기 위해서는 적층식으로 회로를 형성시켜 나가며 각 층마다 필요한 패턴을 형성시킨다. 즉, 패턴을 마스크로 하여 웨이퍼 상에서 도포, 노광, 현상 작업으로 이루어지는 사진식각공정(photolithography)을 거쳐 웨이퍼 상에 패턴을 형성하는 것이다.
사진식각공정에서는 웨이퍼와 패턴을 정확하게 겹치도록 정렬한 후에 노광 및 현상작업을 수행한다.
반도체 소자가 고집적화되어 갈수록 패턴의 선폭은 점점 더 가늘어지기 때문에 웨이퍼의 정렬시 발생하는 오차가 극미하다 하더라도 수율에는 치명적인 악영향을 미친다. 따라서, 노광 전에 패턴에 대해서 웨이퍼를 정확한 위치로 정렬시키는 것은 매우 중요하다.
종래에는 준비단계, 탐색단계, 미세조정단계의 3단계를 거쳐 웨이퍼의 정렬 을 수행하였다.
먼저, 준비단계에서는 웨이퍼의 외형만으로 정렬하는데, 웨이퍼의 노치(notch)의 위치를 기준으로 하여 웨이퍼 정렬을 1차로 수행한다.
다음, 1차 정렬이 완료된 웨이퍼를 노광 스테이지로 이동한 후, 웨이퍼에서 정렬용 마크의 위치를 기준으로 하여 웨이퍼를 정렬시킨다.
2차 정렬단계인 탐색단계에서는 정렬용 마크의 위치를 찾아내어 웨이퍼의 중심오차와 회전오차를 보정하고, 그 다음, 2차 정렬이 완료된 웨이퍼에 대해 전면(全面)의 마크의 위치를 읽고 웨이퍼의 정렬을 미세조정하여 극미한 양의 오차를 제거하는 3차 정렬을 수행한다.
상기한 종래의 3단계 정렬을 완료한 후 노광공정을 수행한다.
그러나, 상기한 종래의 웨이퍼 정렬방법에서는 웨이퍼의 회전오차를 보정하는 2차 정렬단계인 탐색단계를 노광장비에 웨이퍼를 장착한 이후에 수행하기 때문에 많은 양의 회전오차를 보정하는 것은 불가능하다. 만약, 웨이퍼의 외형은 동일하나 내부의 패턴이 회전되도록 위치되어 있다면 이를 보정하지 못하는 문제점이 있었다.
따라서, 웨이퍼의 회전오차가 큰 경우에는 탐색단계의 정렬을 수행하지 못하고 이후의 노광공정 역시 진행하지 못하며, 그 웨이퍼는 폐기처리되는 손실이 있는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 노 광 공정에서 패턴에 대해 웨이퍼를 정렬할 때 웨이퍼의 회전오차를 회전된 양에 상관없이 보정할 수 있는 방법을 제공하는 데 있다.
본 발명의 다른 목적은 웨이퍼 정렬시 웨이퍼의 회전오차를 감지하고 이를 보정함으로써 웨이퍼 손실을 방지하는 데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼 정렬방법에서는 웨이퍼를 노광 스테이지로 이동시키기 전에, 웨이퍼 상에 형성된 패턴에서 소자가 서로 맞닿아 있는 꼭지점 중에서 웨이퍼 면상의 임의의 수직선에 최근접한 임의의 두 꼭지점을 선택하여 두 꼭지점의 수평축 좌표를 읽고, 그 두 값 사이의 차가 0 이 되도록 웨이퍼를 회전시킴으로써 웨이퍼의 회전오차를 보정한 다음, 노광 스테이지에서 계속적으로 웨이퍼를 정렬하는 것을 특징으로 한다.
이 때, 정렬의 준비단계로서, 웨이퍼 노치의 위치를 기준으로 하여 웨이퍼를 이동시키는 1차 정렬단계를 수행한 후, 웨이퍼 상에 형성된 소자가 서로 맞닿아있는 두 꼭지점의 수평축 좌표를 읽는 것이 바람직하다.
또한, 웨이퍼를 노광 스테이지로 이동시킨 이후에는 웨이퍼에서 정렬용 마크를 읽은 다음, 읽은 정렬용 마크가 기준으로 정해놓은 위치에 오도록 웨이퍼를 이동시킴으로써 웨이퍼의 중심과 회전오차를 보정하는 것이 바람직하다.
이하, 본 발명에 따른 웨이퍼 정렬방법에 대해 상세히 설명한다.
노광 전에 패턴에 대해서 웨이퍼를 정확한 위치로 정렬시키기 위해, 본 발명에서는 준비단계, 패턴단계, 탐색단계, 미세조정단계로 이루어지는 4단계의 정렬단 계를 통해 웨이퍼를 정렬시킨다.
먼저, 1차 정렬단계인 준비단계에서는 웨이퍼의 외형만으로 웨이퍼를 정렬시킨다. 즉, 웨이퍼 노치의 위치를 읽고, 이 때 읽은 노치가 기준으로 정해놓은 노치 위치에 오도록 웨이퍼를 이동시킨다.
다음, 1차 정렬이 완료된 웨이퍼에 대해 2차 정렬단계인 패턴단계를 수행한다. 웨이퍼 상에는 패턴, 즉 소자가 연속적으로 형성되어 있는데, 이 때 소자가 서로 맞닿아있는 꼭지점 중에서 웨이퍼 면상의 임의의 수직선에 최근접한 임의의 두 꼭지점을 선택하고, 그 두 꼭지점을 기준으로 하여 웨이퍼를 정렬시킨다. 즉, 그 두 꼭지점의 수평축 좌표를 읽고 그 좌표값을 각각 x1 및 x2라 하고, x1과 x2 사이의 차를 계산한 다음, 그 차가 0 이 되도록 웨이퍼를 회전시킨다. 이로써 웨이퍼의 회전오차를 보정한다.
이러한 2차 정렬단계는 노광 스테이지로 옮기기 전에 수행하는 것이므로, 웨이퍼를 자유롭게 회전할 수 있어서 웨이퍼의 회전오차가 크다 하더라도 보정가능하다.
다음, 2차 정렬이 완료된 웨이퍼를 노광 스테이지로 이동시킨다.
다음, 노광 스테이지에 이동된 웨이퍼에 대해 3차 정렬단계인 탐색단계를 수행한다. 즉, 웨이퍼에서 최소한 하나 이상의 정렬용 마크의 위치를 찾아내고, 이 때 찾은 마크가 기준으로 정해놓은 위치에 오도록 웨이퍼를 이동시킨다. 이로써, 웨이퍼의 중심과 미세한 회전오차를 보정한다.
다음, 3차 정렬이 완료된 웨이퍼에 대해 더욱 정밀하게 위치를 정렬하는 4차 정렬단계인 미세조정단계를 수행한다. 즉, 웨이퍼의 전면에 형성된 모든 정렬용 마크의 위치를 읽고, 이 때 읽은 모든 정렬용 마크가 기준으로 정해놓은 각각의 마크 위치에 오도록 웨이퍼를 이동시킨다. 이로써 웨이퍼 위치의 미세한 오차를 보정한다.
상기한 바와 같은 4단계로 이루어진 본 발명의 웨이퍼 정렬방법을 수행한 이후에 노광공정을 진행한다.
상기한 바와 같이 본 발명에 따른 웨이퍼 정렬방법에서는 웨이퍼 상에 형성된 소자들이 서로 맞닿아 있는 꼭지점을 기준으로 하여 노광 스테이지에 웨이퍼를 이동시키기 전에 웨이퍼의 위치를 정렬시키기 때문에, 회전오차가 큰 경우에도 보정이 가능한 효과가 있다.
또한, 회전오차가 큰 경우에도 이를 보정하고 웨이퍼를 정렬하여 노광공정을 진행하기 때문에 회전오차가 큰 경우 이를 보정하지 못하고 노광공정을 진행하지 못했던 종래에 비해 웨이퍼 손실이 적어지며, 이로 인해 생산성이 향상되는 효과가 있다.

Claims (2)

  1. 노광을 위해 패턴에 대해 웨이퍼를 정렬하는 방법에 있어서,
    웨이퍼의 노치(notch)의 위치를 읽고, 상기 읽은 노치가 기준으로 정해놓은 노치 위치에 오도록 웨이퍼를 이동시키는 1차 정렬단계;
    상기 1차 정렬이 완료된 웨이퍼에서 웨이퍼 상에 형성된 소자가 서로 맞닿아있는 꼭지점 중에서 웨이퍼 면상의 임의의 수직선에 최근접한 임의의 두 꼭지점을 선택하여 상기 두 꼭지점의 수평축 좌표를 읽고 그 좌표값을 각각 x1 및 x2라 하는 단계;
    상기 x1 및 x2 사이의 차를 계산한 다음, 상기 차가 0 이 되도록 웨이퍼를 회전시킴으로써 웨이퍼의 회전오차를 보정하는 2차 정렬단계;
    상기 2차 정렬이 완료된 웨이퍼를 노광 스테이지로 이동시키는 단계;
    상기 노광 스테이지에 이동된 웨이퍼에서 정렬용 마크를 읽고, 상기 읽은 정렬용 마크가 기준으로 정해놓은 위치에 오도록 웨이퍼를 이동시킴으로써 웨이퍼의 중심과 회전오차를 보정하는 3차 정렬단계;
    를 포함하여 이루어지며,
    상기 3차 정렬단계 이후에 웨이퍼에 노광공정을 수행하는 웨이퍼 정렬 방법.
  2. 제 1 항에 있어서,
    상기 3차 정렬단계는,
    상기 노광 스테이지에 이동된 웨이퍼에서 최소한 하나 이상의 정렬용 마크를 찾고, 상기 찾은 정렬용 마크가 기준으로 정해놓은 위치에 오도록 웨이퍼를 이동시킴으로써 웨이퍼의 중심과 미세한 회전오차를 보정하는 1단계; 및
    상기 1단계가 완료된 웨이퍼의 전면(全面)에서 모든 정렬용 마크의 위치를 읽고, 상기 읽은 모든 마크가 기준으로 정해놓은 각각의 위치에 오도록 웨이퍼를 이동시킴으로써 웨이퍼 위치의 미세한 오차를 보정하는 2단계
    를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 정렬방법.
KR1020010035904A 2001-06-22 2001-06-22 웨이퍼 정렬방법 KR100722136B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010035904A KR100722136B1 (ko) 2001-06-22 2001-06-22 웨이퍼 정렬방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010035904A KR100722136B1 (ko) 2001-06-22 2001-06-22 웨이퍼 정렬방법

Publications (2)

Publication Number Publication Date
KR20030000227A KR20030000227A (ko) 2003-01-06
KR100722136B1 true KR100722136B1 (ko) 2007-05-25

Family

ID=27710693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010035904A KR100722136B1 (ko) 2001-06-22 2001-06-22 웨이퍼 정렬방법

Country Status (1)

Country Link
KR (1) KR100722136B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745776B1 (ko) * 2003-12-19 2007-08-02 엘지전자 주식회사 냉장고용 홈바도어장치
CN114361014B (zh) * 2021-12-06 2024-07-26 武汉新芯集成电路股份有限公司 晶圆键合方法及晶圆键合设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010092288A (ko) * 2000-03-14 2001-10-24 시마무라 테루오 위치맞춤방법, 노광방법, 노광장치 및 디바이스제조방법
KR100405398B1 (ko) * 1995-07-14 2004-03-30 가부시키가이샤 니콘 기판의위치결정방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405398B1 (ko) * 1995-07-14 2004-03-30 가부시키가이샤 니콘 기판의위치결정방법
KR20010092288A (ko) * 2000-03-14 2001-10-24 시마무라 테루오 위치맞춤방법, 노광방법, 노광장치 및 디바이스제조방법

Also Published As

Publication number Publication date
KR20030000227A (ko) 2003-01-06

Similar Documents

Publication Publication Date Title
JPH10274855A (ja) レチクルおよびそれによって転写されたパターンならびに補正方法
US20060192302A1 (en) Self-compensating mark design for stepper alignment
KR100194255B1 (ko) 레티클 패턴 위치 맞춤 방법
JPH1022190A (ja) 露光装置における位置合わせ誤差補正方法および該方法を用いた露光装置
US6950187B2 (en) Method for determining rotational error portion of total misalignment error in a stepper
US6127075A (en) Method for checking accuracy of a measuring instrument for overlay registration
KR100722136B1 (ko) 웨이퍼 정렬방법
JP2002134397A (ja) フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置
JP2003512740A (ja) レチクル、ウェーハ、及び、ステッパにおけるアラインメント誤差の決定方法
US6841451B2 (en) Method of fabricating semiconductor device having alignment mark
JP3350400B2 (ja) 投影露光装置
JPH07142326A (ja) マスク重ね合わせ方法
JPH11150054A (ja) ミックスアンドマッチ露光方法
US5856054A (en) Method of alignment in exposure step through array error and shot error determinations
JP2003512738A (ja) レチクル、ウェーハ、測定ステッパおよび予防保守方法
KR100316066B1 (ko) 반도체장치의 오버레이 파라미터 보정방법
US6457168B1 (en) Method for producing structures on the surface of a semiconductor wafer
CN114518693B (zh) 套刻误差补偿方法及光刻曝光方法
JP2003037038A (ja) 投影露光方法
CN114695087B (zh) 一种制造集成电路的方法和系统
JP2820081B2 (ja) アライメント方法
JP3013421B2 (ja) 縮小投影露光装置
US20050190349A1 (en) Method for determining rotational error portion of total misalignment error in a stepper
JPH0562874A (ja) 半導体装置の製造方法
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100422

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee