CN110858618A - 垂直磁化的磁穿隧接面单元的制作方法 - Google Patents

垂直磁化的磁穿隧接面单元的制作方法 Download PDF

Info

Publication number
CN110858618A
CN110858618A CN201910778309.6A CN201910778309A CN110858618A CN 110858618 A CN110858618 A CN 110858618A CN 201910778309 A CN201910778309 A CN 201910778309A CN 110858618 A CN110858618 A CN 110858618A
Authority
CN
China
Prior art keywords
layer
free layer
boron
free
iron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910778309.6A
Other languages
English (en)
Inventor
杰诺真
裘地玛丽艾维塔
童儒颖
刘焕龙
李元仁
朱健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110858618A publication Critical patent/CN110858618A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本公开提供一种垂直磁化的磁穿隧接面单元的制作方法，其中沉积上方层之前，对含硼自由层进行含钝气的等离子体处理，并进行自然氧化工艺以形成氧化硼。沉积金属层如镁于自由层上，以作为形成高介电常数增进层(其可增加自由层的垂直磁向异性)的第一步骤，或作为形成穿隧阻挡层于自由层上的第一步骤。进行一或多道退火步骤，以辅助由自由层分离氧化硼，进而增加自由层的磁矩。在沉积金属层之前，亦可采用氧化后等离子体处理以部分地移除与自由层上表面相邻的氧化硼。两种等离子体处理均采用低功率(小于50瓦)，最多移除厚的自由层。

Description

垂直磁化的磁穿隧接面单元的制作方法
技术领域
本发明实施例涉及含有自由层的垂直磁化的穿隧接面，其中自由层与穿隧阻挡层具有第一界面并与金属或金属氧化物的高介电常数增进层具有第二界面，其增加自由层中的垂直磁向异性与热稳定性，尤其涉及自含硼自由层分离与去除硼的方法，进而增加垂直磁向异性，且在一些例子中可增加磁阻率。
背景技术
垂直磁化的磁穿隧接面为埋置磁性随机存取存储器与独立的磁性随机存取存储器应用中的主要新兴技术。垂直磁化的磁穿隧接面的磁性随机存取存储器采用自旋扭矩写入存储器位元的技术，已公开于J.丝隆采乌斯基(J.Slonczewski)发表的磁性多层材料的电流驱动激励(Current driven excitation of magnetic multilayers,J.Magn.Magn.Mater.V 159,L1-L7(1996))，其为下个世代取代埋置快闪存储器与埋置快闪存储器(静态随机存取存储器)的非易失性存储器的有力后补。磁性随机存取存储器与自旋扭矩转换的磁性随机存取存储器，具有依据穿隧磁阻的垂直磁化的磁穿隧接面单元，其中层状物堆叠的设置中，两个铁磁层隔有薄绝缘穿隧阻挡层(如氧化镁)。铁磁层之一可称作钉扎层，其磁矩固定于面外方向如+z方向，且每一层的平面沿着x方向与y方向配置。第二铁磁层具有面外的磁化方向，其可自由旋转至+z轴方向(平行态)或-z轴方向(反平行态)。平行态与反平行态之间的电阻差异，表示为(Rap-Rp)/Rp，即所谓的磁阻比例。对垂直磁化的磁穿隧接面单元而言，大磁阻比例很重要(较佳高于100％)。磁阻比例与存储器位元所用的读取范围直接相关，或者决定平行态与反平行态(0或1位元)的区分难度。
垂直磁化的磁穿隧接面的关键需求为对400℃的热稳定性，其为制作埋置存储器装置的互补式金属氧化物半导体产品时的后段工艺的一般温度。一般趋势为导入与穿隧阻挡层/自由层的界面类似的第二金属氧化物/自由层界面，以增进自由层中的垂直磁向异性与高介电常数并改善热稳定性。热稳定性(Δ)为垂直向异性场的函数，如式(1)所示：
Figure BDA0002175774370000021
其中Ms为磁化饱和度，为垂直面的面外向异性场，V为自由层的体积，kB为波兹曼常数，而T为温度。
自由层的垂直向异性场如式(2)所示：
Figure BDA0002175774370000022
其中d为自由层厚度，Hk,χ,⊥为垂直方向中的结晶向异性场，且为自由层的上表面与下表面的表面垂直向异性。因此导入第二自由层与金属氧化物的界面可增加垂直磁向异性，其增进表面(界面)的垂直磁向异性成份。在小装置尺寸中维持数据时，较高的垂直磁向异性特别重要。
一般而言，富铁合金作为自由层，而氧化镁作为穿隧阻挡层与高介电常数增进层，以达层状物之间的晶格匹配。采用氧化镁层作为自旋滤除单元，可提供最佳的磁阻比例与优异的读取信号以用于装置。此外，硼通常包含于富铁合金如硼化钴铁中，可让沉积的非晶自由层在后续退火中结晶，以促进与氧化镁穿隧阻挡层的晶格匹配，并促进与高介电常数增进层的晶格匹配。不幸的是，自由层中存在的硼或降低磁矩(如磁化饱合度)并降低垂直磁向异性。虽然退火时可自硼化铁或硼化钴铁磁性元素分离一些硼，仍无法实施所需的磁化饱合度(如沉积的铁或钴铁层的磁化饱合度)。此外，含硼自由层的较低磁化饱和度在平行态切换至反平行态时有利于不一致的反转机制，反之亦然。这将降低切换所用的能量阻挡，导致热稳定性较低。
需要改良工艺以制作垂直磁化的磁穿隧接面中的自由层，以在退火步骤之后维持沉积无晶含硼自由层以得最佳晶格匹配的优点，而不会降低磁化饱合度而损害垂直磁向异性与热稳定性。
发明内容
本发明实施例的第一主题为提供形成含硼自由层于垂直磁化的磁穿隧接面中的方法，以最小化自由层中的磁性合金上的硼的磁化饱和度减少效应。
本发明实施例的第二主题为提供依据第一主题的方法，其不劣化其他垂直磁化的磁穿隧接面的磁性如磁阻比例。
在本发明一实施例中，沉积垂直磁化的磁穿隧接面堆叠的层状物，其中自由层形成于金属氧化物穿隧阻挡层与金属或金属氧化物的高介电常数增进层之间。垂直磁化的磁穿隧接面堆叠可具有底自旋阀设置，其中穿隧阻挡层位于自由层下；或者顶自旋阀设置，其中自由层位于穿隧阻挡层下。
自由层可为单层或多层结构，其中一或多层的每一层的组成可为氧化硼铁(FexCoyBz，其中x>y，y≥0，且x+y+z＝100原子％)。在其他实施例中，自由层中的一或多层的组成可为(FexCoyBz)wM100-w，其中合金中的磁性元素的x>50原子％，y≥0，M为一或多种磁性金属如镍或非磁性金属如钨或钼。此外，自由层厚度较佳为
Figure BDA0002175774370000031
至
Figure BDA0002175774370000032
以促进垂直磁化向异性。若自由层厚度大于
Figure BDA0002175774370000033
则倾向造成面内磁化。在所有实施例中，硼含量较佳为大到足以在沉积时提供非晶自由层，以达较佳的膜一致性(如平滑性)。非晶特性可让自由层在退火时结晶，以改善与穿隧阻挡层的晶格匹配，并改善与高介电常数增进层的晶格匹配。
本发明实施例的一关键为工艺程序，其可增加自自由层中的磁性元素分离硼，并由自由层移除硼含量的至少一部分。在一实施例中，对在钝气如氩气中对自由层进行低功率的等离子体处理(小于50瓦)。之后进行自然氧化工艺，其氧流速小于或等于1每分钟标准立方公分(sccm)且历时约1分钟，以氧化自由层中的硼原子的至少一部分。最终的氧化硼(如B2O3)的熔点为720K(447℃)，其低于硼的熔点(2360K)且预期为可在近似真空的低压环境下常温挥发。综上所述，低压下的氧化后等离子体处理可用于辅助移除氧化硼的工艺。一旦沉积所有的垂直磁化的磁穿隧接面层(包括上方的高介电常数增进层与视情况形成的最上侧硬遮罩)，即可在图案化垂直磁化的磁穿隧接面堆叠以形成垂直磁化的磁穿隧接面单元之前或之后进行退火步骤。在电型隔离相邻的垂直磁化的磁穿隧接面单元的密封工艺时可进行退火。可预期退火会进一步分离氧化后等离子体处理未移除的氧化硼。分离的氧化硼可与高介电常数增进层形成界面，并与穿隧阻挡层形成界面。
在底自旋阀的实施例中，在形成硬遮罩于自由层上之前，可沉积镁于氧化的自由层上。镁层可与来自氧化步骤的任何多余氧反应，使氧不会氧化自由层的磁性元素。此外，氧化镁层可有效地形成金属氧化物及/或自由层界面，并可作为高介电常数增进层。在顶自旋阀的实施例中，沉积于氧化的自由层上的镁层转变为穿隧阻挡层的一部分。在其他实施例中，可沉积镁以外的金属于氧化的自由层上。金属如钼、钨、钽、锆、铪、钛、锶、铌、或钒，比铁或钴易于氧化(因形成氧化物的自由能更负)，因此可更有效地吸收自由层中的多余氧并与多余氧反应。然而氧化的自由层上的一些金属如钨或钼可维持实质上未氧化态，且可在自由层界面提供相当大的界面垂直向异性，以增进自由层中的垂直磁向异性。
本发明一实施例提供的垂直磁化的磁穿隧接面单元的制作方法，包括：(a)提供多个层状物的垂直磁化的磁穿隧接面堆叠，且层状物具有最上侧的穿隧阻挡层；(b)沉积自由层于穿隧阻挡层上，其中自由层为含硼的单层，或具有至少一含硼的层状物的多层；(c)对自由层进行含钝气的第一等离子体处理；(d)进行自然氧化工艺，氧化自由层的至少一上侧部分中的硼以形成氧化硼，且自然氧化工艺具有氧气流；(e)沉积金属层于氧化的自由层上；以及(f)进行至少一退火步骤，以由自由层分离氧化硼。
本发明一实施例提供的垂直磁化的磁穿隧接面单元的制作方法，包括：(a)提供多个层状物的垂直磁化的磁穿隧接面堆叠，其具有最上侧的高介电常数增进层，以增加上方磁性层中的垂直磁向异性；(b)沉积自由层于高介电常数增进层上，其中自由层为含硼的单层，或具有至少一含硼的层状物的多层；(c)对自由层进行含钝气的第一等离子体处理；(d)进行自然氧化工艺，氧化自由层的至少一上侧部分中的硼以形成氧化硼，且自然氧化工艺具有氧气流；(e)沉积金属层于氧化的自由层上；以及(f)进行至少一退火步骤，以由自由层分离氧化硼。
附图说明
图1为本发明一实施例中，垂直磁化的磁穿隧接面单元的剖视图，其中底自旋阀设置中的自由层形成于穿隧阻挡层与高介电常数增进层之间。
图2为本发明另一实施例中，垂直磁化的磁穿隧接面单元的剖视图，其中顶自旋阀设置中的自由层形成于高介电常数增进层与穿隧阻挡层之间。
图3为本发明一实施例中，工艺的第一步骤的剖视图，其在氧化步骤前对部分形成的垂直磁化的磁穿隧接面堆叠中的自由层进行等离子体处理。
图4为本发明一实施例中，使图3中部分形成的垂直磁化的磁穿隧接面中的自由层氧化的剖视图。
图5为本发明另一实施例中，对部分形成的垂直磁化的磁穿隧接面堆叠中氧化的自由层进行等离子体处理的剖视图。
图6为本发明一实施例中，沉积金属如镁于图5中部分形成的垂直磁化的磁穿隧接面堆叠的氧化的自由层上之后的剖视图。
图7为本发明一实施例中，沉积底自旋阀设置的垂直磁化的磁穿隧接面堆叠中的所有层，且形成光刻胶图案于其上之后的剖视图。
图8为对图7中的层状物的垂直磁化的磁穿隧接面堆叠进行蚀刻工艺之后所形成的垂直磁化的磁穿隧接面单元的剖视图。
图9为对图8中的垂直磁化的磁穿隧接面单元进行密封工艺之后的剖视图。
图10为多个配置成行与列的阵列中且形成于顶电极与底电极之间的多个垂直磁化的磁穿隧接面单元的俯视图。
图11至15为本发明一实施例中，形成顶自旋阀的垂直磁化的磁穿隧接面堆叠的步骤的剖视图，其氧化含硼的自由层。
图16A与16B分别为氧化的硼化钴铁层与未氧化的硼化钴铁层的磁化饱合度对自由层厚度的附图。
图17A与17B分别为氧化铁层与未氧化铁层的磁化饱合度对自由层厚度的附图。
图18为Kerr信号对应磁场的附图，其为本发明实施例中具有氧化的硼化钴铁层的垂直磁化的磁穿隧接面堆叠，以及具有未氧化的硼化钴铁层的公知垂直磁化的磁穿隧接面堆叠的结果比较。
图19为多种形成多种金属氧化物所需的自由能。
附图标记如下：
b、w1 尺寸
c、w 关键尺寸
1、1a、1b、1c、1d、2 垂直磁化的磁穿隧接面单元
1s、19s 侧壁
10、10b 底电极
10t、13t、14t、16t、17t、20t 上表面
11 籽晶层
12 参考层
12m 参考层磁化
13 穿隧阻挡层
13m、17m 金属层
14、14x、14x1、14x2 自由层
14m 自由层磁化
16 硬遮罩
17 高介电常数增进层
18 介电底抗反射涂层或底抗反射涂层
19 光刻胶层
20 密封层
21a、21b 顶电极
30 氧化前等离子体处理
30-30 平面
31、34 自然氧化工艺
32 氧化后等离子体处理
40、41 界面
50 开口
70 虚线
71 实线
具体实施方式
本发明实施例为制作埋置存储器应用所用的垂直磁化的磁穿隧接面单元，其中自然氧化含硼自由层以选择性地氧化硼原子，接着可视情况进行氧化后等离子体处理以自自由层部分地或完全地分离氧化的硼原子，以及退火步骤。垂直磁化的磁穿隧接面可整合于磁性随机存取存储器、自旋转移扭矩磁性随机存取存储器、或另一自旋装置如自旋扭矩振荡器、磁感测器、或生物感测器。附图中只有一个垂直磁化的磁穿隧接面单元，但在制作存储器装置时通常有百万计的垂直磁化的磁穿隧接面单元排列成行成列(如阵列)于基板上。层状物的上表面定义为远离基板的表面，而下表面面向基板。界面为一层的下表面与另一层的相邻上表面所包含的边界区域。每一层的厚度沿着z轴方向，而平面(如上表面或下表面)沿着x轴与y轴的方向配置。用语“磁矩”与“磁化度”可交替使用。
在相关的美国专利US9425387中，高介电常数增进层可为氧化镁、氧化硼、或上述两者，而扩散阻挡层可避免非磁性金属自硬遮罩经高介电常数增进层迁移至自由层中。综上所述，因为自由层磁矩(磁化饱和度)未稀释，且维持自由层与高介电常数增进层的界面的界面垂直向异性，因此可改善垂直磁向异性。在相关的美国专利申请案15/933,479中，自由层所用的最佳化组成具有富铁部分(位于与穿隧阻挡层的界面以及与高介电常数增进层的界面)，以及硼化钴铁的中间部分，可同时达到对400℃的工艺温度的热稳定性、高于100％的磁阻比例、小于5Ω-m2的电阻-面积乘积、以及小于0.15V的切换电压(直流电)，特别是对关键尺寸小于60nm的垂直磁化的磁穿隧接面而言。目前发现如何促进由含硼自由层分离硼，特别是在底自旋阀设置中与高介电常数增进层相邻的上侧部分中，促进富铁含量亦增进磁性如磁化饱合度、垂直磁向异性、与热稳定性。
图1显示本发明第一实施例中，图案化的垂直磁化的磁穿隧接面单元1，其中视情况形成的籽晶层11、钉扎层如参考层12、穿隧阻挡层13、自由层14x2、高介电常数增进层17、与硬遮罩16依序形成于基板(如磁性随机存取存储器结构中的底电极10)的上表面10t上。在公知的光刻胶图案化与蚀刻程序时，可形成垂直磁化的磁穿隧接面单元上的侧壁1s，其中形成于硬遮罩的上表面16t上的光刻胶层(未图示)中的图案，可蚀刻转移穿过下方的层状物的垂直磁化的磁穿隧接面堆叠，如下所述。在此底自旋阀设置中，自由层磁化14m可相对于参考层磁化12m平行或反平行地自由旋转。在界面40与穿隧阻挡层产生的界面垂直向异性，与在界面41与高介电常数增进层产生的界面垂直向异性，有助于自由层中的垂直磁向异性。
在本发明另一实施例中，图2所示的垂直磁化的磁穿隧接面单元2为顶自旋阀设置，其中垂直磁化的磁穿隧接面层与图1类似，差别在其堆叠顺序不同。视情况形成的籽晶层11、高介电常数增进层17、自由层14x2、穿隧阻挡层13、参考层12、与硬掩膜层16依序形成于含有最上侧的底电极10的基板上。
本发明实施例包括的第一实施例与图3至10相关，其垂直磁化的磁穿隧接面具有底自旋阀设置。本发明实施例包括的第二实施例与图11至图15相关，其垂直磁化的磁穿隧接面具有顶自旋阀设置。
如图3所示，本发明实施例的关键在于制作含硼的自由层，之后可分离硼的氧化物，且较佳在形成上方层之前移除至少部分的硼的氧化物。层状物的垂直磁化的磁穿隧接面堆叠的制作方法，不限于自由层之上与之下的层状物所用的特定组成。举例来说，籽晶层11可包含镍铬、钽、钌、钛、氮化钽、铜、镁、通常用于促进上方层中的晶粒结构的平滑性与一致性的其他材料、或上述的多者。
参考层12可具有合成反平行设置如反平行层2/反铁磁耦合层/反平行层1，其中钌、铑、或铱组成的反铁磁耦合层，夹设于反平行层2的磁性层与反平行层1的磁性层之间(未图示)。反平行层2(外侧钉扎层)形成于图1中的籽晶层11上，或与图2中的硬遮罩16邻接。反平行层1为内侧钉扎层，且通常接触穿隧阻挡层。反平行层1与反平行层2的一或两者可包含钴铁、硼化钴铁、铁、钴、或上述的组合。在其他实施例中，反平行层1与反平行层2的一或两者可为具有本质上垂直磁向异性的层积堆叠，比如(钴/镍)n、(钴铁/镍)n、(钴/镍铁)n、(钴/铂)n、(钴/镍钴)n、(钴/钯)n、或类似物，其中n为层积数目。
穿隧阻挡层13较佳为金属氧化物如氧化镁、氧化钛、氧化铝钛、氧化镁锌、氧化铝、氧化锌、氧化锆、氧化铪、氧化镁钽、或一或多个上述金属氧化物的层积。较佳选用氧化镁作为穿隧阻挡层，因氧化镁可提供最高的磁阻比例。
自由层14可沉积为单层的含硼层，或者为多层且至少一层含硼。在自由层为单层的实施例中，自由层较佳富铁且具有组成FexCoyBz，其中x>y，y≥0，且x+y+z＝100原子％。在其他实失例中，自由层中可含一或多种额外元素，其组成为(FexCoyBz)wM100-w，其中磁性元素中的x≥50原子％，y≥0，且M为一或多种磁性金属如镍，或非磁性金属如钨、铬、镁、锆、铪、铌、钽、钛、锶、钒、或钼。
如相关的美国专利申请案15/933,479所述，当自由层14具有三层组成时，自由层设置较佳为硼化铁/硼化钴铁/铁，或硼化铁/硼化钴铁/硼化铁，且铁层或硼化铁层接触钨或钼的高介电常数增进层。硼化铁层接触穿隧阻挡层13的优点之一，为氧化镁/硼化铁的界面40增进的高介电常数，大于氧化镁/硼化钴铁的界面增进的高介电常数。然而单一自由层如硼化铁在达到高电阻比例时，无法同时增进高介电常数。因此在富铁的硼化钴铁中间层采用一定量的钴。由于钴对氧的亲和力低于铁对氧的亲和力，钴作为自由层的中间部分有利于阻挡氧自穿隧阻挡层迁移至自由层的中间部分两侧的铁层或硼化铁层，进而维持最终装置中与高介电常数增进层17的界面41所造成的垂直磁向异性。添加钴至中间层中的硼化铁合金，亦增进磁阻比例。接触高介电常数增进层的自由层部分为铁或富铁材料很重要，其可最小化或避免死区。当钴或钴合金如硼化钴铁与钨层、钼层、钼合金层、或钨合金层互混时，即产生无垂直磁向异性或小垂直磁向异性的死区。因此铁或富铁的硼化铁层基本上不会与钨、钼、或上述的合金互混，因此图1或图2中的界面41可提供最大的高介电常数值。值得注意的是，硼化铁/硼化铁钴/铁的三层结构中，铁接触高介电常数增进层可提供最高功效(如磁阻比例与高介电常数的乘积)。
依据本发明一实施例制作垂直磁化的磁穿隧接面的工艺流程，可依续形成前述的垂直磁化的磁穿隧接面层如籽晶层11至自由层14于基板(如底电极10)上，如图3所示。可进行氧化前等离子体处理30，其采用低射频功率(小于50瓦)与钝气流(氩气、氪气、氙气、或氖气)并历时一段时间(通常小于1分钟)。虽然不限于理论，但等离子体处理应可调整自由层的上表面14t如下述结果：(a)改善膜的一致性或平滑性；以及(b)通过调整自由层的表面化学，以更佳地控制后续步骤中的氧化。可在溅镀沉积工具中的腔室中进行第一等离子体处理(亦称作氧化前等离子体处理)。
如图4所示，本发明所有实施例的关键之一为自然氧化工艺31，其关于对自由层的上表面14t施加氧气流，其流速较佳为0.1sccm至1sccm，且历时约1秒至600秒(较佳小于或等于1分钟)。可在溅镀沉积工具中的氧化腔室中进行氧化。在一些实施例中，在氧化前等离子体处理30的相同腔室中进行自然氧化工艺，以改善产量。硼对氧的亲和力大于铁、钴、或镍，其可于自由层14x的至少上侧部分中氧化成氧化硼，端视自然氧化工艺时采用的氧气流的时间与用量而定。氧化量亦取决于自由层厚度(较佳为
Figure BDA0002175774370000101
至
Figure BDA0002175774370000102
)与自由层中的硼含量。因此自由层的厚度越大则硼含量越大，且形成的氧化硼可局限于自由层的上侧部分，特别是对较弱的自然氧化条件而言。
图5为本发明一实施例中，自然氧化工艺31之后的氧化后等离子体处理32。在在自然氧化工艺的相同氧化腔室中，进行氧化后等离子体处理以改善产量，且氧化后等离子体处理在钝气流中的射频功率小于50瓦并历时1秒至600秒。氧化后等离子体处理应可移除形成于自由层的上表面14t之中或与自由层的上表面14t相邻的氧化硼。上述步骤形成的自由层14x1的硼含量，低于原本沉积的自由层14中的硼含量。值得注意的是，氧化后等离子体处理包括部分真空，其辅助移除挥发性的氧化硼，并充份控制以由自由层的上表面移除最多
Figure BDA0002175774370000103
至
Figure BDA0002175774370000104
的的材料。在一些实施例中，只进行氧化前等离子体处理或只进行氧化后等离子体处理。但在其他实施例中，工艺程序中采用氧化前等离子体处理与氧化后等离子体处理搭配自然氧化工艺，其调整自由层组成。
如图6所示，本发明较佳实施例在自然氧化工艺31之后或氧化后等离子体处理32之后(若制作程序包含氧化后等离子体处理32)，可沉积金属层17m(较佳为镁)于自由层的上表面14t上。金属层的厚度较佳为
Figure BDA0002175774370000105
至
Figure BDA0002175774370000106
而形成金属层的氧化物的自由能比形成铁的氧化物的自由能更负，如图19所示的表。换言之，金属层有利于由自由层14x1分离未反应的氧，即可避免自由层的磁性元素产生不想要的氧化，以避免劣化自由层的垂直磁向异性。最终装置中的高介电常数增进层17可具有计量的氧化态，其基本不具有未氧化的金属原子；或者具有非计量的氧化态，其大量金属原子维持未氧化。在底自旋阀的实施例中，金属层转换成最终装置中的金属氧化物的高介电常数增进层17，以提供界面41处的界面磁向异性，如上所述。然而在形成图2中的实施例如顶自旋阀的下述工艺中，形成的氧化镁层或视情况形成的金属氧化物成为穿隧阻挡层13。
在其他实施例中，金属层17m可为钨、钼、钽、锆、铪、钛、锶、铌、钒、或上述的合金，其形成氧化物的自由能与铁近似。由于钨或钼的金属层与氧的反应性低于镁，制作垂直磁化的磁穿隧接面的工艺中的钼或钨金属层可维持实质上非氧化态。综上所述，当高介电常数增进层17中的金属为钨或钼时，可能具有非计量的氧化态。可以理解的是，虽然实施例中的金属层为钨、钼、或上述的合金，界面41在相邻的自由层14x1中产生可接受的高介电常数的增进效果。然而与钨或钼的高介电常数增进层相邻的自由层的部分可不含钴，以避免与钨或钼互混并劣化自由层的垂直磁向异性。
如图17所示，一旦形成高介电常数增进层17，即沉积磁穿隧接面堆叠的其余层状物。具体而言，可形成硬遮罩16，其可视作高介电常数增进层的上表面17t上的最上侧盖层。硬遮罩为非磁性，且通常含有一或多种导电今属或合金，其包括但不限于钽、钌、氮化钽、钛、氮化钛、或钨。可视情况选择其他硬遮罩材料如锰铂，以在蚀刻工艺时提供硬遮罩材料相对于下方的磁穿隧接面层的高蚀刻选择性，且蚀刻工艺形成具有侧壁的磁穿隧接面单元并止于底电极上。此外，硬遮罩可包含导电氧化物如氧化钌、氧化铼、氧化铱、氧化锰、氧化钼、氧化钛、或氧化铁。
可沉积或旋转涂布介电抵抗反射涂层或底抗反射涂层18于硬遮罩上，接着涂布光刻胶层19于介电抵抗反射涂层或底抗反射涂层18上并烘烤光刻胶层19。以公知的光光刻方法图案化光刻胶层可提供岛结构的阵列，且岛结构各自具有关键尺寸w与被开口50围绕的侧壁19s。开口50露出介电抵抗反射涂层或底抗反射涂层18的上表面。在一些实施例中，光刻胶层的岛状结构为圆形，其于x轴与y轴方向具有关键尺寸w。在其他实施例中，光刻胶层的岛状结构为椭圆或多边形，其于x轴方向的尺寸非关键尺寸w。
在图8所示的后续步骤中，在蚀刻转移开口50穿过层状物的垂直磁化的磁穿隧接面堆叠的露出部分，并止于底电极10的上表面10t上，以产生垂直磁化的磁穿隧接面单元1时，光刻胶层19的岛状物可作为蚀刻遮罩。蚀刻工艺可包含反应性离子蚀刻、离子束蚀刻、或上述两者。在转移开口穿过介电底抗反射涂层或底抗反射涂层18与硬遮罩16的中间步骤时，可由蚀刻化学剂移除光刻胶层。在一些实施例中，在蚀刻硬遮罩之后以分开的工艺剥除光刻胶层。在蚀刻穿过下方的籽晶层11、参考层12、穿隧阻挡层13、自由层14-1、与高介电常数增进层17的工艺时，或者在下述的化学机械研磨工艺时，可移除介电底抗反射涂层或底抗反射涂层18。
如图9所示，进行密封工艺以沉积一或多个介电层填入开口50并接触垂直磁化的磁穿隧接面侧壁1s。较佳的密封工艺的细节，可参考相关的美国专利申请案15/463,113。在一些实施例中，在形成垂直磁化的磁穿隧接面单元1之后与密封工艺之前，可在钝气与360℃至400℃的温度中进行退火，以自图1中的自由层14x2分离氧化硼。在其他实施例中，可在密封工艺时进行退火工艺，并将图8中的自由层14x1转换成图9中的自由层14x2。此外，在制作垂直磁化的磁穿隧接面的工艺时，可采用超过一道退火步骤。在所有实施例中，退火温度为至少100℃，且较佳大于300℃以结晶自由层。如上所述，一或多道退火步骤较佳由自由层分离氧化硼，使氧化硼与高介电常数增进层17形成界面，并有效地转变成高介电常数增进层的部分。之后采用化学机械研磨工艺作为平坦化步骤，使硬遮罩的上表面16t与密封层20的上表面20t共平面。
图10显示多个密封的垂直磁化的磁穿算接面单元1a至1d的俯视图，其形成如行与列的阵列且隔有密封层20。底电极10形成于含有垂直磁化的磁穿隧接面单元1a与1b的垂直磁化的磁穿隧接面单元的一列之下，而底电极10b平行于底电极10并位于含有垂直磁化的磁穿隧接面单元1c与1d的垂直磁化的磁穿隧接面单元的另一列之下。顶电极21a与21b形成于密封层20上及介电层(未图示)中，并分别接触垂直磁化的磁穿隧接面单元1a与1c及垂直磁化的磁穿隧接面单元1b与1d的上表面。顶电极的长度方向沿着x轴，且垂直于底电极10与底电极10b。如上所述，当垂直磁化的磁穿隧接面单元为圆形时，y轴方向中的关键尺寸w等于x方向中的关键尺寸c。在其他实施例中，关键尺寸c与关键尺寸w不同。底电极与顶电极分别具有宽度的尺寸b与w1，一般分别大于关键尺寸c与w。值得注意的是，图9的剖视图沿着图10中的平面30-30，且垂直磁化的磁穿隧接面单元1可为垂直磁化的磁穿隧接面单元1a或1b。
在本发明另一实施例中，制作的垂直磁化的磁穿隧接面单元具有顶自旋阀设置，其初始的工艺流程关于依序沉积视情况形成的籽晶层11、金属层17m、与自由层14于底电极10上。接着如图11所示，可进行上述的氧化前等离子体处理30，以准备氧化所用的自由层的上表面14t。
在图12中，之行进行上述的自然氧化工艺31，可至少部分氧化自由层中的硼，以形成含氧化硼的自由层14x。如图13所示，视情况进行的氧化后等离子体处理32可用于移除上表面14t的氧化硼或与上表面14t相邻的氧化硼。
在图14所示的下述步骤中，沉积金属层13m如镁于自由层的上表面14t上。金属层可与自由层14x1中的松弛结合氧反应，以部分地氧化金属层。在图15中，之后可进行自然氧化工艺34，以进一步氧化金属层使其转变成穿隧阻挡层13。在其他实施例中(未图示)，可重复一或多次沉积金属层(如镁层)后进行自然氧化工艺34的程序。此外，在最终的自然氧化工艺之后，可沉积最上侧的金属层于穿隧阻挡层上。值得注意的是，最上侧的金属层之后与穿隧阻挡层中松弛结合的氧反应，并与自相邻层扩散出的氧反应，且可转变为至少部分氧化如穿隧阻挡层的最上侧部分。
形成顶自旋设置的垂直磁化的磁穿隧接面堆叠的最终步骤，包含沉积参考层12于穿隧阻挡层的上表面13t上，接着沉积硬遮罩16于参考层12上。接着可进行上述程序如图案化光刻胶层(图7)、蚀刻转移图案穿过层状物的垂直磁化的磁穿隧接面堆叠(图8)、与密封(图9)，以形成图2中的垂直磁化的磁穿隧接面单元2。在密封时或密封后可进行退火。此外，在制作垂直磁化的磁穿隧接面单元时可采用超过一道退火步骤。值得注意的是，一或多道退火步骤的结果为金属层17m转换为高介电常数增进层17。如上所述，高介电常数增进层可具有计量的氧化态或非计量的氧化态。
为测试氧化含硼自由层可改善自由层中的磁矩的假设，可在基板上形成两种层状堆叠。每一堆叠均具有的氮化钛层/的钼层/硼化钴铁层如Co20Fe60B20/
Figure BDA0002175774370000133
的钼层/
Figure BDA0002175774370000134
的氮化钛层/
Figure BDA0002175774370000135
的钌层，且硼化钴铁层的厚度介于
Figure BDA0002175774370000136
至
Figure BDA0002175774370000137
之间。在第一晶片上沉积钼层/氮化钛层/钌层的堆叠之前，未氧化硼化钴铁层。在第二晶片上沉积钼层/氮化钛层/钌层的堆叠之前，先以1sccm的氧进行自然氧化工艺处理硼化钴铁层60秒。之后以多种条件进行退火。
测量磁化饱和度以作为硼化钴铁层厚度的函数，其结果如图16A所示的具有氧化的硼化钴铁层的晶片，以及图16B所示的具有未氧化的硼化钴铁层的晶片。对给定厚度的硼化钴铁层而言，在所有退火条件之后，氧化的硼化钴铁层的磁矩(磁化饱和度)大于未氧化的硼化钴铁层的磁矩。在沉积状态中，未氧化的硼化钴铁层的磁化饱和度略高。采用四种不同的退火条件，包括300℃下退火10分钟、在制作阶段以400℃下退火30分钟、在烘箱中以400℃退火220分钟、以及在烘箱中以450℃退火30分钟，且上述退火均在钝气中进行。数据指出退火可增进氧化的硼化钴铁层中的磁化饱和度。另一方面，与未氧化的硼化钴铁层沉积时的状态相较，退火倾向降低磁化饱和度。图16A中增加的磁矩来自硼化钴铁层中的硼氧化，以及与邻接的一或两个钼层的界面的氧化硼分离改善。
为了进一步验证假设，可制备与前述实验类似的两种层状物堆叠，差别在于氧化的硼化钴铁层与未氧化的硼化钴铁层分别置换为氧化的铁层与未氧化的铁层。由于磁性铁层不含硼，可预期在退火氧化样品时不会改善磁矩。图17A与17B分别显示氧化的铁层与未氧化的铁层的结果。如之前实验所示，氧化的磁性层(如铁)在沉积时(比如在退火之前)的磁化饱和度，低于未氧化的铁层的磁化饱和度。然而与氧化的硼化钴铁层不同，在所有退火条件时的氧化的铁层的磁矩实质上降低。因此对晶片的铁层进行自然氧化工艺后，可预期磁化饱和度因铁氧化而降低。总之，在进行本发明一实施例的至少一退火步骤之后，只有当自由层含硼时，自由层的氧化才有利于提高磁矩(如垂直磁向异性)于其中。
为说明垂直磁化的磁穿隧接面(对含硼自由层进行自然氧化工艺)的优点，已进行实验比较依记录的工艺制作的垂直磁化的磁穿隧接面堆叠，以及依本发明实施例形成的垂直磁化的磁穿隧接面堆叠。所有的垂直磁化的磁穿隧接面堆叠所用的基板膜结构为籽晶层/钉扎层/氧化镁层/厚
Figure BDA0002175774370000141
的Co20Fe60B20/镁层/钼层/氮化钛层/钌层，其中硼化钴铁层为自由层。此处的氧化镁层为穿隧阻挡层，钼层为自由层所用的高介电常数增进层，且氮化钛层/钌层为硬遮罩。对记录的工艺(比较例)而言，在沉积自由层之后未进行额外工艺。依据本发明实施例制作垂直磁化的磁穿隧接面的程序中，包括关于自由层的两个额外工艺。首先进行氧化前等离子体处理，其包括10瓦的射频功率、200sccm的氩气、并历时30秒。接着在沉积镁层之前，可暴露自由层至自然氧化工艺(如5sccm的氧气流速)60秒。
在沉积所有的垂直磁化的磁穿隧接面层之后，在烘箱中以400℃退火每一堆叠200分钟。图18显示在退火步骤完成之后，以Kerr磁力测定法在全膜水平下测量的磁滞回线。采用本发明的工艺程序所形成的垂直磁化的磁穿隧接面堆叠所用的向异性场(实线71)的垂直磁向异性，明显高于比较例(虚线70)的垂直磁向异性。依据本发明一实施例形成的垂直磁化的磁穿隧接面堆叠所用的铁磁共振，其确认实际的向异性场为5800Oe。以电流平行膜面穿隧法，分别测量电阻-面积乘积(5.5Ω-m2)与磁阻比例(116.2％)。因此结果证实直接氧化含硼的自由层，可改善自由层的向异性场，在退火步骤后转变的垂直磁向异性可高于记录的工艺例子。
此处所述的所有实施例可整合至标准工具与工艺的制作方案。依据此处所述的较佳实施例形成的垂直磁化的磁穿隧接面单元，具有可接受的电阻-面积乘积、磁阻比例>100％、与足够的向异性场，以改善对400℃的工艺温度的热稳定性(相较于记录的工艺的垂直磁化的磁穿隧接面单元)。与公知技术相较，本发明实施例应可改善整体的垂直磁化的磁穿隧接面效能，进而达成高级产品节点(如64Mb与256Mb的自旋扭矩转换的磁性随机存取存储器技术)与相关的自旋装置(其电阻-面积乘积、磁阻比例、与热稳定性均为关键参数)的较高工艺良率。
本发明一实施例提供的垂直磁化的磁穿隧接面单元的制作方法，包括(a)提供多个层状物的垂直磁化的磁穿隧接面堆叠，且层状物具有最上侧的穿隧阻挡层；(b)沉积自由层于穿隧阻挡层上，其中自由层为含硼的单层，或具有至少一含硼的层状物的多层；(c)对自由层进行含钝气的第一等离子体处理；(d)进行自然氧化工艺，氧化自由层的至少一上侧部分中的硼以形成氧化硼，且自然氧化工艺具有氧气流；(e)沉积金属层于氧化的自由层上；以及(f)进行至少一退火步骤，以由自由层分离氧化硼。
在一些实施例中，方法还包括形成硬遮罩于金属层上，以形成具有底自旋阀设置的层状物的垂直磁化的磁穿隧接面堆叠，其中参考层接触穿隧阻挡层的下表面，且在进行退火步骤之前沉积硬遮罩。
在一些实施例中，方法还包括图案化层状物的垂直磁化的磁穿隧接面堆叠以形成多个垂直磁化的磁穿隧接面单元，且层状物包括自由层、金属层、与硬掩膜层，并进行密封工艺，且密封工艺包括沉积介电层以电性隔离相邻的垂直磁化的磁穿隧接面单元。
在一些实施例中，在密封工艺之前或同时，进行至少一退火步骤。
在一些实施例中，垂直磁化的磁穿隧接面单元形成于磁性随机存取存储器装置、自旋扭矩磁性随机存取存储器、磁性感测器、或生物感测器中。
在一些实施例中，至少一退火的温度为至少100℃。
在一些实施例中，金属层为镁、钨、钼、钽、锆、铪、钛、锶、铌、或钒，且形成高介电常数增进层以增加自由层中的垂直磁向异性。
在一些实施例中，方法还包括在沉积金属层之前，对氧化的自由层进行含钝气的第二等离子体处理。
在一些实施例中，第一等离子体处理包括的射频功率小于约50瓦，且钝气为氩气、氪气、氙气、或氖气。
在一些实施例中，自然氧化工艺的氧气流为0.1sccm至1sccm，且历时1秒至600秒。
在一些实施例中，自由层的厚度介于
Figure BDA0002175774370000161
至
Figure BDA0002175774370000162
之间。
本发明一实施例提供的垂直磁化的磁穿隧接面单元的制作方法，包括：(a)提供多个层状物的垂直磁化的磁穿隧接面堆叠，其具有最上侧的高介电常数增进层，以增加上方磁性层中的垂直磁向异性；(b)沉积自由层于高介电常数增进层上，其中自由层为含硼的单层，或具有至少一含硼的层状物的多层；(c)对自由层进行含钝气的第一等离子体处理；(d)进行自然氧化工艺，氧化自由层的至少一上侧部分中的硼以形成氧化硼，且自然氧化工艺具有氧气流；(e)沉积金属层于氧化的自由层上；以及(f)进行至少一退火步骤，以由自由层分离氧化硼。
在一些实施例中，方法还包括在进行至少一退火步骤以形成具有顶自旋阀设置的层状物的垂直磁化的磁穿隧接面堆叠之前，氧化金属层以形成穿隧阻挡层，形成参考层于穿隧阻挡层上，以及形成硬遮罩于参考层上。
在一实施例中，方法还包括图案化层状物的垂直磁化的磁穿隧接面堆叠以形成多个垂直磁化的磁穿隧接面单元，并进行密封工艺，且密封工艺包括沉积介电层以电性隔离相邻的垂直磁化的磁穿隧接面单元。
在一实施例中，在密封工艺之前或同时，进行至少一退火步骤。
在一实施例中，垂直磁化的磁穿隧接面单元形成于磁性随机存取存储器装置、自旋扭矩磁性随机存取存储器、磁性感测器、或生物感测器中。
在一实施例中，至少一退火的温度为至少100℃。
在一些实施例中，高介电常数增进层包括镁、钨、钼、钨合金、或钼合金。
在一些实施例中，方法还包括在自然氧化工艺之后与沉积金属层之前，对自由层进行含钝气的第二等离子体处理。
在一些实施例中，第一等离子体处理的射频功率小于约50瓦，且钝气为氩气、氪气、氙气、或氖气。
在一些实施例中，自然氧化工艺时的氧气流为约0.1sccm至1sccm，并历时1秒至600秒。
在一些实施例中，自由层的厚度介于约至
Figure BDA0002175774370000172
之间。
虽然本公开已具体说明较佳实施例，但本技术领域中技术人员应理解，在不脱离本公开的的精神和范畴的情况下，可在形式与细节上进行多种改变。

Claims (1)

1.一种垂直磁化的磁穿隧接面单元的制作方法，包括：
(a)提供多个层状物的一垂直磁化的磁穿隧接面堆叠，且多个所述层状物具有最上侧的一穿隧阻挡层；
(b)沉积一自由层于该穿隧阻挡层上，其中该自由层为含硼的一单层，或具有至少一含硼的层状物的多层；
(c)对该自由层进行含钝气的一第一等离子体处理；
(d)进行一自然氧化工艺，氧化该自由层的至少一上侧部分中的硼以形成氧化硼，且该自然氧化工艺具有氧气流；
(e)沉积一金属层于氧化的该自由层上；以及
(f)进行至少一退火步骤，以由该自由层分离该氧化硼。
CN201910778309.6A 2018-08-22 2019-08-22 垂直磁化的磁穿隧接面单元的制作方法 Pending CN110858618A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/109,063 2018-08-22
US16/109,063 US10522752B1 (en) 2018-08-22 2018-08-22 Magnetic layer for magnetic random access memory (MRAM) by moment enhancement

Publications (1)

Publication Number Publication Date
CN110858618A true CN110858618A (zh) 2020-03-03

Family

ID=69057616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910778309.6A Pending CN110858618A (zh) 2018-08-22 2019-08-22 垂直磁化的磁穿隧接面单元的制作方法

Country Status (5)

Country Link
US (3) US10522752B1 (zh)
KR (1) KR102222613B1 (zh)
CN (1) CN110858618A (zh)
DE (1) DE102019122403A1 (zh)
TW (1) TW202023083A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522752B1 (en) * 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US11348715B2 (en) * 2019-06-10 2022-05-31 Samsung Electronics Co., Ltd. Semiconductor device and method of making the same
KR20220008454A (ko) * 2020-07-14 2022-01-21 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
KR20230012370A (ko) * 2021-07-15 2023-01-26 삼성전자주식회사 자기터널접합 소자 및 자기터널접합 소자를 포함하는 메모리 장치

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116527B1 (en) 1996-09-30 2006-10-03 Kabushiki Kaisha Toshiba Magnetoresistance effect device having hard magnetic film structural body
US6452204B1 (en) 1998-12-08 2002-09-17 Nec Corporation Tunneling magnetoresistance transducer and method for manufacturing the same
US6205052B1 (en) 1999-10-21 2001-03-20 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
US6544801B1 (en) 2000-08-21 2003-04-08 Motorola, Inc. Method of fabricating thermally stable MTJ cell and apparatus
US6937446B2 (en) 2000-10-20 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
US6649960B1 (en) 2001-02-16 2003-11-18 Maxtor Corporation Synthetic free layer structure for MRAM devices
JP3906067B2 (ja) 2001-11-30 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
US20040087163A1 (en) 2002-10-30 2004-05-06 Robert Steimle Method for forming magnetic clad bit line
US7009266B2 (en) 2003-08-29 2006-03-07 Applied Spintronics Technology, Inc. Method and system for providing a magnetic element including passivation structures
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US20050110004A1 (en) 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
JP4123164B2 (ja) 2004-02-20 2008-07-23 株式会社デンソー スタータ用電磁スイッチ
US7211446B2 (en) 2004-06-11 2007-05-01 International Business Machines Corporation Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
US7611912B2 (en) 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
JP2006261454A (ja) 2005-03-17 2006-09-28 Fujitsu Ltd 磁気抵抗効果素子、磁気ヘッド、および磁気記憶装置
US7839605B2 (en) 2005-11-13 2010-11-23 Hitachi Global Storage Technologies Netherlands B.V. Electrical signal-processing device integrating a flux sensor with a flux generator in a magnetic circuit
US7280389B2 (en) 2006-02-08 2007-10-09 Magic Technologies, Inc. Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
US8063459B2 (en) 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US7684161B2 (en) 2006-04-18 2010-03-23 Everspin Technologies, Inc. Methods and apparatus for a synthetic anti-ferromagnet structure with reduced temperature dependence
US7595520B2 (en) 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
JP5038117B2 (ja) 2007-12-14 2012-10-03 キヤノンアネルバ株式会社 トンネル型磁気抵抗多層膜製造方法
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US8482966B2 (en) 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
JP5518896B2 (ja) 2009-11-27 2014-06-11 株式会社東芝 磁気抵抗効果素子、及び磁気記録再生装置
US8455965B2 (en) 2009-11-30 2013-06-04 Qualcomm Incorporated Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
JP2011138954A (ja) 2009-12-28 2011-07-14 Canon Anelva Corp 強磁性層の垂直磁化を用いた磁気トンネル接合デバイスの製造方法
JP5466526B2 (ja) 2010-02-15 2014-04-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US8920947B2 (en) 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8796795B2 (en) 2011-08-01 2014-08-05 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
JP2013110275A (ja) 2011-11-21 2013-06-06 Toshiba Corp 半導体記憶装置及びその製造方法
US8871365B2 (en) 2012-02-28 2014-10-28 Headway Technologies, Inc. High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications
US8946834B2 (en) 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
US10312433B2 (en) * 2012-04-06 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of capping layer resistance area product for magnetic device applications
JP2013247198A (ja) 2012-05-24 2013-12-09 Toshiba Corp 磁気抵抗素子及びその製造方法
US8852762B2 (en) 2012-07-31 2014-10-07 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers and non-pinned reference layers
US8836056B2 (en) 2012-09-26 2014-09-16 Intel Corporation Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer
TWI501224B (zh) * 2013-03-07 2015-09-21 Nat Univ Tsing Hua 磁性電子裝置及其製造方法
US9147833B2 (en) 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
US9281168B2 (en) 2014-06-06 2016-03-08 Everspin Technologies, Inc. Reducing switching variation in magnetoresistive devices
US9230571B1 (en) 2014-08-26 2016-01-05 Headway Technologies, Inc. MgO based perpendicular spin polarizer in microwave assisted magnetic recording (MAMR) applications
KR101663958B1 (ko) 2014-12-08 2016-10-12 삼성전자주식회사 자기 메모리 소자의 제조방법
US11245069B2 (en) 2015-07-14 2022-02-08 Applied Materials, Inc. Methods for forming structures with desired crystallinity for MRAM applications
US9425387B1 (en) * 2015-09-08 2016-08-23 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
KR102397904B1 (ko) * 2015-09-17 2022-05-13 삼성전자주식회사 낮은 보론 농도를 갖는 영역 및 높은 보론 농도를 갖는 영역을 포함하는 자유 층, 자기 저항 셀, 및 자기 저항 메모리 소자, 및 그 제조 방법
US9780299B2 (en) 2015-11-23 2017-10-03 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
JP6841508B2 (ja) * 2015-12-25 2021-03-10 国立大学法人東北大学 スピントロニクス素子
WO2017131584A1 (en) 2016-01-29 2017-08-03 Agency For Science, Technology And Research Memory cell, memory device, and methods of forming the same
KR102458921B1 (ko) * 2016-03-10 2022-10-25 삼성전자주식회사 메모리 소자 제조 방법
WO2018004698A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Device, system and method for improved magnetic anisotropy of a magnetic tunnel junction
KR102511914B1 (ko) * 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10147761B2 (en) 2016-09-13 2018-12-04 Toshiba Memory Corporation Semiconductor memory device with magnetoresistive element
KR102612437B1 (ko) * 2016-10-31 2023-12-13 삼성전자주식회사 자기 기억 소자
US10439132B2 (en) 2017-03-20 2019-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Protective passivation layer for magnetic tunnel junctions
US10230043B2 (en) * 2017-03-21 2019-03-12 International Business Machines Corporation Boron segregation in magnetic tunnel junctions
US10283246B1 (en) * 2017-10-20 2019-05-07 Globalfoundries Singapore Pte. Ltd. MTJ structures, STT MRAM structures, and methods for fabricating integrated circuits including the same
US10522752B1 (en) * 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement

Also Published As

Publication number Publication date
US20210210680A1 (en) 2021-07-08
US20200144494A1 (en) 2020-05-07
DE102019122403A1 (de) 2020-02-27
US10957851B2 (en) 2021-03-23
KR102222613B1 (ko) 2021-03-08
KR20200022356A (ko) 2020-03-03
TW202023083A (zh) 2020-06-16
US10522752B1 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
US7351594B2 (en) Methods of forming magnetic random access memory devices having titanium-rich lower electrodes with oxide layer and oriented tunneling barrier
EP3467891B1 (en) Reduction of barrier resistance x area (ra) product and protection of perpendicular magnetic anisotropy (pma) for magnetic device applications
US8318510B2 (en) Method and apparatus for manufacturing magnetoresistive element
US10483460B2 (en) Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
US20210020830A1 (en) Dual Magnetic Tunnel Junction (DMTJ) Stack Design
JP4292128B2 (ja) 磁気抵抗効果素子の製造方法
CN110858618A (zh) 垂直磁化的磁穿隧接面单元的制作方法
JP4732781B2 (ja) 磁気トンネル接合素子およびその形成方法
CN111615756A (zh) 自旋力矩转移（stt）-磁性随机存取存储器（mram）之氮化物盖层
CN111566832B (zh) 用于垂直磁化的磁性穿隧结的低电阻MgO盖层
US20050048675A1 (en) Method of etching magnetic material, magnetoresistive film and magnetic random access memory
CN111566831B (zh) 用于高性能磁性随机存取存储器装置的自由层氧化与间隔物辅助磁性穿隧结蚀刻
KR100988081B1 (ko) 이종방식으로 형성된 중간 산화막을 구비하는 자기 램 및그 제조 방법
US10811597B2 (en) Magnetoresistive stack/structure and methods therefor
CN108075037B (zh) 一种制备磁性隧道结的方法
CN108232000A (zh) 一种制造超小型磁性随机存储记忆单元的方法
EP3826014B1 (en) Magnetic junction comprising an oxide interlayer containing glass-forming agent
US10038138B1 (en) High temperature volatilization of sidewall materials from patterned magnetic tunnel junctions
US20190305213A1 (en) Magnetoresistive stacks and methods therefor
US10867651B2 (en) Initialization process for magnetic random access memory (MRAM) production
WO2019188203A1 (ja) 磁気トンネル接合素子、磁気トンネル接合素子の製造方法、及び、磁気メモリ
JP4774092B2 (ja) 磁気抵抗効果素子およびそれを用いたｍｒａｍ
US20210343936A1 (en) Magnetoresistive stack device fabrication methods
US10614867B2 (en) Patterning of high density small feature size pillar structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200303