CN110853571B - 发光控制电路 - Google Patents

Abstract

一种发光控制电路，包含：第一晶体管、电容、控制单元、第一及第二放电单元及电压提供单元。第一晶体管根据控制电压输出发光控制电压。控制单元根据发光时脉信号输出控制电压。第一放电单元包含相串联的第一及第二放电晶体管。第一及第二放电单元根据放电控制信号及发光时脉信号运行，以于导通时分别对控制单元及第一晶体管进行放电，并于关闭时停止放电。电压提供单元在发光时脉信号使第一放电单元以及第二放电单元停止放电时，提供放电抑制电压抑制第一放电单元的放电。

Description

发光控制电路

技术领域

本发明涉及一种控制电路，且特别涉及一种发光控制电路。

背景技术

一般显示器的像素阵列中具有的多个像素单元包含光电二极管，并通过发光控制电压控制驱动路径上的晶体管，进一步驱动光电二极管。然而，用以提供发光控制电压的发光控制电路容易因设计不佳，造成发光控制电压的低态与高态不稳定，无法达到足够低或是足够高的电压准位。

由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。

发明内容

发明内容旨在提供本公开内容的简化摘要，以使阅读者对本公开内容具备基本的理解。此发明内容并非本公开内容的完整概述，且其用意并非在指出本发明实施例的重要/关键元件或界定本发明的范围。

本发明内容的一目的是在提供一种发光控制电路，借此改善现有技术的问题。

为达上述目的，本发明内容的一技术实施方式涉及一种发光控制电路，包含：第一晶体管、电容、控制单元、第一放电单元、第二放电单元以及电压提供单元。第一晶体管包含第一端、输入控制端及第二端，其中第一端耦接于电压源，第二端耦接于发光控制端，并用以根据输入控制端所接收的控制电压于发光控制端输出发光控制电压。电容耦接于输入控制端以及第二端之间。控制单元耦接于电压源以及输入控制端之间，用以根据发光时脉信号于输入控制端输出控制电压。第一放电单元耦接于输入控制端以及放电端之间，并包含相串联于第一连接节点的第一放电晶体管以及第二放电晶体管。第二放电单元耦接于第一晶体管的第二端以及放电端之间，其中放电端用以接收发光时脉信号，第一放电单元以及第二放电单元用以根据放电控制信号以及发光时脉信号运行，以于导通时分别对输入控制端以及第一晶体管的第二端进行放电，并于关闭时停止放电。电压提供单元耦接于第一连接节点，用以在发光时脉信号使第一放电单元以及第二放电单元停止放电时，提供放电抑制电压至第一连接节点，进一步抑制第一放电单元的放电。

为达上述目的，本发明内容的另一技术实施方式涉及一种发光控制电路，包含：第一晶体管、电容、第二晶体管、第一放电晶体管以及第二放电晶体管。第一晶体管包含第一端、输入控制端及第二端，其中第一端耦接于电压源，第二端耦接于发光控制端，并用以根据输入控制端所接收的控制电压于发光控制端输出发光控制电压。电容耦接于输入控制端以及第二端之间。第二晶体管包含第三端、控制端及第四端，其中第三端耦接于电压源，第四端耦接于输入控制端，并用以于控制端接收发光时脉信号，以根据发光时脉信号于输入控制端输出控制电压。第一放电晶体管包含第五端、第一放电控制端及第六端，其中第五端耦接于输入控制端，第六端耦接于放电端。第二放电晶体管包含第七端、第二放电控制端及第八端，其中第七端耦接于第一晶体管的第二端，第八端耦接于放电端。其中放电端用以接收发光时脉信号，第一放电晶体管以及第二放电晶体管用以根据第一放电控制端以及第二放电控制端接收放电控制信号，以根据放电控制信号以及发光时脉信号运行，以于导通时分别对输入控制端以及第一晶体管的第二端进行放电，并于关闭时停止放电。

因此，根据本发明的技术内容，本发明实施例通过提供一种发光控制电路，借此改善发光控制电压在高态及低态时的稳定度，使发光控制电压能在高态时达到够高的准位，并在低态时达到够低的准位。

在参阅下文实施方式后，本发明所属技术领域中技术人员当可轻易了解本发明的基本构思及其他发明目的，以及本发明所采用的技术手段与实施方式。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下：

图1是依照本发明一实施例示出一种发光控制电路的示意图。

图2是依照本发明实施例示出一种控制波形示意图。

图3A-图3E是依照本发明图1所示的实施例示出发光控制电路的操作示意图。

图4是依照本发明一实施例示出一种发光控制电路的示意图。

图5是依照本发明一实施例示出一种发光控制电路的示意图。

图6是依照本发明一实施例示出一种发光控制电路的示意图。

根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本发明相关的具体特征与元件。此外，在不同附图之间，以相同或相似的元件符号来指称相似的元件/部件。

附图标记说明：

100：发光控制电路 110：控制单元

120：第一放电单元 130：第二放电单元

140：电压提供单元 180：像素单元

190：位移暂存器 400：发光控制电路

430：第二放电单元 500：发光控制电路

540：电压提供单元 600：发光控制电路

C：电容 D：第一端

ECK：发光时脉信号 EM：发光控制电压

G：输入控制端 H、H+：高态

L：低态 N1：第一连接节点

N2：第二连接节点 P1：第一时间区间

P2：第二时间区间 P3：第三时间区间

P4：第四时间区间 P5：第五时间区间

Q：放电控制信号 S：第二端

T1：第一晶体管 T2：第二晶体管

T3：第三晶体管 TD1：第一放电晶体管

TD2：第二放电晶体管 TD3：第三放电晶体管

TD4：第四放电晶体管 TDI1：第一放电晶体管

TDI2：第二放电晶体管 VC：控制电压

VGH：电压源 VI：放电抑制电压

具体实施方式

为了使本公开内容的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来实现相同或均等的功能与步骤顺序。

除非本说明书另有定义，此处所用的科学与技术词汇的含义与本发明所属技术领域中技术人员所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。

另外，关于本文中所使用的“耦接”，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。

图1是依照本发明一实施例示出一种发光控制电路100的示意图。如图所示，发光控制电路100包含第一晶体管T1、电容C、控制单元110、第一放电单元120、第二放电单元130以及电压提供单元140。第一晶体管T1包含第一端D、输入控制端G及第二端S。

于连接关系上，第一晶体管T1的第一端D耦接于电压源VGH，第二端S耦接于用以输出发光控制电压EM的发光控制端，输入控制端G则用以接收控制电压VC。电容C耦接于输入控制端G以及第二端S之间，以提供将输入控制端G的电压耦合至第二端S的技术效果。

控制单元110耦接于电压源VGH以及输入控制端G之间，并可接收发光时脉信号ECK。于本实施例中，控制单元110包含第二晶体管T2，此第二晶体管T2包含第一端、控制端及第二端，第二晶体管T2的第一端耦接于电压源VGH，第二晶体管T2的控制端用以接收发光时脉信号ECK，第二晶体管T2的第二端耦接于输入控制端G。

第一放电单元120耦接于输入控制端G以及用以接收发光时脉信号ECK的放电端之间，并包含相串联于第一连接节点N1的第一放电晶体管TD1以及第二放电晶体管TD2。

第一放电晶体管TD1包含第一端、控制端及第二端，第一放电晶体管TD1的第一端耦接于输入控制端G，第一放电晶体管TD1的控制端用以接收放电控制信号Q，第一放电晶体管TD1的第二端耦接于第一连接节点N1。

第二放电晶体管TD2包含第一端、控制端及第二端，第二放电晶体管TD2的第一端耦接于第一连接节点N1，第二放电晶体管TD2的控制端用以接收放电控制信号Q，第二放电晶体管TD2的第二端耦接于放电端。

第二放电单元130耦接于第一晶体管T1的第二端S以及放电端之间。于本实施例中，第二放电单元130包含第三放电晶体管TD3。第三放电晶体管TD3包含第一端、控制端及第二端，第三放电晶体管TD3的第一端耦接于第二端S，第三放电晶体管TD3的控制端用以接收放电控制信号Q，第三放电晶体管TD3的第二端耦接于放电端。

电压提供单元140耦接于第一连接节点N1。电压提供单元140用以提供放电抑制电压VI至第一连接节点N1，进一步抑制第一放电单元120的放电。于本实施例中，电压提供单元140包含第三晶体管T3。第三晶体管T3包含第一端、控制端及第二端。第三晶体管T3包含第一端、控制端及第二端，第三晶体管T3的第一端耦接于电压源VGH，第三晶体管T3的控制端耦接于发光控制端以接收发光控制电压EM，第三晶体管T3的第二端耦接于第一连接节点N1。

于一实施例中，发光控制电路100可应用于显示面板(未示出)中。发光控制端可耦接于显示面板的像素阵列中的一列像素单元180，以输出发光控制电压EM控制该列像素单元180的光电二极管的发光，放电控制信号Q则是由对应驱动该列像素单元180的位移暂存器190产生。

为使本发明实施例的发光控制电路100的操作方式易于理解，请一并参阅图2以及图3A-图3E。图2是依照本发明实施例示出一种控制波形示意图。图3A-图3E是依照本发明图1所示的实施例示出发光控制电路100的操作示意图。

如图2所示，在对应上述的该列像素单元180的一扫描时间中，包含第一时间区间P1、第二时间区间P2、第三时间区间P3、第四时间区间P4以及第五时间区间P5。以下将以图2搭配图3A-图3E，详细说明各个时间区间中，各信号与元件的操作及状态。

如图3A所示，在第一时间区间P1中，发光时脉信号ECK为低态L且放电控制信号Q为具有第一准位的高态H。

此时，控制单元110包含的第二晶体管T2将由于低态L的发光时脉信号ECK而关闭(于图3A中以记号X表示关闭状态)。第一放电单元120的第一放电晶体管TD1以及第二放电晶体管TD2将由于放电控制信号Q的高态H以及发光时脉信号ECK的低态L导通，以对输入控制端G进行放电，使输入控制端G接收到低态L的控制电压VC。

第一晶体管T1将因为输入控制端G接收到低态L的控制电压VC而关闭(于图3A中以记号X表示关闭状态)。此时，第二放电单元130的第三放电晶体管TD3将由于放电控制信号Q的高态H导通，以对第二端S进行放电，从而使发光控制电压EM输出为低态L。

电压提供单元140包含的第三晶体管T3的控制端将由于低态L的发光控制电压EM而关闭(于图3A中以记号X表示关闭状态)，因此将不提供任何电压至第一连接节点N1。第一连接节点N1将由于第二放电晶体管TD2的放电而被拉至低态L。

如图3B所示，在第二时间区间P2中，发光时脉信号ECK为高态H且放电控制信号Q为具有大于第一准位的第二准位的高态H+。

此时，控制单元110包含的第二晶体管T2将由于高态H的发光时脉信号ECK而导通。于一实施例中，电压源VGH的电压为高态H，因此导通的控制单元110将根据电压源VGH的电压对输入控制端G进行充电，控制电压VC将因而为高态H。第一放电单元120的第一放电晶体管TD1以及第二放电晶体管TD2虽然接收到高态H+的放电控制信号Q，然而由于发光时脉信号ECK为高态H，且输入控制端G也为高态H，将使第一放电晶体管TD1的第一端(耦接于输入控制端G)以及第二放电晶体管TD2的第二端(接收发光时脉信号ECK)的电压大致相同而停止放电。

第一晶体管T1将因为输入控制端G接收到高态H的控制电压VC而导通，并根据电压源VGH的电压对第二端S耦接的发光控制端充电，而使发光控制电压EM成为高态H。类似于第一放电单元120，第二放电单元130的第三放电晶体管TD3将由于放电控制信号Q的高态H+导通，然而由于发光时脉信号ECK为高态H，且第二端S也为高态H，将使第三放电晶体管TD3的第一端(耦接于第二端S)及第二端(接收发光时脉信号ECK)的电压大致相同而停止放电。

进一步地，电压提供单元140包含的第三晶体管T3的控制端将由于高态H的发光控制电压EM而导通，因此将对第一连接节点N1进行充电，根据电压源VGH的电压提供放电抑制电压VI至第一连接节点N1。由于电压源VGH的电压是高态H的准位，因此放电抑制电压VI亦将使第一连接节点N1提升为高态H。第一放电单元120的第一放电晶体管TD1以及第二放电晶体管TD2各自的第一端及第二端的电压将因此大致相同，达到进一步抑制放电的技术效果。

如图3C所示，在第三时间区间P3中，发光时脉信号ECK为低态L且放电控制信号Q为具有第一准位的高态H。

此时，控制单元110包含的第二晶体管T2将由于低态L的发光时脉信号ECK而关闭(于图3C中以记号X表示关闭状态)。第一放电单元120的第一放电晶体管TD1以及第二放电晶体管TD2将由于放电控制信号Q的高态H以及发光时脉信号ECK的低态L导通，以对输入控制端G进行放电，使输入控制端G接收到低态L的控制电压VC。

第一晶体管T1将因为输入控制端G接收到低态L的控制电压VC而关闭(于图3C中以记号X表示关闭状态)。此时，第二放电单元130的第三放电晶体管TD3将由于放电控制信号Q的高态H导通，以对第二端S进行放电，从而使发光控制电压EM输出低态L。

电压提供单元140包含的第三晶体管T3的控制端将由于低态L的发光控制电压EM而关闭(于图3C中以记号X表示关闭状态)，因此将不提供任何电压至第一连接节点N1。第一连接节点N1将由于第二放电晶体管TD2的放电而被拉至低态L。

如图3D所示，在第四时间区间P4中，发光时脉信号ECK为低态L且放电控制信号Q为低态L。

此时，控制单元110包含的第二晶体管T2将由于低态L的发光时脉信号ECK而关闭(于图3D中以记号X表示关闭状态)。第一放电单元120的第一放电晶体管TD1以及第二放电晶体管TD2将由于放电控制信号Q的低态L以及发光时脉信号ECK的低态L关闭(于图3D中以记号X表示关闭状态)，以停止对输入控制端G进行放电。然而由于第三时间区间P3中输入控制端G即已经是低态L，因此输入控制端G所接收到的控制电压VC仍为低态L。

第一晶体管T1将因为输入控制端G接收到低态L的控制电压VC而关闭(于图3D中以记号X表示关闭状态)。然而由于第三时间区间P3中第二端S即已经是低态L，因此将于发光控制端继续输出低态L的发光控制电压EM。此时，第二放电单元130的第三放电晶体管TD3将由于放电控制信号Q的低态L关闭(于图3D中以记号X表示关闭状态)，以停止对第二端S进行放电。

电压提供单元140包含的第三晶体管T3的控制端将由于低态L的发光控制电压EM而关闭(于图3D中以记号X表示关闭状态)，因此将不提供任何电压至第一连接节点N1。

如图3E所示，在第五时间区间P5中，发光时脉信号ECK为高态H且放电控制信号Q为低态L。

此时，控制单元110包含的第二晶体管T2将由于高态H的发光时脉信号ECK而导通，以根据电压源VGH的电压对输入控制端G进行充电。虽然发光时脉信号ECK为高态H，然而第一放电单元120的第一放电晶体管TD1以及第二放电晶体管TD2将由于放电控制信号Q的低态L关闭(于图3E中以记号X表示关闭状态)，以停止对输入控制端G进行放电。因此，在一实施例中，控制电压VC将因持续充电而为具有大于第一准位的第二准位的高态H+。

第一晶体管T1将因为输入控制端G接收到高态H+的控制电压VC而导通，并根据电压源VGH的电压对第二端S耦接的发光控制端充电，而使发光控制电压EM成为高态H。此时，第二放电单元130的第三放电晶体管TD3将由于放电控制信号Q的低态L关闭(于图3E中以记号X表示关闭状态)，以停止对第二端S进行放电。此时，控制电压VC以及发光控制电压EM均为高态，且第一放电单元120以及第二放电单元130均已停止放电。因此，即便在第五时间区间P5后控制单元110接收到低态L的发光时脉信号ECK而关闭，控制电压VC以及发光控制电压EM亦能持续维持在高态的准位。

电压提供单元140包含的第三晶体管T3的控制端将由于高态H的发光控制电压EM而导通，因此将根据电压源VGH的电压对第一连接节点N1进行充电，提供放电抑制电压VI至第一连接节点N1。

因此，发光控制电路100在经过上述第一时间区间P1至第五时间区间P5的操作后，发光控制电压EM将可输出如图2所示的波形，以对相应的像素单元的光电二极管的发光进行驱动与控制。须注意的是，图2所示出的波形仅为一范例，于其他实施例中，亦可能采用其他的波形来进行驱动。

在部分技术中，第一晶体管T1的输入控制端是以二极管的连接方式与第一端耦接，以直接由电压源VGH控制输入控制端，维持常开的状态。当想要输出低态的控制电压VC时，可能由于第一放电单元120的放电能力不足，导致第一晶体管T1的输入控制端无法顺利关闭，进一步使发光控制电压EM无法达到够低的准位。

因此，本发明的发光控制电路100可通过控制单元110的设置，在欲维持控制电压VC于低态时通过发光时脉信号ECK使控制单元110关闭，确保控制电压VC的低态不会受到电压源VGH的影响。这样的配置将可进一步确保第一晶体管T1的关闭，而使发光控制电压EM的准位可维持在够低的状态。

另一方面，在欲维持控制电压VC于高态时，电压提供单元140可在发光时脉信号ECK使第一放电单元120停止放电时，提供放电抑制电压VI至第一连接节点N1，进一步抑制第一放电单元120的放电，确保控制电压VC的高态不会受到第一放电单元120的影响，进一步使发光控制电压EM的准位可维持在够高的状态。

在上述实施例中，第二放电单元130仅包含一个放电晶体管。然而在其他实施例中，第二放电单元130亦可比照第一放电单元120的形式设置两个串联的放电晶体管，并在放电晶体管之间的连接点提供抑制放电的机制。

图4是依照本发明一实施例示出一种发光控制电路400的示意图。发光控制电路400与图1所示的发光控制电路100大同小异，包含第一晶体管T1、电容C、控制单元110、第一放电单元120以及电压提供单元140，因此不再就相同的元件进行赘述。与先前的实施例相较下，本实施例的发光控制电路400包含第二放电单元430，且第二放电单元430包含相串联于第二连接节点N2的第三放电晶体管TD3以及第四放电晶体管TD4。

第三放电晶体管TD3包含第一端、控制端及第二端，第三放电晶体管TD3的第一端耦接于第二端S，第三放电晶体管TD3的控制端用以接收放电控制信号Q，第三放电晶体管TD3的第二端耦接于第二连接节点N2。

第四放电晶体管TD4包含第一端、控制端及第二端，第四放电晶体管TD4的第一端耦接于第二连接节点N2，第四放电晶体管TD4的控制端用以接收放电控制信号Q，第四放电晶体管TD4的第二端耦接于放电端。

进一步地，在本实施例中，电压提供单元140包含的第三晶体管T3的第二端耦接于第一连接节点N1以及第二连接节点N2。

因此，上述电压提供单元140提供放电抑制电压VI至第一连接节点N1以抑制第一放电单元120的放电的机制，亦可应用于第二放电单元430中。更详细的说，电压提供单元140可提供放电抑制电压VI至第二连接节点N2，确保发光控制电压EM的高态不会受到第二放电单元430的影响，进一步使发光控制电压EM的准位可维持在够高的状态。

图5是依照本发明一实施例示出一种发光控制电路500的示意图。发光控制电路500与图1所示的发光控制电路100大同小异，包含第一晶体管T1、电容C、控制单元110、第一放电单元120以及第二放电单元130，因此不再就相同的元件进行赘述。与先前的实施例相较下，本实施例的发光控制电路500包含电压提供单元540。

电压提供单元540耦接于第一连接节点N1。电压提供单元540用以提供放电抑制电压VI至第一连接节点N1，进一步抑制第一放电单元120的放电。于本实施例中，电压提供单元540包含第三晶体管T3。第三晶体管T3包含第一端、控制端及第二端。第三晶体管T3包含第一端、控制端及第二端，第三晶体管T3的第一端耦接于发光控制端充电，以接收发光控制电压EM，第三晶体管T3的控制端接收发光时脉信号ECK，第三晶体管T3的第二端耦接于第一连接节点N1。

当发光控制电路500操作于例如图2所示的第二时间区间P2时，电压提供单元540包含的第三晶体管T3的控制端将由于高态H的发光时脉信号ECK而导通，因此将根据发光控制电压EM的高态H对第一连接节点N1进行充电，亦可提供放电抑制电压VI至第一连接节点N1，而达到抑制放电的技术效果。

于又一实施例中，电压提供单元540包含的第三晶体管T3的第一端亦可耦接于电压源VGH，其亦可根据高态H的发光时脉信号ECK而导通，而改由根据电压源VGH对第一连接节点N1进行充电，提供放电抑制电压VI至第一连接节点N1，而达到抑制放电的技术效果。

需注意的是，上述是以电压提供单元140为例，提供不同的电压提供单元140的实现方式。于其他实施例中，控制单元110、第一放电单元120以及第二放电单元130的结构亦不限于图1所示的结构。于其他实施例中，此些单元亦可能通过其他的结构达到相同的技术效果。

图6是依照本发明一实施例示出一种发光控制电路600的示意图。发光控制电路600与图1所示的发光控制电路100大同小异，包含第一晶体管T1、电容C及控制单元110，因此不再就相同的元件进行赘述。与先前的实施例相较下，本实施例的发光控制电路600包含第一放电晶体管TDI1以及第二放电晶体管TDI2。

第一放电晶体管TDI1包含第一端、控制端及第二端，第一放电晶体管TDI1的第一端耦接于第一晶体管T1的输入控制端G，第一放电晶体管TDI1的控制端用以接收放电控制信号Q，第一放电晶体管TDI1的第二端耦接于放电端。

第二放电晶体管TDI2包含第一端、控制端及第二端，第二放电晶体管TDI2的第一端耦接于第一晶体管T1的第二端S，第二放电晶体管TDI2的控制端用以接收放电控制信号Q，第二放电晶体管TDI2的第二端耦接于放电端。

因此，相较于图1的发光控制电路100，发光控制电路600并未包含电压提供单元，因此也仅在第一晶体管T1的输入控制端G与第二端S到放电端之间各设置一个晶体管进行放电。因此，在本实施例中，这样的配置方式将仅有通过控制单元110维持控制电压VC在低态时的稳定度，进而使发光控制电压EM得以维持在够低的准位的机制。

由上述本发明实施方式可知，应用本发明具有下列优点。本发明实施例通过提供一种发光控制电路100，借此改善发光控制电压EM在高态及低态时的稳定度，使发光控制电压EM能在高态时达到够高的准位，并在低态时达到够低的准位。

虽然上文实施方式中公开了本发明的具体实施例，然其并非用以限定本发明，本发明所属技术领域中技术人员，在不悖离本发明的原理与构思的情形下，当可对其进行各种变动与修饰，因此本发明的保护范围当以附随权利要求所界定者为准。

Claims (11)

1.一种发光控制电路，包含：

一第一晶体管，包含一第一端、一输入控制端及一第二端，其中该第一端耦接于一电压源，该第二端耦接于一发光控制端，并用以根据该输入控制端所接收的一控制电压于该发光控制端输出一发光控制电压；

一电容，耦接于该输入控制端以及该第二端之间；

一控制单元，耦接于该电压源以及该输入控制端之间，用以根据一发光时脉信号于该输入控制端输出该控制电压；

一第一放电单元，耦接于该输入控制端以及一放电端之间，并包含相串联于一第一连接节点的一第一放电晶体管以及一第二放电晶体管；

一第二放电单元，耦接于该第一晶体管的该第二端以及该放电端之间，其中该放电端用以接收该发光时脉信号，该第一放电单元以及该第二放电单元用以根据一放电控制信号以及该发光时脉信号运行，以于导通时分别对该输入控制端以及该第一晶体管的该第二端进行放电，并于关闭时停止放电；以及

一电压提供单元，耦接于该第一连接节点，用以在该发光时脉信号使该第一放电单元以及该第二放电单元停止放电时，提供一放电抑制电压至该第一连接节点，进一步抑制该第一放电单元的放电。

2.如权利要求1所述的发光控制电路，其中该第二放电单元包含一第三放电晶体管。

3.如权利要求1所述的发光控制电路，其中该第二放电单元包含相串联于一第二连接节点的一第三放电晶体管以及一第四放电晶体管；

其中该电压提供单元更耦接于该第二连接节点，以在该第二放电单元关闭且该控制单元导通时提供该放电抑制电压至该第二连接节点，进一步抑制该第二放电单元的放电。

4.如权利要求1所述的发光控制电路，其中该第一放电晶体管包含：

一第一端，耦接于该输入控制端；

一控制端，用以接收该放电控制信号；以及

一第二端，耦接于该第一连接节点；

其中该放电抑制电压使该第一放电晶体管的该第二端与该第一端之间的一电压差小于一预设值，以抑制该第一放电晶体管的放电。

5.如权利要求1所述的发光控制电路，其中该第二放电晶体管包含：

一第一端，耦接于该第一连接节点；

一控制端，用以接收该放电控制信号；以及

一第二端，耦接于该放电端。

6.如权利要求1所述的发光控制电路，其中该控制单元包含：

一第二晶体管，包含：

一第一端，耦接于该电压源；

一控制端，用以接收该发光时脉信号；以及

一第二端，耦接于该输入控制端。

7.如权利要求1所述的发光控制电路，其中该电压提供单元包含：

一第三晶体管，包含：

一第一端，耦接于该电压源；

一控制端，耦接于该发光控制端以接收该发光控制电压；以及

一第二端，耦接于该第一连接节点。

8.如权利要求1所述的发光控制电路，其中该电压提供单元包含：

一第三晶体管，包含：

一第一端，耦接于该发光控制端以接收该发光控制电压；

一控制端，用以接收该发光时脉信号；以及

一第二端，耦接于该第一连接节点。

9.如权利要求1所述的发光控制电路，其中该发光控制端耦接于一像素阵列中的一列像素单元，该发光控制电压用以控制该像素阵列的一光电二极管的发光，该放电控制信号是由对应于该列像素单元的一位移暂存器产生。

10.如权利要求9所述的发光控制电路，其中对应于该列像素单元的一扫描时间包含一第一时间区间、一第二时间区间、一第三时间区间、一第四时间区间以及一第五时间区间；

于该第一时间区间中，该发光时脉信号为低态且该放电控制信号为具有一第一准位的高态，以使该控制单元关闭以及使该第一放电单元以及该第二放电单元导通以进行放电，进一步使该第一晶体管关闭，从而使该发光控制电压输出低态；

于该第二时间区间，该发光时脉信号为高态且该放电控制信号为具有大于该第一准位的一第二准位的高态，以使该控制单元打开以及使该第一放电单元以及该第二放电单元停止放电，进一步使该控制电压为高态而使该第一晶体管导通，从而使该发光控制电压输出高态，且该电压提供单元提供该放电抑制电压至该第一连接节点，进一步抑制该第一放电单元的放电；

于该第三时间区间，该发光时脉信号为低态且该放电控制信号为具有该第一准位的高态，以使该控制单元关闭以及使该第一放电单元以及该第二放电单元导通以进行放电，进一步使该第一晶体管关闭，从而使该发光控制电压输出低态；

于该第四时间区间，该发光时脉信号为低态且该放电控制信号为低态，以使该控制单元关闭以及使该第一放电单元以及该第二放电单元停止放电，进一步使该第一晶体管关闭，从而使该发光控制电压输出低态；以及

于该第五时间区间，该发光时脉信号为高态且该放电控制信号为低态，以使该控制单元导通以及使该第一放电单元以及该第二放电单元停止放电，进一步使该第一晶体管导通，从而使该发光控制电压输出高态。

11.一种发光控制电路，包含：

一第一晶体管，包含一第一端、一输入控制端及一第二端，其中该第一端耦接于一电压源，该第二端耦接于一发光控制端，并用以根据该输入控制端所接收的一控制电压于该发光控制端输出一发光控制电压；

一电容，耦接于该输入控制端以及该第二端之间；

一第二晶体管，包含一第三端、一控制端及一第四端，其中该第三端耦接于该电压源，该第四端耦接于该输入控制端，并用以于该控制端接收一发光时脉信号，以根据该发光时脉信号于该输入控制端输出该控制电压；

一第一放电晶体管，包含一第五端、一第一放电控制端及一第六端，其中该第五端耦接于该输入控制端，该第六端耦接于一放电端；以及

一第二放电晶体管，包含一第七端、一第二放电控制端及一第八端，其中该第七端耦接于该第一晶体管的该第二端，该第八端耦接于该放电端；

其中该放电端用以接收该发光时脉信号，该第一放电晶体管以及该第二放电晶体管用以根据该第一放电控制端以及该第二放电控制端接收一放电控制信号，以根据该放电控制信号以及该发光时脉信号运行，以于导通时分别对该输入控制端以及该第一晶体管的该第二端进行放电，并于关闭时停止放电。

Images