CN110828558A - 一种自旋电子器件制备方法、制备工件及其制备方法 - Google Patents
一种自旋电子器件制备方法、制备工件及其制备方法 Download PDFInfo
- Publication number
- CN110828558A CN110828558A CN201911036784.2A CN201911036784A CN110828558A CN 110828558 A CN110828558 A CN 110828558A CN 201911036784 A CN201911036784 A CN 201911036784A CN 110828558 A CN110828558 A CN 110828558A
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- forming
- electrode
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 80
- 239000000463 material Substances 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 50
- 230000008569 process Effects 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000059 patterning Methods 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052682 stishovite Inorganic materials 0.000 claims description 7
- 229910052905 tridymite Inorganic materials 0.000 claims description 7
- 229910004541 SiN Inorganic materials 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000009987 spinning Methods 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 description 9
- 238000010894 electron beam technology Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011343 solid material Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- AIRCTMFFNKZQPN-UHFFFAOYSA-N AlO Inorganic materials [Al]=O AIRCTMFFNKZQPN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66984—Devices using spin polarized carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
本发明提供了一种自旋电子器件制备方法、制备工件及其制备方法，制备工件的制备方法包括：在衬底上形成电极层；在所述电极层上形成牺牲层和硬掩膜层；通过图案化工艺在所述硬掩膜层上形成版图图形；通过版图图形的开口对所述牺牲层进行刻蚀至所述电极层形成中空硬掩膜结构；通过预设第一角度在所述中空硬掩膜结构中沉积第一材料层；通过预设第二角度在所述中空硬掩膜结构和所述第一材料层上沉积形成第二材料层，本发明可以在不破真空的条件下制备含有两层不同图形的器件，使得样品的两层材料间的界面具备较高的质量，且器材具有较高的可靠性，易于重复。
Description
技术领域
本发明涉及自旋电子器件技术领域，尤其涉及一种自旋电子器件制备方法、制备工件及其制备方法。
背景技术
随着集成电路特征尺寸的减小，摩尔定律难以为继。常规的基于电子电荷(Charge)的器件越来越难满足高性能、低功耗的需求。以巨磁阻效应(GiantMagnetoresistance，简称GMR)的发现为标志发展起来的自旋电子学(Spintronics)为后摩尔时代提供了一个新的发展方向。在众多自旋电子学器件中，美国普渡大学的Datta教授提出的全自旋逻辑器件(All-spin Logic Device，简称ASLD)在运行的各个阶段均采用自旋，相比于之前仅仅是内部变量基于自旋的器件，该概念能更充分地发挥自旋的优势，得到了广泛的关注。横向自旋阀(Lateral Spin Valve，简称LSV)是全自旋逻辑器件的核心结构，通常先制备样品，在样品制备完成后，通过光刻的方式制备电极，其中，样品由两层及以上的图形构成，每层图形包含一种或多种材料，对于纳米级别的器件，不同材料之间相互接触的界面的质量会对材料的性能产生极大的影响，例如，如果在第二层的材料沉积之前，第一层的材料已经被空气中的氧气氧化，则该氧化层会存在于最终制得的器件的第一层和第二层材料之间，影响信号在两种材料之间的传递，导致器件无法正常工作。
发明内容
本发明的一个目的在于提供一种自旋电子器件制备工件的制备方法，可以在不破真空的条件下制备含有两层不同图形的器件，使得样品的两层材料间的界面具备较高的质量，且器材具有较高的可靠性，易于重复。本发明的另一个目的在于提供一种自旋电子器件制备方法。本发明的还一个目的在于提供一种自旋电子器件制备工件。
为了达到以上目的，本发明一方面公开了一种自旋电子器件制备工件的制备方法，包括：
在衬底上形成电极层；
在所述电极层上形成牺牲层和硬掩膜层；
通过图案化工艺在所述硬掩膜层上形成版图图形；
通过版图图形的开口对所述牺牲层进行刻蚀至所述电极层形成中空硬掩膜结构。
优选的，所述在衬底上形成电极层具体包括：
在衬底上形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成电极层。
优选的，进一步包括在衬底上形成电极层，之前：
在所述衬底上形成绝缘层。
优选的，所述在所述电极层上形成牺牲层和硬掩膜层具体包括：
在所述电极层上形成钝化层；
对所述钝化层进行平坦化处理得到牺牲层；
在所述牺牲层上形成硬掩膜层。
优选的，通过图案化工艺在所述硬掩膜层上形成版图图形具体包括：
通过图案化工艺形成具有第一版图图形的硬掩膜层；
根据所述具有第一版图图形的硬掩膜层通过图案化工艺形成具有第一版本图形和第二版本图形的硬掩膜层。
优选的，所述通过图案化工艺形成具有第一版图图形的硬掩膜层具体包括：
在所述硬掩膜层上涂覆第一光刻胶层；
通过第一版图对所述第一光刻胶层进行曝光；
对所述第一光刻胶层进行刻蚀以在所述硬掩膜层上形成第一版图图形；
剥离所述第一光刻胶层得到具有第一版图图形的硬掩膜层。
优选的，所述根据所述具有第一版图图形的硬掩膜层通过图案化工艺形成具有第一版本图形和第二版本图形的硬掩膜层具体包括：
在所述具有第一版图图形的硬掩膜层上涂覆第二光刻胶层；
通过第二版图对所述第二光刻胶层进行曝光；
对所述第二光刻胶层进行刻蚀以在所述具有第一版图图形的硬掩膜层上形成第二版图图形；
剥离所述第二光刻胶层得到具有第一版图图形和第二版本图形的硬掩膜层。
优选的，所述牺牲层的材料为SiN、SiON和SiO2中的一种或多种。
本发明另一方面还公开了一种自旋电子器件制备方法，包括：
在衬底上形成电极层；
在所述电极层上形成牺牲层和硬掩膜层；
通过图案化工艺在所述硬掩膜层上形成版图图形；
通过版图图形的开口对所述牺牲层进行刻蚀至所述电极层形成中空硬掩膜结构；
通过预设第一角度在所述中空硬掩膜结构中沉积第一材料层；
通过预设第二角度在所述中空硬掩膜结构和所述第一材料层上沉积形成第二材料层。
本发明还一方面公开了一种自旋电子器件制备工件，包括：
形成在衬底上的电极层；
形成在所述电极层上的牺牲层和硬掩膜层，其中，所述牺牲层中形成有中空硬掩膜结构，所述中空硬掩膜结构为通过图案化工艺在所述硬掩膜层上形成版图图形，并通过版图图形的开口对所述牺牲层进行刻蚀至所述电极层形成。
本发明通过在衬底上形成电极层，并在电极层上形成牺牲层和硬掩膜层，从而可通过刻蚀牺牲层，使牺牲层和硬掩膜层形成中空硬掩膜结构，进而通过变换角度在中空硬掩膜结构中沉积第一材料层和第二材料层，从而可得到两层或两层以上的不同图形的样品，本发明通过采用强度较高的牺牲层对硬掩膜层进行支撑，可提高中空硬掩膜结构的稳定性，防止中空硬掩膜结构不牢固和易坍塌的问题，此外，本发明在第一材料层和第二材料层沉积之前先制备电极层，可以避免在制备电极层时，整个器件与光刻胶、显影液和剥离液等接触，使得器件在沉积完成两层材料层后可以立即进行电学连接和测试，消除其他工艺步骤对器件性能的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例的流程图之一；
图2示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例的流程图之二；
图3示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例形成的剖面图之一；
图4示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例的流程图之三；
图5示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例形成的剖面图之二；
图6示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例的流程图之四；
图7示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例形成的剖面图之三；
图8示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例的流程图之五；
图9示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例形成的剖面图之四；
图10示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例形成的剖面图之五；
图11示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例形成的剖面图之六；
图12示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例的流程图之六；
图13示出本发明一种自旋电子器件制备工件的制备方法一个具体实施例的流程图之七；
图14示出本发明一种自旋电子器件制备工件的制备方法一个具体例子中自旋电子器件的示意图；
图15示出图14中自旋电子器件沿虚线的剖面示意图；
图16示出本发明一种自旋电子器件制备工件的制备方法一个具体例子中样品电极层的示意图；
图17示出本发明一种自旋电子器件制备工件的制备方法一个具体例子中第一版图图形的示意图；
图18示出本发明一种自旋电子器件制备工件的制备方法一个具体例子中第二版图图形的示意图；
图19示出本发明一种自旋电子器件制备工件的制备方法一个具体例子中样品形成过程的示意图之一；
图20示出本发明一种自旋电子器件制备工件的制备方法一个具体例子中样品形成过程的示意图之二；
图21示出本发明一种自旋电子器件制备工件的制备方法一个具体例子中样品形成过程的示意图之三；
图22示出本发明一种自旋电子器件制备工件的制备方法一个具体例子中样品形成过程的示意图之四；
图23示出本发明一种自旋电子器件制备工件的制备方法一个具体例子中器件形成过程的示意图之一；
图24示出本发明一种自旋电子器件制备工件的制备方法一个具体例子中器件形成过程的示意图之二。
图25示出本发明一种自旋电子器件制备方法一个具体实施例的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
根据本发明的一个方面，本实施例公开了一种自旋电子器件制备工件的制备方法。如图1所示，本实施例中，所述方法包括：
S100：在衬底100上形成电极层400。
S200：在所述电极层400上形成牺牲层500和硬掩膜层600。
S300：通过图案化工艺在所述硬掩膜层600上形成版图图形。
S400：通过版图图形的开口对所述牺牲层500进行刻蚀至所述电极层400形成中空硬掩膜结构。
本发明通过在衬底100上形成电极层400，并在电极层400上形成牺牲层500和硬掩膜层600，从而可通过刻蚀牺牲层500，使牺牲层500和硬掩膜层600形成中空硬掩膜结构，进而通过变换角度在中空硬掩膜结构中沉积第一材料层210和第二材料层220，从而可得到两层或两层以上的不同图形的样品，本发明通过采用强度较高的牺牲层500对硬掩膜层600进行支撑，可提高中空硬掩膜结构的稳定性，防止中空硬掩膜结构不牢固和易坍塌的问题，此外，本发明在第一材料层210和第二材料层220沉积之前先制备电极层400，可以避免在制备电极层400时，整个器件与光刻胶、显影液和剥离液等接触，使得器件在沉积完成两层材料层后可以立即进行电学连接和测试，消除其他工艺步骤对器件性能的影响。
在优选的实施方式中，如图2所示，进一步包括在S100之前：
S000：在所述衬底100上形成绝缘层200。绝缘可防止衬底100具有的导电能力对器件的产生影响。优选的，可通过生长在衬底100形成绝缘层200，绝缘层200的厚度可为10～10000nm。绝缘层200的材料可为SiN、SiON、AlO和SiO2中的一种或者多种材料的组合，如图3所示。
在优选的实施方式中，如图4所示，所述S100具体可包括：
S110：在衬底100上形成刻蚀阻挡层300。
S120：在所述刻蚀阻挡层300上形成电极层400。
可以理解的是，刻蚀阻挡层300可通过生长形成，进一步可在刻蚀阻挡层300上生成电极金属层，然后通过光刻和刻蚀的方式，将电极金属层刻蚀为所需的电极的图形，刻蚀后的电极金属层即形成电极层400，如图5所示。当衬底100上形成有绝缘层200时，则可在绝缘层200上生长形成刻蚀阻挡层300。
在形成中空硬掩膜结构时，刻蚀的深度可通过控制刻蚀的时间来控制，本实施例中，通过设置刻蚀阻挡层300，刻蚀时间只需超过使电极露出所需时间的下限即可，无需进行精准的控制，若无该刻蚀阻挡层300，则需对刻蚀的时间进行精准地控制，太短则电极表面仍有钝化层材料覆盖，电极未露出，无法与器件接触；太长则电极下方的材料也被刻蚀，导致电极悬空，沉积的器件在电极处断开，无法与电极连接。通过预埋的刻蚀阻挡层300，保证刻蚀的过程中不会因为过度刻蚀影响硬掩膜层600的结构，即降低了对刻蚀钝化层材料的反应时间的控制精度的要求，也降低了对干法刻蚀刻穿硬掩膜层600的刻蚀程度控制精度的要求，由此降低了该工艺方案的实施难度。
其中，所述刻蚀阻挡层300的材料为AlO、CrO、NiO或SiC材料中的一种或多种。刻蚀阻挡层300的厚度可为10～100nm。该电极层400与器件的材料层电连接，以满足电学连接和测试的需求。优选的，该电极层400的材料可选用Ni、Cr、Ti、W等电极金属，电极层400的厚度可为10～100nm。
在优选的实施方式中，如图6所示，所述S200中在所述电极层400上形成牺牲层500具体包括：
S210：在所述电极层400上形成钝化层。其中，可通过生长的方式在电极层400上形成钝化层，钝化层的厚度优选的为100～10000nm，材料可选用SiN、SiON和SiO2等材料的一种或者多种组合做钝化层。采用SiN、SiON和SiO2等硬度较高的固体材料形成牺牲层500制备的用于遮挡式沉积的中空硬掩膜结构非常牢固，即使是在沉积所形成的高温环境中也不会坍塌，可以保证该中空结构在沉积过程中不产生形变，始终按照设计的遮挡方式进行沉积
S220：对所述钝化层进行平坦化处理得到牺牲层500。可以理解的是，由于在S210中生长的钝化层覆盖在电极层400上，因此，生长的钝化层的表面在电极层400的位置会形成凸起，该凸起会对后续的工艺产生影响，因此可通过打磨等平坦化处理工艺将凸起的部分磨平，得到一个平整的表面，平坦化处理后的钝化层即形成牺牲层500，如图7所示。
在优选的实施方式中，如图8所示，所述S300具体可包括：
S310：通过图案化工艺形成具有第一版图图形的硬掩膜层600，如图7所示。其中，可通过生长的方式在牺牲层500上形成硬掩膜层600，然后通过图案化工艺可得到具有第一版图图形的硬掩膜层600，硬掩膜层600的厚度可为10～100nm，硬掩膜层600的材料可为a-Si、Ti、TiO、Al、AlO、Ni、NiO、Cr和CrO等材料中的一种或多种。
S320：根据所述具有第一版图图形的硬掩膜层600通过图案化工艺形成具有第一版图图形和第二版图图形的硬掩膜层600，如图9和图10所示。
在优选的实施方式中，S400中通过版图图形的开口对所述牺牲层500进行刻蚀至所述电极层400形成中空硬掩膜结构，可通过气相氟化氢气体进行湿法刻蚀，氟化氢气体与牺牲层500反应的速度远大于与硬掩膜反应的速度，具有较高的选择比，同时该气体不与金属电极以及阻挡层反应，因此，经过刻蚀后，该硬掩膜和钝化层的双层膜中的钝化层被掏空，形成一个由固体材料构成的中空硬掩膜结构，同时，使得制得的电极层400从钝化层的覆盖中露出。如图11所示的图形A和图形B。其中，图形A对应位置露出的电极用于与后续沉积的器件材料层进行接触，图形B对应位置露出的电极用于器件外部的电学连接或者测试。本实施例中，通过将电极层400预埋在中空硬掩膜结构下方，并调整曝光和刻蚀工艺顺序，保证预埋的电极层400在制得中空硬掩膜结构的同时能够恰当地露出，使得器件可以在沉积完成后立即进行电学连接和测试，避免其他步骤中的溶剂与器件接触，对器件的性能造成影响。
在优选的实施方式中，如图12所示，所述S310具体可包括：
S311：在所述硬掩膜层600上涂覆第一光刻胶层700。
S312：通过第一版图对所述第一光刻胶层进行曝光。
S313：对所述第一光刻胶层进行刻蚀在所述硬掩膜层600上形成第一版图图形。
S314：剥离所述第一光刻胶层得到具有第一版图图形的硬掩膜层600。
具体的，请再次参照图9，第一光刻胶层可选用电子束胶，可通过电子束胶配合电子束曝光，在硬掩膜表面覆盖电子束胶并形成为器件沉积所设计的第一版图图形，进一步通过干法刻蚀，刻穿器件版图对应区域的硬掩膜层600。被电子束胶覆盖的区域在刻蚀过程中被保护，不受到刻蚀的影响，未被电子束胶覆盖的区域被刻穿，形成图形。在刻蚀完成后，可通过清洗剥离电子束胶。
在优选的实施方式中，如图13所示，所述S320具体可包括：
S321：在所述具有第一版图图形的硬掩膜层600上涂覆第二光刻胶层700。
S322：通过第二版图对所述第二光刻胶层进行曝光。
S323：对所述第二光刻胶层进行刻蚀在所述具有第一版图图形的硬掩膜层600上形成第二版图图形。
S324：剥离所述第二光刻胶层得到具有第一版图图形和第二版图图形的硬掩膜层600。
具体的，请再次参照图10，可通过光刻胶配合光刻，在硬掩膜表面覆盖第二光刻胶层，并设置电学连接和测试所设计的电极开口版图，通过干法刻蚀，例如，离子束刻蚀，刻穿电极开口版图对应区域的硬掩膜层600，形成第二版图图形，在其他实施方式中，也可采用湿法刻蚀，本发明对此并不作限定。刻蚀过程中，S310得到的硬掩膜层600上的第一版图图形会被第二光刻胶层保护，因此不会产生任何变化。在刻蚀完成后，通过清洗，可剥离去掉光刻胶。在S310和S320的刻蚀中，只需保证硬掩膜层600被刻穿，且未刻到下方的金属电极即可，无需对刻蚀停止的位置进行严格的控制。
在优选的实施方式中，S500和S600在沉积第一材料层210和第二材料层220时，可将样品置入样品托可以倾斜的电子束蒸发设备中，倾斜沉积第一材料层210，然后调整样品托倾斜的角度，垂直沉积第二材料层220。至此，获得了含有两层不同图形的器件，由于在两次沉积间没有破坏设备的真空环境，制得的器件的两层材料间可以保持较高的质量。
下面通过一个具体实施例来对本发明作进一步的说明，以制备图14所示的器件为例来说明该技术方案，图15为图14中虚线位置对应截面的示意图。该器件为π形结构的四端器件，位于下方的是第一种材料，位于上方的是第二种材料，制得的器件的四端要求均与电极相连接，用于电学连接和测试。自旋电子器件制备方法包括：
S1010：在衬底100上生长300nm厚的SiO2绝缘层200。
S1020：在SiO2上生长20nm厚的AlO刻蚀阻挡层300。
S1030：在AlO上依次生长Ti、W、Ti，厚度分别为10nm，30nm，10nm，并通过光刻和刻蚀的方式，将该Ti/W/Ti三层膜结构刻蚀为图16所示的电极层400，电极层400的A端用于和沉积制得的器件进行连接，B端用于器件的电学的连接和测试。该步骤完成后如图19所示。
S1040：在样品上生长800nm厚的SiO2钝化层。
S1050：对样品表面进行平坦化处理得到牺牲层500。
S1060：在样品上生长50nm厚的a-Si硬掩膜层600。
S1070：通过电子束胶和电子束曝光的方式，在a-Si表面覆盖电子束胶并形成为器件沉积所设计的器件版图(第一版图图形)，该版图如图17所示。通过干法刻蚀，刻穿器件版图对应区域的a-Si层。该步骤完成后如图20所示。
S1080：通过光刻胶和光刻的方式，在a-Si表面覆盖光刻胶并形成为电学连接和测试所设计的电极开口版图(第二版图图形)，该版图如图18所示。通过干法刻蚀，刻穿电极开口版图对应区域的a-Si层。该步骤完成后如图21所示。
S1090：通过氟化氢气体进行湿法刻蚀，形成中空硬掩膜结构，同时，下方在第3步中制得的Ti/W/Ti电极层400从SiO的覆盖中露出。该步骤完成后如图22所示。
S1100：将样品置入样品托可以倾斜的电子束蒸发设备中，倾斜沉积第一材料层210。如图23所示。只有在与沉积方向平行的图形对应的位置，材料会沉积到底部，其他位置的材料会沉积在侧壁上或者硬掩膜顶面。
S1110：调整样品托倾斜的角度，垂直沉积第二材料层220。如图24所示。器件版图对应的图形沉积到底部。最终，获得了含有两层不同图形的器件。由于在两次沉积间没有破坏设备的真空环境，制得的器件的两层材料间可以保持较高的质量。
本发明采用遮挡式沉积工艺，可保证两次材料层的沉积在不破坏真空的条件下进行，第一次沉积的材料不会受到氧化的影响，两层材料之间的界面可以保证较高的质量。
基于相同原理，本实施例还公开了一种自旋电子器件制备方法，如图25所示，所述方法包括：
S1000：在衬底100上形成电极层400；
S2000：在所述电极层400上形成牺牲层500和硬掩膜层600；
S3000：通过图案化工艺在所述硬掩膜层600上形成版图图形；
S4000：通过版图图形的开口对所述牺牲层500进行刻蚀至所述电极层400形成中空硬掩膜结构；
S5000：通过预设第一角度在所述中空硬掩膜结构中沉积第一材料层210；
S6000：通过预设第二角度在所述中空硬掩膜结构和所述第一材料层210上沉积形成第二材料层220。
由于该自旋电子器件解决问题的原理与以上方法类似，因此本自旋电子器件的实施可以参见方法的实施，在此不再赘述。
由于该自旋电子器件制备方法解决问题的原理与以上方法类似，因此本方法的实施可以参见方法的实施，在此不再赘述。
基于相同原理，本实施例还公开了一种自旋电子器件制备工件。所述自旋电子器件包括：形成在衬底100上的电极层400、形成在所述电极层400上的牺牲层500和硬掩膜层600，其中，所述牺牲层500中形成有中空硬掩膜结构，所述中空硬掩膜结构为通过图案化工艺在所述硬掩膜层600上形成版图图形，并通过版图图形的开口对所述牺牲层500进行刻蚀至所述电极层400形成。
由于该自旋电子器件制备工件解决问题的原理与以上方法类似，因此本自旋电子器件制备工件的实施可以参见方法的实施，在此不再赘述。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种自旋电子器件制备工件的制备方法，其特征在于，包括：
在衬底上形成电极层；
在所述电极层上形成牺牲层和硬掩膜层；
通过图案化工艺在所述硬掩膜层上形成版图图形；
通过版图图形的开口对所述牺牲层进行刻蚀至所述电极层形成中空硬掩膜结构。
2.根据权利要求1所述的自旋电子器件制备工件的制备方法，其特征在于，所述在衬底上形成电极层具体包括：
在衬底上形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成电极层。
3.根据权利要求1所述的自旋电子器件制备工件的制备方法，其特征在于，进一步包括在衬底上形成电极层，之前：
在所述衬底上形成绝缘层。
4.根据权利要求1所述的自旋电子器件制备工件的制备方法，其特征在于，所述在所述电极层上形成牺牲层和硬掩膜层具体包括：
在所述电极层上形成钝化层；
对所述钝化层进行平坦化处理得到牺牲层；
在所述牺牲层上形成硬掩膜层。
5.根据权利要求1所述的自旋电子器件制备工件的制备方法，其特征在于，通过图案化工艺在所述硬掩膜层上形成版图图形具体包括：
通过图案化工艺形成具有第一版图图形的硬掩膜层；
根据所述具有第一版图图形的硬掩膜层通过图案化工艺形成具有第一版本图形和第二版本图形的硬掩膜层。
6.根据权利要求5所述的自旋电子器件制备工件的制备方法，其特征在于，所述通过图案化工艺形成具有第一版图图形的硬掩膜层具体包括：
在所述硬掩膜层上涂覆第一光刻胶层；
通过第一版图对所述第一光刻胶层进行曝光；
对所述第一光刻胶层进行刻蚀以在所述硬掩膜层上形成第一版图图形；
剥离所述第一光刻胶层得到具有第一版图图形的硬掩膜层。
7.根据权利要求5所述的自旋电子器件制备工件的制备方法，其特征在于，所述根据所述具有第一版图图形的硬掩膜层通过图案化工艺形成具有第一版本图形和第二版本图形的硬掩膜层具体包括：
在所述具有第一版图图形的硬掩膜层上涂覆第二光刻胶层；
通过第二版图对所述第二光刻胶层进行曝光；
对所述第二光刻胶层进行刻蚀以在所述具有第一版图图形的硬掩膜层上形成第二版图图形；
剥离所述第二光刻胶层得到具有第一版图图形和第二版本图形的硬掩膜层。
8.根据权利要求1所述的自旋电子器件制备工件的制备方法，其特征在于，所述牺牲层的材料为SiN、SiON和SiO2中的一种或多种。
9.一种自旋电子器件制备方法，其特征在于，包括：
在衬底上形成电极层；
在所述电极层上形成牺牲层和硬掩膜层；
通过图案化工艺在所述硬掩膜层上形成版图图形；
通过版图图形的开口对所述牺牲层进行刻蚀至所述电极层形成中空硬掩膜结构；
通过预设第一角度在所述中空硬掩膜结构中沉积第一材料层；
通过预设第二角度在所述中空硬掩膜结构和所述第一材料层上沉积形成第二材料层。
10.一种自旋电子器件制备工件，其特征在于，包括：
形成在衬底上的电极层；
形成在所述电极层上的牺牲层和硬掩膜层，其中，所述牺牲层中形成有中空硬掩膜结构，所述中空硬掩膜结构为通过图案化工艺在所述硬掩膜层上形成版图图形，并通过版图图形的开口对所述牺牲层进行刻蚀至所述电极层形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911036784.2A CN110828558B (zh) | 2019-10-29 | 2019-10-29 | 一种自旋电子器件制备方法、制备工件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911036784.2A CN110828558B (zh) | 2019-10-29 | 2019-10-29 | 一种自旋电子器件制备方法、制备工件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110828558A true CN110828558A (zh) | 2020-02-21 |
| CN110828558B CN110828558B (zh) | 2021-07-30 |
Family
ID=69550961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911036784.2A Active CN110828558B (zh) | 2019-10-29 | 2019-10-29 | 一种自旋电子器件制备方法、制备工件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110828558B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114203866A (zh) * | 2021-10-19 | 2022-03-18 | 闽都创新实验室 | 预埋金属电极的垂直型发光三极管器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359715A (zh) * | 2008-09-26 | 2009-02-04 | 清华大学 | 一种自旋转移器件及其制备方法 |
| US20110204459A1 (en) * | 2009-04-30 | 2011-08-25 | International Business Machines Corp. | Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow |
| CN105161613A (zh) * | 2015-08-18 | 2015-12-16 | 北京航空航天大学 | 一种基于双势垒结构的磁存储器件 |
| CN108933193A (zh) * | 2017-05-26 | 2018-12-04 | 北京大学 | 一种铁磁半导体薄膜的转移方法及应用 |
-
2019
- 2019-10-29 CN CN201911036784.2A patent/CN110828558B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359715A (zh) * | 2008-09-26 | 2009-02-04 | 清华大学 | 一种自旋转移器件及其制备方法 |
| US20110204459A1 (en) * | 2009-04-30 | 2011-08-25 | International Business Machines Corp. | Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow |
| CN105161613A (zh) * | 2015-08-18 | 2015-12-16 | 北京航空航天大学 | 一种基于双势垒结构的磁存储器件 |
| CN108933193A (zh) * | 2017-05-26 | 2018-12-04 | 北京大学 | 一种铁磁半导体薄膜的转移方法及应用 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114203866A (zh) * | 2021-10-19 | 2022-03-18 | 闽都创新实验室 | 预埋金属电极的垂直型发光三极管器件及其制备方法 |
| CN114203866B (zh) * | 2021-10-19 | 2023-12-05 | 闽都创新实验室 | 预埋金属电极的垂直型发光三极管器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110828558B (zh) | 2021-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1777955B (zh) | 与mram器件中磁电子元件上的导电层形成接触的方法 | |
| US8563225B2 (en) | Forming a self-aligned hard mask for contact to a tunnel junction | |
| US20120052258A1 (en) | Patterning of and contacting magnetic layers | |
| KR20190101306A (ko) | 60 ｎｍ 이하 자기저항 랜덤 액세스 메모리(ＭＲＡＭ) 디바이스를 위한 큰 높이의 상부 금속 전극의 제조 | |
| JP2013243395A (ja) | 磁気トンネル接合構造体を形成する方法 | |
| EP4227693A1 (en) | Quantum chip test structure and manufacturing method therefore, and quantum chip test method and manufacturing method | |
| KR20020079503A (ko) | 자기 메모리 형성 방법 | |
| CN113036030B (zh) | 一种超导电路制备方法及一种超导量子芯片 | |
| CN110828558B (zh) | 一种自旋电子器件制备方法、制备工件及其制备方法 | |
| KR20130005185A (ko) | 미세 홀 배열 및 미세 전극 배열 형성 방법 | |
| CN110246762B (zh) | 金属侧壁的制备方法及器件结构 | |
| CN111164776A (zh) | 图案化多层硬掩模以制造20纳米及更小磁性随机存取存储器装置 | |
| CN116598194B (zh) | 硬掩膜的制作方法及存储器 | |
| KR20080008892A (ko) | 반도체 소자의 콘택 패턴 형성 방법 | |
| US20100099255A1 (en) | Method of forming a contact through an insulating layer | |
| CN107742608B (zh) | 双重图形侧墙掩膜刻蚀工艺 | |
| KR20030070598A (ko) | 자기헤드에 대한 시드층 제거를 위한 방법 | |
| KR20080010663A (ko) | 반도체 소자의 제조 방법 | |
| CN111463342B (zh) | 一种纳米超导量子干涉器件及其制备方法 | |
| JPH04262132A (ja) | 微小らせん構造体の製造方法 | |
| CN116133495B (zh) | 一种碳基传感芯片的制备方法 | |
| US20080138924A1 (en) | Method of fabricating electric field sensor having electric field shield | |
| CN111864048A (zh) | 基于超导桥结的串联超导量子干涉器阵列制备方法及结构 | |
| US8426935B2 (en) | Electronic device, memory device, and method of fabricating the same | |
| CN103972386A (zh) | 一种制备高存储密度多值纳米晶存储器的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |