CN110827892A - 闪存的数据写入方法与其控制装置 - Google Patents

闪存的数据写入方法与其控制装置 Download PDF

Info

Publication number
CN110827892A
CN110827892A CN201910955330.9A CN201910955330A CN110827892A CN 110827892 A CN110827892 A CN 110827892A CN 201910955330 A CN201910955330 A CN 201910955330A CN 110827892 A CN110827892 A CN 110827892A
Authority
CN
China
Prior art keywords
bit
polarity
cell
data
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910955330.9A
Other languages
English (en)
Other versions
CN110827892B (zh
Inventor
杨宗杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN110827892A publication Critical patent/CN110827892A/zh
Application granted granted Critical
Publication of CN110827892B publication Critical patent/CN110827892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Abstract

本发明公开了一种闪存的数据写入方法与其控制装置，所述闪存包括有多个多层单元，其中每一个多层单元可用来储存多个位，所述方法包括有：分别对所述多个多层单元中的每一个多层单元储存一第一位；判断所述每一个多层单元是否都分别储存了所述第一位；以及当所述每一个多层单元都分别储存了所述第一位时，分别对所述每一个多层单元储存一第二位。本发明可大幅减少所述闪存内满载数据被抹去的次数，并增加所述闪存内未满载数据被抹去的次数，以提高所述闪存的写入速度和使用寿命。

Description

闪存的数据写入方法与其控制装置
本申请要求2015年03月31日提交的中国专利申请号201510148225.6的权利，所述专利文献进一步以中国台湾专利申请号103140545的申请日2014年11月21日作为优先权日，并且在此被完全引述作为参考。
技术领域
本发明涉及一闪存的数据写入方法与其控制装置，尤其涉及提高一闪存的使用寿命与操作速度的方法与其控制装置。
背景技术
一般而言，当一闪存控制电路将一数据写入一闪存内的一个记忆单元时，所述闪存控制电路会先将之前储存在所述记忆单元内的数据抹去，接着才将所述数据写入所述记忆单元内。然而此一作法将会拖慢所述闪存的数据写入速度，因为所述闪存控制电路必须要花时间来将之前储存在所述记忆单元内的数据抹去。再者，一般而言，一闪存的使用寿命是受限于所述闪存的写入与抹去次数。若所述闪存的写入与抹去次数越高，则所述闪存的使用寿命就越低。总言之，若所述闪存的写入与抹去次数越少，则所述闪存的使用寿命就越高。因此，如何同时提高所述闪存的数据写入速度以及使用寿命已成为此领域所亟需解决的问题。
发明内容
因此，本发明所公开的方法与其控制装置主要是提高一闪存的使用寿命与操作速度。
依据本发明的一第一实施例，其揭示了一种将数据写入一闪存的方法，其中所述闪存包括有多个多层单元，其中每一个多层单元可用来储存多个位，所述方法包括有：平均地将一组数据分别储存于所述多个多层单元中的每一个多层单元的一第n位，其中n是大于0的正整数；判断所述每一个多层单元的所述第n位是否都分别储存数据；以及当所述每一个多层单元的所述第n位都分别储存了所述第一位时，分别对所述每一个多层单元的第n+1位进行储存；其中，平均地将所述组数据分别储存于所述每一个多层单元的所述第n位的步骤包括针对所述每一个多层单元进行以下操作：判断要被写入所述多层单元的所述第n位的数据的数据极性，以决定是否对所述多层单元的注入电荷量；其中若所述数据极性为一第一极性，则不对所述多层单元的一浮栅注入一第一电荷量；以及若所述数据极性为一第二极性，则对所述多层单元的所述浮栅注入所述第一电荷量，所述第二极性不同于所述第一极性。
依据本发明的一第二实施例，其揭示了一种控制装置，其用来将数据写入一闪存，其中所述闪存包括有多个多层单元，每一个多层单元可用来储存多个位。所述控制装置包括写入电路以及一判断电路，所述写入电路用来平均地将一组数据分别储存于所述多个多层单元中的每一个多层单元的一第n位，其中n是大于0的正整数；以及所述判断电路用来判断所述每一个多层单元的所述第n位是否都分别储存了；其中若当所述每一个多层单元的所述第n位都分别储存了所述第一位时，分别对所述每一个多层单元的第n+1位进行储存。其中，所述写入电路包括有：一判断单元，用来判断要被写入所述多层单元的所述第n位的数据的数据极性，以决定是否对所述多层单元的注入电荷量；以及一写入单元，其中若所述数据极性为一第一极性，则所述写入单元不对所述多层单元的一浮栅注入一第一电荷量；以及若所述数据极性为一第二极性，则所述写入单元对所述多层单元的所述浮栅注入所述第一电荷量，所述第二极性不同于所述第一极性。
依据以上的实施例，本发明可大幅减少所述闪存内满载数据被抹去的次数，并增加所述闪存内未满载数据被抹去的次数，以提高所述闪存的写入速度和使用寿命。
附图说明
图1是本发明一种控制装置的一实施例示意图。
图2是本发明一多层单元的一实施例示意图。
图3是本发明一种将数据写入一闪存的方法的一实施例流程图。
图4是当本发明一闪存内的8192颗多层单元都被写入一个位的数据后的电荷分布的一实施例示意图。
图5是当本发明一闪存内的8192颗多层单元都被写入两个位的数据后的电荷分布的一实施例示意图。
图6是当本发明一闪存内的8192颗多层单元都被写入三个位的数据后的电荷分布的一实施例示意图。
图7是本发明将三个位的数据写入一闪存内的每一个多层单元的准则的一实施例示意图。
其中，附图标记说明如下：
100 控制装置
102 闪存
104 写入电路
106 判断电路
108 设定电路
110 读取电路
102_1-102_n 闪存分页
200 多层单元
202 控制栅
204 浮栅
206 氧化层
208 源极区域
210 漏极区域
212 P型基底
300 方法
302～324 步骤
402～404、502～508、602～616 曲线
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的「包括」是一开放式的用语，故应解释成「包括但不限定于」。此外，「耦接」一词在此是包括任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电气连接于所述第二装置，或者通过其他装置或连接手段间接地电气连接至所述第二装置。
请参考图1。图1所示是依据本发明一种控制装置100的一实施例示意图。控制装置100是一闪存控制电路，因此图1另绘示出一闪存102。闪存102是包括有多个多层单元(multi-level cell)，其中每一个多层单元可用来储存多个位的数据。举例来说，闪存102可以是一闪存区块(Block)或一闪存分页(Page)。在本实施例中，图1所示的闪存102是一闪存区块，所述闪存区块是包括有多个闪存分页102_1-102_n，其中多个闪存分页102_1-102_n是分别由多条字符线(Word line)WL_1-WL_n所控制。进一步而言，多个闪存分页102_1-102_n中的每一个闪存分页都会具有多个多层单元。例如，第一个闪存分页102_1中多个多层单元T1_1-T1_m的多个栅极(Gate)均耦接于第一条字符线WL_1，第二个闪存分页102_2中多个多层单元T2_1-T2_m的多个栅极均耦接于第二条字符线WL_2。此外，第n个闪存分页102_n中多个多层单元Tn_1-Tn_m的漏极(Drain)是本实施例闪存102的位线(Bit line)的输出，而第1个闪存分页102_1中多个多层单元T1_1-T1_m的源极(Source)是耦接于一特定电压，例如所述特定电压可以是一接地电压。请注意，本实施例所示的闪存102只是一个简化的闪存区块，在具体实施例中闪存102可能还包括有其他的控制电路来选择性地控制每一个位线的输出以及选择性地控制每一个源极的接地。由于所述电路并不是本发明的重点，因此在此不另赘述。
此外，所述多个多层单元中的每一个多层单元可视为一颗金属氧化物半导体场效晶体管(MOSFET)，如图2所示。图2所示是依据本发明一多层单元200的一实施例示意图。多层单元200会包括有一控制栅202以及一浮栅(floating gate)204，其中控制栅202与浮栅204之间是由一氧化层206来区隔。为了方便叙述，本实施例的多层单元200是以一N型场效晶体管来加以实作，因此所述金属氧化物半导体场效晶体管的一源极区域208以及一漏极区域210都是N型区域，而源极区域208以及漏极区域210之间则是一P型基底(P-substrate)212。
此外，为了更清楚描述本发明的精神所在，本实施例所述的多层单元是以三阶快闪记忆单元(TLC,Triple level cell)为例。然而，本发明并未以此为限，任何多阶的快闪记忆单元(MLC,Multi-level cell)均属于本发明的范畴所在。
依据本发明的所述实施例，控制装置100包括有一写入电路104、一判断电路106、一设定电路108以及一读取电路110。写入电路104是用来分别对闪存102内的所述多个多层单元(即T1_1-T1_m,…,Tn_1-Tn_m)中的每一个多层单元储存一第一位。判断电路106是用来判断所述每一个多层单元是否都分别储存了所述第一位。若判断电路106判断出所述每一个多层单元都分别储存了所述第一位时，写入电路104分别对所述每一个多层单元储存一第二位。接着，判断电路106会再次判断所述每一个多层单元是否都分别储存了所述第二位。若判断电路106判断出所述每一个多层单元都分别储存了所述第二位时，写入电路104分别对所述每一个多层单元储存一第三位。设定电路108是用来设定至少一个临界电压。读取电路110是用来依据所述至少一个临界电压来读取闪存102内所述多个多层单元所储存的位数据。
进一步而言，控制装置100的操作可以简化为图3所示的步骤。图3所示是依据本发明一种将数据写入闪存102的方法300的一实施例流程图。倘若大体上可达到相同的结果，并不需要一定照图3所示的流程中的步骤顺序来进行，且图3所示的步骤不一定要连续进行，也就是说其他步骤也可插入其中。此外，以下针对本实施例技术特征的描述是假设闪存102内的所述多个多层单元于一开始并没有储存任何的数据位。因此，本实施例的方法300包括有：
步骤302：开始闪存102的数据写入操作；
步骤304：分别对所述多个多层单元中的每一个多层单元储存所述第一位；
步骤306：判断所述每一个多层单元是否都分别储存了所述第一位，若是，则跳至步骤308，若否，则跳至步骤304；
步骤308：判断是否还有数据要被写入闪存102，若是，则跳至步骤310，若否，则跳至步骤324；
步骤310：分别对所述多个多层单元中的每一个多层单元储存所述第二位；
步骤312：判断所述每一个多层单元是否都分别储存了所述第二位，若是，则跳至步骤314，若否，则跳至步骤310；
步骤314：判断是否还有数据要被写入闪存102，若是，则跳至步骤316，若否，则跳至步骤324；
步骤316：分别对所述多个多层单元中的每一个多层单元储存所述第三位；
步骤318：判断所述每一个多层单元是否都分别储存了所述第三位，若是，则跳至步骤320，若否，则跳至步骤316；
步骤320：判断是否还有数据要被写入闪存102，若是，则跳至步骤322，若否，则跳至步骤324；
步骤322：将数据写入另一个闪存或抹去(erase)闪存102的所述多个多层单元内的电荷以继续将数据写入闪存102；
步骤324：结束闪存102的数据写入操作。
首先，当闪存102还没有被写入数据位之前，闪存102的所述多个多层单元的浮栅并不具有电荷。接着，当有数据要被写入闪存102时，写入电路104就会开始分别对所述多个多层单元中的每一个多层单元储存一第一位(步骤304)。举例来说，若闪存102内一共有8192颗多层单元，则写入电路104在步骤304中会依序地对每一颗多层单元写入一个位的数据，一直到数据被写完或每一颗多层单元都储存了一个位的数据为止。进一步而言，针对所述每一个多层单元，判断电路106会先判断要被写入所述多层单元的所述第一位的一数据极性，若所述数据极性为一第一极性，则写入电路104不对所述多层单元的浮栅注入一第一电荷量。总言之，若所述数据极性为一第二极性，则写入电路104对所述多层单元的所述浮栅注入所述第一电荷量。请注意，在本实施例中，所述第一极性是位1，而所述第二极性是位0，然本发明并不以此为限。换句话说，所述第一极性是位0以及所述第二极性是位1也是属于本发明的范围所在。
请参考图4，图4所示是当本发明闪存102内的8192颗多层单元都被写入一个位的数据后的电荷分布的一实施例示意图，其中曲线402代表一共有4096颗多层单元所储存的数据是位1，以及曲线404代表一共有4096颗多层单元所储存的数据是位0。请注意，图4所示的电荷分布仅是本发明的一实施例而已，本发明也不以此为限。换句话说，在本发明的其他实施例中，用来储存位1的多层单元的个数不一定是相等于用来储存位0的多层单元的个数。
此外，在本实施例中，由于当所述数据极性为位1时，写入电路104不对所述多层单元的浮栅注入所述第一电荷量，因此被写入位1的所述多层单元的浮栅所储存的电荷会比被写入位0的所述多层单元的浮栅所储存的电荷来得少。如此一来，在图4中位1所对应的电压会比位0所对应的电压来得低。因此，当读取电路110要读取闪存102内的一颗多层单元所储存的一数据时，只要将所述颗多层单元的字符线耦接至一临界电压Vth1即可，其中临界电压Vth1是由设定电路108所产生。进一步而言，当临界电压Vth1耦接至所述颗多层单元的栅极时，若所述颗多层单元会输出一电流信号于对应的字符线时，则所述颗多层单元所储存的数据就是位1。总言之，当临界电压Vth1耦接至所述颗多层单元的栅极时，若所述颗多层单元不会输出一电流信号于对应的字符线时，则所述颗多层单元所储存的数据就是位0。
另一方面，在步骤306中，若判断电路106判断出闪存102中还有多层单元没被写入了一个位的数据，则写入电路104就会继续对所述多层单元写入一个位的数据，一直到数据被写完或每一颗多层单元都储存了一个位的数据为止。若判断电路106判断出闪存102内的每一颗多层单元都被写入了一个位的数据后，依然还有数据要被写入闪存102(步骤308)，此时写入电路104就会依序对所述多个多层单元中的每一个多层单元储存所述第二位，一直到数据写完或每一颗多层单元都储存了两个位的数据为止(步骤310)。
在步骤308中，若判断电路106判断出已经没数据要被写入闪存102中，则控制装置100就会结束闪存102的数据写入操作(步骤324)。
在步骤310中，写入电路104会对已经储存有一个位数据的所述多个多层单元继续写入一第二位，一直到数据写完或每一颗多层单元都储存了两个位的数据为止。进一步而言，针对所述每一个多层单元，判断电路106会先判断所述多层单元原本所储存的所述第一位的所述数据极性以及接着要写入的所述第二位的所述数据极性，若所述多层单元的所述第一位的所述数据极性为位1以及所述第二位的所述数据极性也是位1，则写入电路104就不对所述多层单元的所述浮栅注入一第二电荷量。若所述多层单元的所述第一位的所述数据极性为位1以及所述第二位的所述数据极性是位0，则写入电路104就对所述多层单元的所述浮栅注入所述第二电荷量。若所述多层单元的所述第一位的所述数据极性为位0以及所述第二位的所述数据极性是位1，则写入电路104就不对所述多层单元的所述浮栅注入一第三电荷量。若所述多层单元的所述第一位的所述数据极性为位0以及所述第二位的所述数据极性也是位0，则写入电路104就对所述多层单元的所述浮栅注入所述第三电荷量，其中所述第二电荷量是不同于所述第三电荷量。在本实施例中，所述第二电荷量是大于所述第三电荷量，如图5所示。
图5所示是当本发明闪存102内的8192颗多层单元都被写入两个位的数据后的电荷分布的一实施例示意图，其中曲线502代表一共有2048颗多层单元所储存的数据是位11，曲线504代表一共有2048颗多层单元所储存的数据是位01，曲线506代表一共有2048颗多层单元所储存的数据是位00，以及曲线508代表一共有2048颗多层单元所储存的数据是位10。请注意，图5所示的电荷分布仅是本发明的一实施例而已，本发明也不以此为限。换句话说，在本发明的其他实施例中，用来储存位11、01、00、10分别的多层单元的个数不一定是相等的，其分别的个数也可以是任意分配的。因此，从上述的写入操作可以得知，对一颗多层单元而言，第一次写入的所述第一位可以视为所述多层单元所储存数据的最高有效位(MSB)，而第二次写入的所述第二位可以视为所述多层单元所储存数据的最低有效位(LSB)。
此外，从上述的写入数据的操作可以得知，当所述多层单元的所述第一位的所述数据极性为位1以及所述第二位的所述数据极性也是位1时，写入电路104就不会对所述多层单元的所述浮栅注入任何电荷量；当所述多层单元的所述第一位的所述数据极性为位1以及所述第二位的所述数据极性是位0，写入电路104就只会对所述多层单元的所述浮栅注入所述第二电荷量；当所述多层单元的所述第一位的所述数据极性为位0以及所述第二位的所述数据极性是位1，写入电路104就只会对所述多层单元的所述浮栅注入所述第一电荷量；以及当所述多层单元的所述第一位的所述数据极性为位0以及所述第二位的所述数据极性也是位0，写入电路104就会对所述多层单元的所述浮栅注入所述第一电荷量与所述第三电荷量。因此，被写入数据为位11、01、00、10分别的所述多层单元的浮栅所储存的电荷会依序增加，如图5所示。如此一来，当读取电路110要读取闪存102内的一颗多层单元所储存的一数据时，只要将所述颗多层单元的字符线依序耦接至三个不同的临界电压(即临界电压Vth1、Vth2、Vth3)就可以区别出所述颗多层单元所储存的两个位的数据，其中临界电压Vth1、Vth2、Vth3是由设定电路108所产生。请注意，本发明并未限定读取电路110读取出闪存102内的多层单元所分别储存的两个位的数据的方法。由于此领域具有通常知识者可轻易依据临界电压Vth1、Vth2、Vth3来读取出一多层单元所储存的两个位的数据，因此读取电路110的细部操作在此不另赘述。
在步骤312中，若判断电路106判断出闪存102中还有多层单元没被写入了两个位的数据，则写入电路104就会继续对所述多层单元写入第二个位的数据，一直到数据被写完或每一颗多层单元都储存了两个位的数据为止。若判断电路106判断出闪存102内的每一颗多层单元都被写入了两个位的数据后，依然还有数据要被写入闪存102时(步骤314)，此时写入电路104就会依序对所述多个多层单元中的每一个多层单元储存所述第三位，一直到数据写完或每一颗多层单元都储存了三个位的数据为止(步骤316)。
在步骤314中，若判断电路106判断出已经没数据要被写入闪存102中，则控制装置100就会结束闪存102的数据写入操作(步骤324)。
在步骤316中，写入电路104会对已经储存有两个位数据的所述多个多层单元继续写入一第三位，一直到数据写完或每一颗多层单元都储存了三个位的数据为止。进一步而言，针对所述每一个多层单元，判断电路106会先判断所述多层单元原本所储存的所述第一、二位的所述数据极性以及接着要写入的所述第三位的所述数据极性，若所述多层单元的所述第一、二位的所述数据极性为位11以及所述第三位的所述数据极性也是位1，则写入电路104就不对所述多层单元的所述浮栅注入一第四电荷量。若所述多层单元的所述第一、二位的所述数据极性为位11以及所述第三位的所述数据极性是位0，则写入电路104就会对所述多层单元的所述浮栅注入所述第四电荷量。若所述多层单元的所述第一、二位的所述数据极性为位01以及所述第三位的所述数据极性是位1，则写入电路104就不对所述多层单元的所述浮栅注入一第五电荷量。若所述多层单元的所述第一、二位的所述数据极性为位01以及所述第三位的所述数据极性是位0，则写入电路104就会对所述多层单元的所述浮栅注入所述第五电荷量。若所述多层单元的所述第一、二位的所述数据极性为位00以及所述第三位的所述数据极性是位1，则写入电路104就不对所述多层单元的所述浮栅注入一第六电荷量。若所述多层单元的所述第一、二位的所述数据极性为位00以及所述第三位的所述数据极性是位0，则写入电路104就会对所述多层单元的所述浮栅注入所述第六电荷量。若所述多层单元的所述第一、二位的所述数据极性为位10以及所述第三位的所述数据极性是位1，则写入电路104就不对所述多层单元的所述浮栅注入一第七电荷量。若所述多层单元的所述第一、二位的所述数据极性为位10以及所述第三位的所述数据极性是位0，则写入电路104就会对所述多层单元的所述浮栅注入所述第七电荷量，其中所述第四电荷量、所述第五电荷量、所述第六电荷量与所述第七电荷量互为不同的电荷量。在本实施例中，所述第四电荷量、所述第五电荷量、所述第六电荷量与所述第七电荷量是逐渐递增，如图6所示。
图6所示是当本发明闪存102内的8192颗多层单元都被写入三个位的数据后的电荷分布的一实施例示意图，其中曲线602代表一共有1024颗多层单元所储存的数据是位111，曲线604代表一共有1024颗多层单元所储存的数据是位011，曲线606代表一共有1024颗多层单元所储存的数据是位001，曲线608代表一共有1024颗多层单元所储存的数据是位101，曲线610代表一共有1024颗多层单元所储存的数据是位100，曲线612代表一共有1024颗多层单元所储存的数据是位000，曲线614代表一共有1024颗多层单元所储存的数据是位010，以及曲线616代表一共有1024颗多层单元所储存的数据是位110。请注意，图6所示的电荷分布仅是本发明的一实施例而已，本发明也不以此为限。换句话说，在本发明的其他实施例中，用来储存位111、011、001、101、100、000、010、110分别的多层单元的个数不一定是相等的，其分别的个数也可以是任意分配的。因此，从上述的写入操作可以得知，对一颗多层单元而言，第一次写入的所述第一位可以视为所述多层单元所储存数据的最高有效位(MSB)，第二次写入的所述第二位可以视为所述多层单元所储存数据的第二有效位，以及第三次写入的所述第三位可以视为所述多层单元所储存数据的最低有效位(LSB)。
此外，从上述的写入数据的操作可以得知，当所述多层单元的所述第一、二位的所述数据极性为位11以及所述第三位的所述数据极性是位1时，写入电路104就不会对所述多层单元的所述浮栅注入任何电荷量；当所述多层单元的所述第一、二位的所述数据极性为位11以及所述第三位的所述数据极性是位0，写入电路104就只会对所述多层单元的所述浮栅注入所述第四电荷量；当所述多层单元的所述第一、二位的所述数据极性为位01以及所述第三位的所述数据极性是位1，写入电路104就只会对所述多层单元的所述浮栅注入所述第一电荷量；当所述多层单元的所述第一、二位的所述数据极性为位01以及所述第三位的所述数据极性是位0，写入电路104就会对所述多层单元的所述浮栅注入所述第一电荷量与所述第六电荷量；当所述多层单元的所述第一、二位的所述数据极性为位00以及所述第三位的所述数据极性是位1时，写入电路104就只会对所述多层单元的所述浮栅注入所述第一电荷量和所述第三电荷量；当所述多层单元的所述第一、二位的所述数据极性为位00以及所述第三位的所述数据极性是位0时，写入电路104就只会对所述多层单元的所述浮栅注入所述第一电荷量、所述第三电荷量和所述第七电荷量；当所述多层单元的所述第一、二位的所述数据极性为位10以及所述第三位的所述数据极性是位1，写入电路104就只会对所述多层单元的所述浮栅注入所述第二电荷量；当所述多层单元的所述第一、二位的所述数据极性为位10以及所述第三位的所述数据极性是位0，写入电路104就只会对所述多层单元的所述浮栅注入所述第二电荷量和所述第五电荷量。因此，被写入数据为位111、011、001、101、100、000、010、110分别的所述多层单元的浮栅所储存的电荷会依序增加，如图6所示。如此一来，当读取电路110要读取闪存102内的一颗多层单元所储存的一数据时，只要将所述颗多层单元的字符线依序耦接至六个不同的临界电压(即临界电压Vth1、Vth2、Vth3、Vth4、Vth5、Vth6)就可以区别出所述颗多层单元所储存的三个位的数据，其中临界电压Vth1、Vth2、Vth3、Vth4、Vth5、Vth6是由设定电路108所产生。请注意，本发明并未限定读取电路110读取出闪存102内的多层单元所分别储存的三个位的数据的方法。由于此领域具有通常知识者可轻易依据临界电压Vth1、Vth2、Vth3、Vth4、Vth5、Vth6来读取出一多层单元所储存的三个位的数据，因此读取电路110的细部操作在此不另赘述。
在步骤318中，若判断电路106判断出闪存102中还有多层单元没被写入了三个位的数据，则写入电路104就会继续对所述多层单元写入第三个位的数据，一直到数据被写完或每一颗多层单元都储存了三个位的数据为止。若判断电路106判断出闪存102内的每一颗多层单元都被写入了三个位的数据后，依然还有数据要被写入闪存102时(步骤320)，此时写入电路104就会将数据写入另一个闪存或抹去(erase)闪存102的所述多个多层单元内的电荷以继续将数据写入闪存102，并重复上述的步骤302-322。
在步骤320中，若判断电路106判断出已经没数据要被写入闪存102中，则控制装置100就会结束闪存102的数据写入操作(步骤324)。
从上述方法300的操作步骤可以得知，当写入电路104要将位1写入一颗多层单元时，写入电路104就不会将电荷注入所述多层单元的浮栅内，而当写入电路104要将位0写入所述多层单元时，写入电路104就会将电荷注入所述多层单元的浮栅内，如图7所示。图7所示是依据本发明将三个位的数据写入闪存102内的每一个多层单元的准则的一实施例示意图。因此，在第一次写入所述多层单元时，若所述数据的位是1，则不注入电荷，若所述数据的位是0，则注入所述第一电荷量。在第二次写入所述多层单元时，若所述数据的位是11或01，则不注入电荷；若所述数据的位是10，则注入所述第二电荷量；若所述数据的位是00，则注入所述第三电荷量。在第三次写入所述多层单元时，若所述数据的位是111、101、011或001，则不注入电荷；若所述数据的位是110，则注入所述第四电荷量；若所述数据的位是100，则注入所述第五电荷量；若所述数据的位是010，则注入所述第六电荷量；若所述数据的位是000，则注入所述第七电荷量。
请注意，虽然上述本实施例是以可储存三个位的三阶快闪记忆单元为例，但是此领域具有通常知识者在阅读完本实施例的操作特征后应可理解本发明的数据写入方法也适用于任何多阶的快闪记忆单元，因此其也属于本发明的范畴所在。
依据本发明的方法300，控制装置100可以具有至少两种不同的数据写入操作。第一，如果有大量的数据要被写入闪存102时，控制装置100就会将闪存102内的每一个多层单元都会先被写满一个位的数据后，才会开始写入第二个位的数据，当闪存102内的每一个多层单元都被写满两个位的数据后，最后才会开始写入第三个位的数据。当闪存102内的每一个多层单元都被写满三个位的数据后，控制装置100才会将数据继续存入另一个闪存中。第二，如果每一次都只有少量的数据要被写入闪存102时，例如所述少量的数据只会写入闪存102内的每一个多层单元的一或两个位，此时控制装置100就可以在每一次新的数据要被写入闪存102之前将对闪存102进行抹去的操作，以将前一次写入所述多层单元的一或两个位的数据抹去。接着，控制装置100才将新的数据要被写入闪存102。
从上述的两种不同的数据写入操作可以得知，第一种数据写入操作至少是在闪存102内的每一个多层单元都被写满三个位的数据后，控制装置100才会对闪存102进行抹去的操作。因此，第一种数据写入操作可以大幅减少三位的数据(即满载的数据)的抹去的次数，进而提高了闪存102的写入速度和使用寿命。第二种数据写入操作是在数据写入闪存102内的每一个多层单元的一或两个位后，控制装置100就会对闪存102进行抹去的操作。虽然第二种数据写入操作所造成的数据抹去次数比较多，但是控制装置100只是对闪存102内的一或两个位的数据(即未满载的数据)进行抹去的操作，而不是对三位的数据进行抹去的操作。因此，第二种数据写入操作也是可以提高闪存102的使用寿命。
综上所述，本发明所公开闪存控制电路的控制方法是先利用一闪存内的每一个多层单元的较低位来写入数据，待所述较低位都被写入数据后才将数据写入所述每一个多层单元的较高位。如此一来，本发明就可以大幅减少所述闪存内满载数据被抹去的次数，并增加所述闪存内未满载数据被抹去的次数，以提高所述闪存的写入速度和使用寿命。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (22)

1.一种闪存的数据写入方法，其特征在于，所述闪存包括有多个多层单元，其中每一个多层单元可用来储存多个位，所述方法包括有：
平均地将一组数据分别储存于所述多个多层单元中的每一个多层单元的一第n位，其中n是大于0的正整数；
判断所述每一个多层单元的所述第n位是否都分别储存数据；以及
当所述每一个多层单元的所述第n位都分别储存了所述第一位时，分别对所述每一个多层单元的第n+1位进行储存；
其中，平均地将所述组数据分别储存于所述每一个多层单元的所述第n位的步骤包括针对所述每一个多层单元进行以下操作：
判断要被写入所述多层单元的所述第n位的数据的数据极性，以决定是否对所述多层单元的注入电荷量；其中若所述数据极性为一第一极性，则不对所述多层单元的一浮栅注入一第一电荷量；以及若所述数据极性为一第二极性，则对所述多层单元的所述浮栅注入所述第一电荷量，所述第二极性不同于所述第一极性。
2.如权利要求1所述的方法，其特征在于，对所述每一个多层单元而言，所述第n位是所述多层单元所储存的一最大有效位以及所述第n+1位是所述多层单元所储存的一最小有效位。
3.如权利要求1所述的方法，其特征在于，对所述每一个多层单元而言，所述第n位是所述多层单元所储存的一最小有效位以及所述第n+1位是所述多层单元所储存的一最大有效位。
4.如权利要求1所述的方法，其特征在于：还包括有：
判断所述每一个多层单元是否都分别储存了所述第n+1位；以及
当所述每一个多层单元都分别储存了所述第n+1位时，分别对所述每一个多层单元的第n+2位储存数据一。
5.如权利要求4所述的方法，其特征在于，对所述每一个多层单元而言，所述第n位是所述多层单元所储存的一最大有效位，所述第n+1位是所述多层单元所储存的一第二有效位，以及所述第n+2位是所述多层单元所储存的一最小有效位。
6.如权利要求4所述的方法，其特征在于，对所述每一个多层单元而言，所述第n位是所述多层单元所储存的一最小有效位，所述第n+1位是所述多层单元所储存的一第二有效位，以及所述第n+2位是所述多层单元所储存的一最大有效位。
7.如权利要求1所述的方法，其特征在于，所述第一极性是位1，而所述第二极性是位0；或所述第一极性是位0，而所述第二极性是位1。
8.如权利要求1所述的方法，其特征在于，分别对所述每一个多层单元储存所述第n+1位的步骤包括有：
针对所述每一个多层单元：
判断要被写入所述多层单元的所述第n+1位的所述数据极性；
若所述多层单元的所述第n位的所述数据极性为所述第一极性以及若所述多层单元的所述第n+1位的所述数据极性为所述第一极性，则不对所述多层单元的所述浮栅注入一第二电荷量；
若所述多层单元的所述第n位的所述数据极性为所述第一极性以及若所述多层单元的所述第n+1位的所述数据极性为所述第二极性，则对所述多层单元的所述浮栅注入所述第二电荷量；
若所述多层单元的所述第n位的所述数据极性为所述第二极性以及若所述多层单元的所述第n+1位的所述数据极性为所述第一极性，则不对所述多层单元的所述浮栅注入一第三电荷量；
若所述多层单元的所述第n位的所述数据极性为所述第二极性以及若所述多层单元的所述第n+1位的所述数据极性为所述第二极性，则对所述多层单元的所述浮栅注入所述第三电荷量。
9.如权利要求8所述的方法，其特征在于，所述第二电荷量不同于所述第三电荷量。
10.如权利要求4所述的方法，其特征在于，分别对所述每一个多层单元储存所述第n+2位的步骤包括有：
针对所述每一个多层单元：
判断要被写入所述多层单元的所述第n+2位的所述数据极性；
若所述多层单元的所述第n位的所述数据极性为所述第一极性、若所述多层单元的所述第n+1位的所述数据极性为所述第一极性、以及
若所述多层单元的所述第n+2位的所述数据极性为所述第一极性，
则不对所述多层单元的所述浮栅注入一第四电荷量；
若所述多层单元的所述第n位的所述数据极性为所述第一极性、若所述多层单元的所述第n+1位的所述数据极性为所述第一极性、以及
若所述多层单元的所述第n+2位的所述数据极性为所述第二极性，
则对所述多层单元的所述浮栅注入所述第四电荷量；
若所述多层单元的所述第n位的所述数据极性为所述第一极性、若所述多层单元的所述第n+1位的所述数据极性为所述第二极性、以及
若所述多层单元的所述第n+2位的所述数据极性为所述第一极性，
则不对所述多层单元的所述浮栅注入一第五电荷量；
若所述多层单元的所述第n位的所述数据极性为所述第一极性、若所述多层单元的所述第n+1位的所述数据极性为所述第二极性、以及
若所述多层单元的所述第n+2位的所述数据极性为所述第二极性，
则对所述多层单元的所述浮栅注入所述第五电荷量；
若所述多层单元的所述第n位的所述数据极性为所述第二极性、若所述多层单元的所述第n+1位的所述数据极性为所述第一极性、以及
若所述多层单元的所述第n+2位的所述数据极性为所述第一极性，
则不对所述多层单元的所述浮栅注入一第六电荷量；
若所述多层单元的所述第n位的所述数据极性为所述第二极性、若所述多层单元的所述第n+1位的所述数据极性为所述第一极性、以及
若所述多层单元的所述第n+2位的所述数据极性为所述第二极性，
则对所述多层单元的所述浮栅注入所述第六电荷量；
若所述多层单元的所述第n位的所述数据极性为所述第二极性、若所述多层单元的所述第n+1位的所述数据极性为所述第二极性、以及
若所述多层单元的所述第n+2位的所述数据极性为所述第一极性，
则不对所述多层单元的所述浮栅注入一第七电荷量；
若所述多层单元的所述第n位的所述数据极性为所述第二极性、若所述多层单元的所述第n+1位的所述数据极性为所述第二极性、以及
若所述多层单元的所述第n+2位的所述数据极性为所述第二极性，
则对所述多层单元的所述浮栅注入所述第七电荷量。
11.如权利要求10所述的方法，其特征在于，所述第四电荷量、所述第五电荷量、所述第六电荷量与所述第七电荷量互为不同的电荷量。
12.一种控制装置，用来将数据写入一闪存，所述闪存包括有多个多层单元，其中每一个多层单元可用来储存多个位，其特征在于，所述控制装置包括：
一写入电路，用来平均地将一组数据分别储存于所述多个多层单元中的每一个多层单元的一第n位，其中n是大于0的正整数；；以及
一判断电路，用来判断所述每一个多层单元的所述第n位是否都分别储存了；其中若当所述每一个多层单元的所述第n位都分别储存了所述第一位时，分别对所述每一个多层单元的第n+1位进行储存；
其中所述写入电路包括有：
一判断单元，用来判断要被写入所述多层单元的所述第n位的数据的数据极性，以决定是否对所述多层单元的注入电荷量；以及一写入单元，其中若所述数据极性为一第一极性，则所述写入单元不对所述多层单元的一浮栅注入一第一电荷量；以及若所述数据极性为一第二极性，则所述写入单元对所述多层单元的所述浮栅注入所述第一电荷量，所述第二极性不同于所述第一极性。
13.如权利要求12所述的控制装置，其特征在于，对所述每一个多层单元而言，所述第n位是所述多层单元所储存的一最大有效位以及所述第n+1位是所述多层单元所储存的一最小有效位。
14.如权利要求12所述的控制装置，其特征在于，对所述每一个多层单元而言，所述第n位是所述多层单元所储存的一最小有效位以及所述第n+1位是所述多层单元所储存的一最大有效位。
15.如权利要求12所述的控制装置，其特征在于，所述判断电路另用来判断所述每一个多层单元是否都分别储存了所述第n+1位，当所述判断电路判断出所述每一个多层单元都分别储存了所述第n+1位时，所述写入电路分别对所述每一个多层单元储存一第n+2位。
16.如权利要求15所述的控制装置，其特征在于，对所述每一个多层单元而言，所述第n位是所述多层单元所储存的一最大有效位，所述第n+1位是所述多层单元所储存的一第二有效位，以及所述第n+2位是所述多层单元所储存的一最小有效位。
17.如权利要求15所述的控制装置，其特征在于，对所述每一个多层单元而言，所述第n位是所述多层单元所储存的一最小有效位，所述第n+1位是所述多层单元所储存的一第二有效位，以及所述第n+2位是所述多层单元所储存的一最大有效位。
18.如权利要求12所述的控制装置，其特征在于，所述第一极性是位1，而所述第二极性是位0；或所述第一极性是位0，而所述第二极性是位1。
19.如权利要求12所述的控制装置，其特征在于，所述判断单元另用来判断要被写入所述多层单元的所述第n+1位的所述数据极性；若所述多层单元的所述第n位的所述数据极性为所述第一极性以及若所述多层单元的所述第n+1位的所述数据极性为所述第一极性，则所述写入单元不对所述多层单元的所述浮栅注入一第二电荷量；若所述多层单元的所述第n位的所述数据极性为所述第一极性以及若所述多层单元的所述第n+1位的所述数据极性为所述第二极性，则所述写入单元对所述多层单元的所述浮栅注入所述第二电荷量；若所述多层单元的所述第n位的所述数据极性为所述第二极性以及若所述多层单元的所述第n+1位的所述数据极性为所述第一极性，则所述写入单元不对所述多层单元的所述浮栅注入一第三电荷量；若所述多层单元的所述第n位的所述数据极性为所述第二极性以及若所述多层单元的所述第n+1位的所述数据极性为所述第二极性，则所述写入单元对所述多层单元的所述浮栅注入所述第三电荷量。
20.如权利要求19所述的控制装置，其特征在于，所述第二电荷量不同于所述第三电荷量。
21.如权利要求15所述的控制装置，其特征在于，所述判断单元另用来判断要被写入所述多层单元的所述第n+2位的所述数据极性；若所述多层单元的所述第n位的所述数据极性为所述第一极性、若所述多层单元的所述第n+1位的所述数据极性为所述第一极性、以及若所述多层单元的所述第n+2位的所述数据极性为所述第一极性，则所述写入单元不对所述多层单元的所述浮栅注入一第四电荷量；若所述多层单元的所述第n位的所述数据极性为所述第一极性、若所述多层单元的所述第n+1位的所述数据极性为所述第一极性、以及若所述多层单元的所述第n+2位的所述数据极性为所述第二极性，则所述写入单元对所述多层单元的所述浮栅注入所述第四电荷量；若所述多层单元的所述第n位的所述数据极性为所述第一极性、若所述多层单元的所述第n+1位的所述数据极性为所述第二极性、以及若所述多层单元的所述第n+2位的所述数据极性为所述第一极性，则所述写入单元不对所述多层单元的所述浮栅注入一第五电荷量；若所述多层单元的所述第n位的所述数据极性为所述第一极性、若所述多层单元的所述第n+1位的所述数据极性为所述第二极性、以及若所述多层单元的所述第n+2位的所述数据极性为所述第二极性，则所述写入单元对所述多层单元的所述浮栅注入所述第五电荷量；若所述多层单元的所述第n位的所述数据极性为所述第二极性、若所述多层单元的所述第n+1位的所述数据极性为所述第一极性、以及若所述多层单元的所述第n+2位的所述数据极性为所述第一极性，则所述写入单元不对所述多层单元的所述浮栅注入一第六电荷量；若所述多层单元的所述第n位的所述数据极性为所述第二极性、若所述多层单元的所述第n+1位的所述数据极性为所述第一极性、以及若所述多层单元的所述第n+2位的所述数据极性为所述第二极性，则所述写入单元对所述多层单元的所述浮栅注入所述第六电荷量；若所述多层单元的所述第n位的所述数据极性为所述第二极性、若所述多层单元的所述第n+1位的所述数据极性为所述第二极性、以及若所述多层单元的所述第n+2位的所述数据极性为所述第一极性，则所述写入单元不对所述多层单元的所述浮栅注入一第七电荷量；若所述多层单元的所述第n位的所述数据极性为所述第二极性、若所述多层单元的所述第n+1位的所述数据极性为所述第二极性、以及若所述多层单元的所述第n+2位的所述数据极性为所述第二极性，则所述写入单元对所述多层单元的所述浮栅注入所述第七电荷量。
22.如权利要求21所述的控制装置，其特征在于，所述第四电荷量、所述第五电荷量、所述第六电荷量与所述第七电荷量互为不同的电荷量。
CN201910955330.9A 2014-11-21 2015-03-31 闪存的数据写入方法与其控制装置 Active CN110827892B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW103140545A TWI566249B (zh) 2014-11-21 2014-11-21 快閃記憶體的資料寫入方法與其控制裝置
TW103140545 2014-11-21
CN201510148225.6A CN106158025B (zh) 2014-11-21 2015-03-31 闪存的数据写入方法与其控制装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510148225.6A Division CN106158025B (zh) 2014-11-21 2015-03-31 闪存的数据写入方法与其控制装置

Publications (2)

Publication Number Publication Date
CN110827892A true CN110827892A (zh) 2020-02-21
CN110827892B CN110827892B (zh) 2021-10-26

Family

ID=56010867

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510148225.6A Active CN106158025B (zh) 2014-11-21 2015-03-31 闪存的数据写入方法与其控制装置
CN201910955330.9A Active CN110827892B (zh) 2014-11-21 2015-03-31 闪存的数据写入方法与其控制装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510148225.6A Active CN106158025B (zh) 2014-11-21 2015-03-31 闪存的数据写入方法与其控制装置

Country Status (4)

Country Link
US (1) US9536602B2 (zh)
KR (1) KR20160061238A (zh)
CN (2) CN106158025B (zh)
TW (1) TWI566249B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576846B (zh) 2014-12-17 2017-04-01 慧榮科技股份有限公司 快閃記憶體的資料寫入方法與其控制裝置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042295A1 (en) * 2001-09-25 2004-03-04 Ichiro Fujiwara Nonvolatile semiconductor memory device and its manufacturing method
CN1601654A (zh) * 2003-09-25 2005-03-30 松下电器产业株式会社 半导体非易失性存储器装置
CN1639873A (zh) * 2002-08-15 2005-07-13 英特尔公司 沙漏随机访问存储器
CN101004949A (zh) * 2005-11-23 2007-07-25 旺宏电子股份有限公司 与非门型多位电荷储存存储器阵列及其操作和制造方法
US20070280031A1 (en) * 2006-05-18 2007-12-06 Kabushiki Kaisha Toshiba Nand type flash memory
US20090067244A1 (en) * 2007-09-07 2009-03-12 Yan Li Nonvolatile memory and method for on-chip pseudo-randomization of data within a page and between pages
WO2010000062A1 (en) * 2008-07-02 2010-01-07 Mosaid Technologies Incorporated Multiple-bit per cell (mbc) non-volatile memory apparatus and system having polarity control and method of programming same
CN101771051A (zh) * 2009-12-25 2010-07-07 中国科学院上海微系统与信息技术研究所 一种浮体动态随机存储器的单元结构及其制作工艺
CN102496629A (zh) * 2011-11-24 2012-06-13 南京大学 一种电感应的可变浅结作为源漏区的浮栅型快闪存储器
US20130242662A1 (en) * 2007-09-27 2013-09-19 Kabushiki Kaisha Toshiba Method for driving a nonvolatile semiconductor memory device
TW201436439A (zh) * 2013-03-15 2014-09-16 Silicon Motion Inc 應用於高負載電流之電荷注入式開關電容穩壓器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468026B1 (ko) * 2007-05-14 2014-12-02 삼성전자주식회사 메모리 셀 프로그래밍 방법 및 반도체 장치
KR20090011249A (ko) 2007-07-25 2009-02-02 삼성전자주식회사 비휘발성 메모리 셀 프로그래밍 방법
US8248848B1 (en) * 2007-10-01 2012-08-21 Marvell International Ltd. System and methods for multi-level nonvolatile memory read, program and erase
US8694715B2 (en) * 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
CN102341865B (zh) * 2009-04-30 2014-07-16 力晶股份有限公司 Nand闪存装置的编程方法
JP5330136B2 (ja) * 2009-07-22 2013-10-30 株式会社東芝 半導体記憶装置
US8228728B1 (en) * 2009-09-14 2012-07-24 Marvell International Ltd. Programming method for multi-level cell flash for minimizing inter-cell interference
KR20110099570A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
TWI436363B (zh) * 2010-05-11 2014-05-01 Silicon Motion Inc 資料儲存裝置以及快閃記憶體之資料寫入方法
US8825945B2 (en) * 2011-01-31 2014-09-02 Marvell World Trade Ltd. Mapping different portions of data to different pages of multi-level non-volatile memory
US8811074B2 (en) * 2012-04-03 2014-08-19 Seagate Technology Llc Parametric tracking to manage read disturbed data
KR101919934B1 (ko) * 2012-04-19 2018-11-20 삼성전자주식회사 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 및 극 부호화된 부호어를 불휘발성 메모리 장치의 멀티 비트 데이터에 매핑하는 매핑 패턴을 선택하는 매핑 패턴 선택 방법
KR102005709B1 (ko) * 2012-10-22 2019-08-01 삼성전자 주식회사 메모리 장치 구동 방법 및 메모리 시스템
US9036413B2 (en) * 2013-09-27 2015-05-19 Seagate Technology Llc Flash memory reference voltage detection with tracking of cross-points of cell voltage distributions using histograms
CN104091617B (zh) * 2014-06-17 2017-05-03 深圳市江波龙电子有限公司 一种闪存存储设备检测的方法及装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042295A1 (en) * 2001-09-25 2004-03-04 Ichiro Fujiwara Nonvolatile semiconductor memory device and its manufacturing method
CN1639873A (zh) * 2002-08-15 2005-07-13 英特尔公司 沙漏随机访问存储器
CN1601654A (zh) * 2003-09-25 2005-03-30 松下电器产业株式会社 半导体非易失性存储器装置
CN101004949A (zh) * 2005-11-23 2007-07-25 旺宏电子股份有限公司 与非门型多位电荷储存存储器阵列及其操作和制造方法
US20070280031A1 (en) * 2006-05-18 2007-12-06 Kabushiki Kaisha Toshiba Nand type flash memory
US20090067244A1 (en) * 2007-09-07 2009-03-12 Yan Li Nonvolatile memory and method for on-chip pseudo-randomization of data within a page and between pages
CN102318007A (zh) * 2007-09-07 2012-01-11 桑迪士克公司 用于对一页内和多页间的数据进行芯片上伪随机化的非易失性存储器和方法
US20130242662A1 (en) * 2007-09-27 2013-09-19 Kabushiki Kaisha Toshiba Method for driving a nonvolatile semiconductor memory device
WO2010000062A1 (en) * 2008-07-02 2010-01-07 Mosaid Technologies Incorporated Multiple-bit per cell (mbc) non-volatile memory apparatus and system having polarity control and method of programming same
CN101771051A (zh) * 2009-12-25 2010-07-07 中国科学院上海微系统与信息技术研究所 一种浮体动态随机存储器的单元结构及其制作工艺
CN102496629A (zh) * 2011-11-24 2012-06-13 南京大学 一种电感应的可变浅结作为源漏区的浮栅型快闪存储器
TW201436439A (zh) * 2013-03-15 2014-09-16 Silicon Motion Inc 應用於高負載電流之電荷注入式開關電容穩壓器

Also Published As

Publication number Publication date
CN106158025B (zh) 2019-11-08
TWI566249B (zh) 2017-01-11
KR20160061238A (ko) 2016-05-31
TW201619968A (zh) 2016-06-01
CN106158025A (zh) 2016-11-23
US20160148677A1 (en) 2016-05-26
US9536602B2 (en) 2017-01-03
CN110827892B (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
US8238161B2 (en) Nonvolatile memory device
US8482976B2 (en) Semiconductor memory device and semiconductor memory system storing multilevel data
US8711634B2 (en) Nonvolatile semiconductor memory device and method for controlling the same
US8547744B2 (en) Nonvolatile semiconductor memory device
US10755786B2 (en) Semiconductor memory device including a plurality of strings each including a select transistor and a memory cell
CN111243646A (zh) 半导体存储装置
US11107542B2 (en) Semiconductor memory device
US20140286093A1 (en) Semiconductor memory device
US8705288B2 (en) Nonvolatile semiconductor memory with a source line potential level detection circuit
US20150348621A1 (en) Nonvolatile semiconductor memory device and read method thereof
US20120163112A1 (en) Semiconductor storage system capable of suppressing peak current
US8050080B2 (en) Random access memory with CMOS-compatible nonvolatile storage element in series with storage capacitor
US11100961B2 (en) Semiconductor storage device
CN101034589A (zh) 在非易失性存储元件中减少编程干扰的装置及其方法
US9208896B2 (en) Nonvolatile semiconductor memory device
CN110827892B (zh) 闪存的数据写入方法与其控制装置
JP2007226897A (ja) 半導体集積回路装置
TWI576846B (zh) 快閃記憶體的資料寫入方法與其控制裝置
KR20100055101A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
JP2014164786A (ja) 不揮発性半導体記憶装置
US20120243331A1 (en) Semiconductor memory device
JP2011222101A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant